KR20070026446A - 초전도체 코팅된 테이프들용 2축-텍스처링된 막 증착 - Google Patents

초전도체 코팅된 테이프들용 2축-텍스처링된 막 증착 Download PDF

Info

Publication number
KR20070026446A
KR20070026446A KR1020067020957A KR20067020957A KR20070026446A KR 20070026446 A KR20070026446 A KR 20070026446A KR 1020067020957 A KR1020067020957 A KR 1020067020957A KR 20067020957 A KR20067020957 A KR 20067020957A KR 20070026446 A KR20070026446 A KR 20070026446A
Authority
KR
South Korea
Prior art keywords
film
deposition
biaxially
ion beam
substrate
Prior art date
Application number
KR1020067020957A
Other languages
English (en)
Other versions
KR101119957B1 (ko
Inventor
슈밍 지옹
벤카트 셀바매니켐
Original Assignee
수퍼파워, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수퍼파워, 인크. filed Critical 수퍼파워, 인크.
Publication of KR20070026446A publication Critical patent/KR20070026446A/ko
Application granted granted Critical
Publication of KR101119957B1 publication Critical patent/KR101119957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C23C14/30—Vacuum evaporation by wave energy or particle radiation by electron bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/46—Sputtering by ion beam produced by an external ion source
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576—Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0632—Intermediate layers, e.g. for growth control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/93—Electric superconducting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/725—Process of making or treating high tc, above 30 k, superconducting shaped material, article, or device
    • Y10S505/73—Vacuum treating or coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 연속적으로 이동하는 금속 테이프 기판상에 2축-텍스처링된 막을 고속 증착 속도로 증착하는 방법들에 관한 것이다. 이들 방법들은 2축-텍스처링된 막이 형성되도록, 막의 최상의 이온 텍스처 방향 또는 막의 제 2 최상의 이온 텍스처 방향을 따라 배열된 이온빔 입사각에서 이온빔을 사용하여 증착된 막에 동시에 충돌시키면서 기판 법선으로부터 5°내지 약 80°의 경사 입사각을 가진 증착 플럭스를 사용하여 기판상에 막을 증착하는 단계를 포함하며; 증착 플럭스 입사면은 상기 2축-텍스처링된 막이 고속 인-플레인 성장속도를 가지는 방향에 평행하게 배열된다. 기판, 앞의 방법에 의하여 상기 기판상에 증착된 2축-텍스처링된 막, 및 2축-텍스처링된 막상에 증착된 초전도층이 기술된다.
금속 테이프 기판, 이온 텍스처 방향, 이온빔 입사각, 초전도층, 2축-텍스처링된 막

Description

초전도체 코팅된 테이프들용 2축-텍스처링된 막 증착{Biaxially-textured film deposition for superconductor coated tapes}
본 발명은 일반적으로 2차 생성 초전도체들 분야에 관한 것이다. 특히, 본 발명은 연속적으로 이동하는 금속기판 테이프상에 2축-텍스처링된 막을 초고속으로 증착하는 방법에 관한 것이다. 더 특히, 본 발명은 2축-텍스처링된 막이 형성되도록, 최상의 이온 텍스처 방향(BITD) 또는 막의 제 2 최상의 이온 텍스처 방향을 따라 배열된 이온빔 입사각에서 이온빔에 의하여 동시에 충돌되면서 경사 입사각을 가진 증착 플럭스를 사용하여 기판상에 막을 증착하는 방법에 관한 것이며, 증착 플럭스 입사면은 2축-텍스처링된 막이 고속 인-플레인 성장속도를 가지는 방향에 평행하게 배열된다.
Y1Ba2Cu3O7-δ(YBCO) 막과 같은 2차 생성 초전도 테이프들은 전기저항없이 대용량 전류를 운반하기 위하여 개발되었다. 이러한 2차 생성 고온 초전도체들(HTS)은 전형적으로 가요성 금속 테이프와 같은 금속 기판상에 증착된 2축-텍스처링된(좁은 아웃-오브-플레인 및 인-플레인 입자 방향 분포들) 층들을 포함한다. 2축-텍스처링된 층은 특히 YBCO 막들에서 고전류밀도(Jc)를 야기하는 것이 공지되어 있 다.
전류 전송에 대한 격자 경계 특성들의 효과들은 YBCO films(Dimos et al.(1998) Phys. Rev.Lett.61:219: 및 Dimos et al. (1990) Phys. Rev. Lett. 41:4038)에 개시되어 있다. 명확화를 위하여, 화학량론 경계들, 임계 전류밀도는 격자 경계 오방향에 의하여 주로 결정되는 것으로 보인다.
가요성 금속 테이프들에 대하여 고임계 전류 밀도들을 가진 급격하게 텍스처링된 YBCO 막들을 성장시키기 위한 여러 시도들이 이루어졌다. 일 방법에서, 2축-텍스처링된 층은 Hastelloy®(S.R.Foyltn et al., IEEI Transactions on Applied Superconductivity 9 (1999) pp.1519)와 같은 니켈 기반 합금 테이프상에 이온빔 지원 증착(IBAD)을 사용하여 증착된다. 산화이트륨-안정화된 지르코니아(YSZ)의 버퍼층에 대한 IBAD는 2축-텍스처링된 층들을 달성하기 위하여 제 1 공개방법이며, 장기간 및 최상의 수행 YBCO 초전도체들을 생성하였다. 일반적으로, IBAD-YSZ의 텍스처 개발은 성장된 경쟁 메커니즘에 기초한다. 결과로서, 이러한 방법 중 일 단점은 양호한 인-플레인 텍스처를 수행하기 위하여 두꺼운 층들이 성장되어야 한다는 점이다. 전형적으로, 약 1,000nm 두께 이상인 2축-텍스처링된 층은 15°절반 최대에서 전체폭(FWHM) 이하의 인-플레인 텍스처들을 달성한다. 이러한 문제는 고품질 IBAD-YSZ을 성장하는데 필요한 초저 증착율(초당 약 0.1nm)에 의하여 악화된다. 두꺼운 막들 및 저증착율의 결합은 약 1,000nm 이상의 두께를 가진 2축-텍스처링된 층을 성장시키기 위하여 장기간 증착기간(전형적으로 시간들)을 필요로한 다. 따라서, 이러한 프로세스는 고속 대규모 산업 응용들에 적합하지 않을 수 있다.
마그네슘 산화물(MgO)의 IBAD는 약 0.1nm/초의 증착 속도를 사용하여 약 10nm 두께의 막들에 양호한 2축 텍스처를 달성하기 위하여 사용되었다(J.R. Groves et al., Proc. 2001 Intl. Workshop on Superconductivity, Honolulu, HI(June24-27, 2001), p3). 이러한 IBAD-MgO 프로세스는 IBAD-YSZ보다 약 100배 빠를 수 있다. 그러나, 이러한 IBAD-MgO 방법은 버퍼 구조에서 적어도 3개의 부가 층들을 필요로하며, 제 1층은 비정질 시드층이며, 제 2층은 두꺼운 호모-에피택셜 성장 MgO층이며, 제 3층은 TBCO와 더 용이하게 매칭되는 다른 층이다. 3가지 부가 층들을 필요로함으로서, 추가적인 시간 및 노력은 IBAD-MgO로 버퍼 구조를 처리하는데 필요하다. 게다가, MgO의 2축 텍스처는 하부 기판의 강도 뿐만아니라 다른 인자들에 매우 민감하다. 따라서, IBAD-MgO-기반 층들의 제조시 고수율을 달성하는데 곤란할 수 있다.
이온빔 충돌의 지원없는 경사진 기판 증착(ISD)은 고증착 속도들을 달성하는 것으로 도시된다(K. Hasegawa et al, Proc. of 16th ICEC/ICMC, Amsterdam: Elsevier Science(1997), p.1077 및 M. Bauer et al. IEEE Transactions on Applied Superconductivity 9(1999) p. 1502) 참조). 이들 고증착율들은 긴 와이어들을 코팅하는데 필요한 시간을 최소화할 수 있다. 그러나, ISD에 의하여 제조된 막의 품질은 IBAD를 사용하여 제조된 품질과 비교하여 불량하며, 이들 ISD 층들 의 c-축은 표준 법선으로부터 벗어난다. 이는 임계 전류밀도(Jc) 이방성을 만들며, 임계 전류는 경사 방향을 따라 크게 감소한다. ISD 방법에 의하여 증착된 막들은 "루핑 타일들"과 유사한 패턴을 가진 거친 표면을 가지는 경향이 있다.
추가 방법으로, YSZ의 이온빔 나노텍스처링(ITEX)는 수분동안 2축-텍스처링된 YSZ를 제조하는 것으로 도시되었다(R.P. Reade et al., Applied Physics Letters, Vol. 80, No 8(2002) p. 1352) 참조). ITEX는 ITEX 방법에서 비정질 YSZ층이 먼저 증착되는 것을 제외하고 IBAD와 유사하며, 그 다음에 약 55°의 각도에서 경사 이온(Ar+) 빔은 챔버내에서 O2를 사용하여 비정질 막에 충돌시키기 위하여 사용된다. 이러한 결과는 비정질층의 상부면의 결정성 텍스처이다. 이러한 방법은 고속이나, 약 45°의 불량한 인-플레인 텍스처를 유발한다. 약 15°이하의 인-플레인 텍스처는 2축-텍스처링층상에 증착될때 YBCO층에 양호한 특성들을 달성하는데 필요하다.
세륨 산화물(CeO2) 2축-텍스처링된 층들(고속 IBAD)의 고속 이온빔 지원 증착은 IBAD-YSZ보다 훨씬 더 빠른 증착 속도를 달성하는 것으로 보인다(X. Xiong et al., 'Rapid Deposition of Biaxially-Textured CeO2 Buffer Layers on Polycrystalline Nickel Alloy for Superconducting Tapes by Ion Assisted Pulsed Laser Deposition", Physica C, 336(2000)) 70) 참조. 고속 IBAD에서, 증착율은 ISD 방법과 유사하나 고속 IBAD는 양호한 막 품질을 야기하며, c-축(z-축)은 ISD-기반 도체들인 고속 IBAD 도체들의 법선에서 이격되지 않는다. 그러나, 이러한 고 속 IBAD 방법에 의하여 획득된 Jc는 IBAD-YSZ의 Jc보다 양호하지 않는다. 2축-텍스처링된 층의 텍스처, 특히 고속 IBAD를 통해 증착된 YBCO의 텍스처는 추기 개선점을 필요로 한다.
따라서, 연속적으로 이동하는 금속 테이프상에 2축-텍스처링된 막을 고속 증차속도로 증착하는 신규하고 강력한 프로세스들에 대한 필요성이 요구된다. 이러한 프로세스들은 약 1.0nm/초 이상의 증착 속도를 달성하도록 약 0.1nm/초의 IBAD-YSZ의 종래의 증착 속도에 적어도 10배정도 증착 속도를 증가시켜야 한다. 이러한 프로세스들은 제조시간을 현저하게 감소시킨다. 이러한 프로세스들은 대규모로 입자 정렬을 야기해야 한다. 이러한 프로세스들은 다수의 응용들을 위하여 필요한 가격 및 성능 레벨로 HTS-코팅된 도체들의 킬로미터 길이들을 수행하기 위한 제조공정들을 개발하기 위하여 사용되어야 한다. 이러한 프로세스들은 낮은 각도 입자 경계들을 야기해야 한다.
전술한 및 다른 목적들을 달성하기 위하여, 본 발명에 따르면, 본 발명은 2차생성 고온 초전도체를 위한 처리 방법들을 제공한다. 다양한 실시예들에서, 본 발명은 연속적으로 이동하는 금속 테이프상에 2축-텍스처링된 막들 초고속 증착 속도로 증착하기 위한 방법을 제공한다.
광의로, 본 발명은 기판상에 2축-텍스처링된 막을 증착하기 위한 방법으로서, 2축-텍스처링된 막이 형성되도록, 최상의 이온 텍스처 방향(BITD) 또는 막의 제 2 최상의 이온 텍스처 방향을 따라 배열된 이온빔 입사각에서 이온빔을 사용하여 증착된 막에 동시에 충돌시키면서 경사 입사각에서 증착 플럭스를 사용하여 기판(금속 테이프)상에 막을 증착하는 단계를 포함하며; 증착 플럭스 입사면은 상기 2축-텍스처링된 막이 고속 인-플레인 성장속도를 가지는 방향에 평행하게 배열되는 막 증착 방법을 포함한다.
광의로, 본 발명은 기판상에 2-축 텍스처링 막을 증착하기 위한 방법으로서, 2-축 텍스처링된 막이 생성되도록 증착동안 이온빔을 증착된 막을 동시에 충돌시키면서 경사 입사각에서 증착 플럭스를 사용하여 기판상에 이방성 성장속도로 재료막을 증착시키는 단계를 포함하며; 또는
2축-텍스처링된 막이 생성되도록 경사각 이온빔을 사용하여 증착막에 동시에 충돌시키면서 기판 법선을 따라 증착 플럭스를 사용하여 기판에 강한 이방성 성장속도로 재료막을 증착시키는 단계를 포함하며,
상기 막은 c-축 및 a-b 평면사이의 강한 이방성 성장속도를 가진 비입방 층구조 재료를 포함하며, a-b 평면을 따르는 성장속도는 c-축을 따르는 것보다 훨씬 높다.
광의로, 본 발명은 금속 테이프와 같은 기판, 앞서 언급된 방법들에 의하여 기판상에 증착된 2축-텍스처링된 막, 및 2축-텍스처링된 막상에 증착된 초전도층을 포함하는 고온 반도체 물품을 포함한다.
본 발명의 추가 특징들, 양상들 및 장점들은 동일한 도면부호가 동일한 구성요소를 나타내는 첨부 도면들을 참조로하여 이하의 상세한 설명을 고찰할때 당업자에게 명백해질 것이다.
본 발명의 시스템들 및 방법들은 다양한 도면들을 참조로하여 여기에서 기술될 것이다.
도 1은 플루오르라이트형 재료, 파이로클로어형 재료, 희토류 C형 재료, ReO3 재료(여기서, Re는 레늄), 페로브스카이트형 재료 또는 암염 재료의 결정학적 방향들을 도시한 도면.
도 2는 이온빔, 증착 플럭스, 및 플루오라이트형, 파이로클로어형 또는 희토류 C형 재료에 대한 기판의 한 구성을 도시한 도면.
도 3은 이온빔, 증착 플럭스, 및 플루오라이트형, 파이로클로어형 또는 희토류 C형 재료에 대한 기판의 다른 구성을 도시한 도면.
도 4는 이온빔, 증착 플럭스, 및 암염형 재료, ReO3형 재료 및 페로브스카이트형 재료에 대한 기판간의 한 구성을 도시한 도면.
도 5는 이온빔, 증착 플럭스, 및 암염형 재료, ReO3형 재료 및 페로브스카이트형 재료에 대한 기판간의 다른 구성을 도시한 도면.
도 6은 층-구조 재료, 결정학적 방향들 및 이온빔 방향을 도시한 도면.
도 7은 이온빔, 증착 플럭스, 도 6에 도시된 층-구조 재료에 대한 기판간의 구성을 도시한 도면.
도 8은 2축 텍스처를 획득하기 위하여 층-구조 재료를 이용하는 초전도 테이 프 구조를 도시한 도면.
도 9는 경사 입사각 증착 플럭스를 사용하여 2축-텍스처링된 막에 대한 전형적인 고속 IBAD 시스템을 도시한 도면.
도 10은 본 발명의 방법들을 사용하여 증착된 2축-텍스처링된 막에 대한 파이-스캔을 도시한 도면.
본 발명의 이해를 촉진하기 위하여, 도 1-10에 기술된 본 발명의 임의의 바람직한 실시예들이 지금 참조될 것이다. 여기에 기술된 전문용어는 설명을 위해서만 기술되며 본 발명을 제한하지 않는다. 여기에 기술된 특정 구조 및 기능에 대한 세부사항들은 제한으로 해석되지 않고 본 발명을 다양하게 사용하기 위한 설명서로서 제공된다. 여기에 기술된 본 발명의 원리의 추가 응용들을 실시하기 위한 구조들 및 방법들에 대한 수정 또는 변형은 본 발명의 사상내에서 이루어진다.
본 발명은 높은 임계 전류밀도를 가진 2차생성 고온 초전도 테이프들에 대한 버퍼층으로서 고품질 2축-텍스처링된 막들을 증착하기 위한 방법들을 기술한다. 여기에서 사용된 바와같이, 임계 전류밀도는 전류 운반용량의 측정치를 언급하며 0T 및 77K에서 A/cm2로 측정된 Jc로 표시된다. 공지된 바와같이, 산화물 막들의 임계 전류밀도는 격자-대-격자 오정렬에 부분적으로 의존한다. 높은 Jc 값들은 유사한 오정렬 각도들과 연관된다. 본 발명을 이용하는 장치들은 여기에 기술된 재료들의 격자 정렬에 대하여 양호한 정렬을 필요로한다. 빈번한 높은-각도 경계들은 전류 흐름을 방해한다. 이하에 기술된 방법들을 사용하여 제조된 고온 초전도체들은 매우 높은 임계 전류 밀도들을 가진다.
여기에서 사용된 바와같이, "기판 법선"은 기판 표면 평면에 수직한 방향이며, "증착 플럭스 입사면"은 기판 법선 및 증착 플럭스의 방향에 의하여 한정된 평면이며, "이온빔 입사면"은 기판 법선 및 이온힘의 방향에 의하여 한정된 평면이다.
재료에서 낮은-각도 격자 경계들을 생성하기 위하여, 재료에 2축 텍스처를 생성하는 것이 필요하다. 2축-텍스처링된 막은 인-플레인 및 아웃-오브-플레인 결정 텍스처를 가진다. 2축-텍스처링된 막은 표면의 결정학적 인-플레인 및 아웃-오브-플레인 격자-대-격자 오방향이 약 20°, 15°, 10° 또는 5°이하 그러나 약 1°이상과 같은 약 30°이하인 다결정 재료로서 여기에서 한정된다. 2축 텍스처의 각도는 x-레이 회절에 의하여 결정된 격자 인-플레인 및 아웃-오브 플레이 방향들의 분포를 지정함으로서 기술될 수 있다. 아웃-오브-평면(Δ□) 및 인-플레인(Δφ) 반사의 로킹 곡선의 전체-폭-절반-최대(FWHM)가 결정될 수 있다. 따라서, 2축 텍스처의 각도는 주어진 샘플에 대하여 Δ□ 및 Δφ의 범위를 지정함으로서 한정될 수 있다. 바람직하게, (Δφ)는 약 15°이하일 수 있으며, (Δ□)는 급격한 텍스처링된 층들 이하일 수 있다.
본 발명은 종래의 IBAD-YSZ 방법들의 증착 속도에 비하여 2축-텍스처링된 막들의 증착 속도를 증가시키기 위한 방법들을 기술한다. 전형적으로, 종래의 IBAD-YSZ 증착은 급격한 텍스처링된 층을 획득하기 위하여 약 0.1nm/초의 속도로 수행된 다. 본 발명의 급격하게 텍스처링된 층들의 증착 속도는 약 1nm/초 이상, 바람직하게 약 2.0/초 이상, 더 바람직하게 약 3.0nm/초 이상이다. 결과는 초전도 테이프들의 대규모 제조에 유용한 종래의 방법들의 속도에 약 30배의 속도이다.
종래의 IBAD 방법들에서, 증착 플럭스는 박막 표면에 대하여 법선 방향을 가진다. 본 발명에서, 증착 플럭스는 고속 텍스처 진화를 달성하고 보다 양한 막 텍스처를 유발하는 막 표면에 대하여 경가 입사각을 가진다. 게다가, 본 발명에서, 이온빔 충돌은 막 표면에 대하여 임의의 입사각에서 이루어진다.
종래의 ISD 방법들에서, 증착 플럭스는 막 표면에 대하여 경사 입사각을 가지나, IDS 층들에서 <001> 축은 막 법선으로부터 벗어나며 이에 따라 부적절한 아웃-오브 평면 방향이 유발되고 "루핑 타일들"과 유사한 거친 막 표면이 유발된다. 본 발명에서, 증착 속도는 종래의 ISD 방법들의 속도와 유사하거나 또는 빠르며, 본 발명의 2축-텍스처링된 버퍼 층들의 <001> 축은 막 법선으로부터 기울어지지 않으나 본 발명에서 이온 충돌에 의하여 유도된 이방성 성장 속도는 보다 양호한 텍스처를 달성하는데 도움이 된다. 본 발명에서 이온빔 충돌은 막 표면에서 원자 이동성을 증가시키며 더 조밀하고 평활한 막을 획득하는데 도움이 된다.
이온빔 지원 증착(IBAD)에서 이온빔이 <111>,<110> 또는 <100>와 같은 막의 낮은 인덱스 결정학적 방향들중 하나와 관련된 특정 각도로 성장 막에 충돌할때 급격한 2축 텍스처는 이러한 방향을 따르는 이온빔 입사가 채널링 효과를 가지고 및/또는 성장막들을 최소로 손상시키기 때문에 입사각에서 획득된다는 것은 공지되어 있다. 이러한 입사각은 최상의 이온 텍스처 방향(BITD)이라 칭하며, 각도는 이온 대 원자 도달비와 같은 다른 재료들 및/또는 다른 증착 파라미터들에 의하여 변화할 수 있다. 본 발명에서, 이온빔 입사각은 그것이 BITD를 따르도록 배열되며, 동시에 증착 플럭스 입사면은 버퍼막이 고속 인-플레인 성장속도를 가지는 방향에 평행한다. 재료에 따르면, 증착 플럭스 입사각에 대한 범위는 막 법선으로부터 약 5° 내지 약 80°이다. 재료에 따르면, 이온빔 입사각에 대한 범위는 막 법선으로부터 10-60°이거나 또는 여입사각(기판표면으로부터 약 0°) 또는 기판 법선(기판 법선으로부터 거의 0°)를 따른다.
본 발명에서, 2축-텍스처링된 막(들)을 위하여 사용된 재료들은 임의의 낮은 인덱스 결정학적 방향들에 따라 고속 성장속도를 가지며 다른 결정학적 방향들을 따라 저속 성장속도를 가진다. 이온빔 지원 증착을 사용하면 이온빔이 임의의 특정 각도로 성장 막에 충돌할때 급경사 2축 텍스처가 획득된다는 것이 공지되어 있다. 본 발명에서, 이온빔 입사각도는 그것이 급경사 텍스처를 생성하는 방향을 따르도록 배열되며, 이와 동시에 증착 플럭스 입사면은 2축-텍스처링된 막이 고속 인-플레인 성장속도를 가지는 방향에 평행하다. 경사 증착 플럭스에 의하여 도입된 성장 이방성 및 이온 충돌에 의하여 도입된 성장 이방성의 중첩은 고속 텍스처 진화 속도를 유발한다.
전형적인 일 실시예에서, 전자빔 진화(e-빔 진화)와 같은 고속 진화 방법은 증착 플럭스를 제공하는데 유용하다. X. Xiong et al.('Rapid Deposition of Biaxially-Textured CeO2 Buffer Layers on Polycrystalline Nickel Alloy for Superconducting Tapes by Ion Assisted Pulsed Laser Deposition", Physica C, 336(2000)) 70)에 의한 종래의 방법에서, 증착 플럭스는 엑시머 레이저들을 사용하여 제공된다. 엑시머 레이저들은 고가이며 대규모 제조 방법들에 있어서 비용측면에서 비효율적이다. 대조적으로, 고속 증착 방법은 대규모 산업 응용들에 대하여 비용측면에서 효율적일 뿐만아니라 우수하다.
임의의 적절한 2축-텍스처링된 막 재료는 2축-텍스처링된 막이 초전도막 또는 기판에 악영향을 미치지 않는 경우에 본 발명에서 사용될 수 있다. 본 발명의 일 실시예에서, <100>, <001>, 또는 <010> 결정축을 따라 고속 성장속도 방향을 가진 입방형 구조 재료는 IBAD 2축 텍스처링된 막 증착을 위하여 사용된다. 이러한 재료들은 세륨 산화물(CeO2), RE 도핑된 세륨 산화물(RECe)O2 및 산화이트륨-안정화된 지르코니아(YSZ)와 같은 플루오라이트형 재료들; Eu2Zr2O7 및 Gd2Zr2O7와 같은 상기 파이로클로어형 재료; 및 산화이트륨 산화물(Y2 O3)와 같은 희토류 C형 재료를 포함하며(그러나, 이에 제한되지 않는다), 상기 RE는 사마륨, 유로퓸, 유븀, 및 란타늄이다. 도 1은 이러한 종류들의 재료들의 결정학적 방향들을 도시한다. 이들 재료들에 대하여, 도 2에 더 기술되는 바와같이, 막의 아웃-오브-평면 방향은 이러한 축을 따르는 고속 성장속도로 인하여 <001> 축을 따르며, BITD는 <111>축을 따라야 한다. 따라서, 이온빔(50)은 BITD(즉 <111> 축)을 따라 진행하며, 도 2에 도시된 바와같이 기판 및 막 법선(55)으로부터 약 55°이다. 막의 고속 인-플레인 성장 방향이 결정축 <100>을 따르고 증착 플럭스 입사면(53)이 이러한 방향에 평행 하게 배열되기 때문에, 증착 플럭스 입사면(53) 및 이온빔 입사면(54)간의 각도는 도 2에 기술된 바와같이 약 45° 또는 약 135°이다. 이온빔(50), 증착 플럭스(51) 및 기판(52)의 이러한 구성에서, 증착 플럭스(51)는 기판 법선(55)으로부터 약 5° 내지 약 80°, 바람직하게 약 20° 내지 약 55°의 경사 입사각을 가진다. 이온빔(50), 증착 플럭스(51) 및 기판(52)을 이러한 방식으로 구성하면 고속 2축 텍스처를 개선하는 경사 증착 플럭스에 의하여 도입된 이방성 성장 및 이온빔에 의하여 도입된 이방성 성장의 중첩이 발생한다. 이들 입방구조 재료들에 대한 이온-대-원자 도달비(I/A)는 약 0.2 내지 약 3 이며, 바람직하게 약 0.5 내지 약 1.0이다. 이온빔의 에너지는 약 150eV 내지 약 1500eV이다. 증착 속도는 약 1nm/초 이상일 수 있으며, 바람직하게 약 3nm/초이상일 수 있다. 2축-텍스처링된 막의 두께는 약 0.2μm이상이다.
도 3을 지금 참조하면, 도 1에 도시된 플루오라이트형, 파이로클로어형 또는 희토류 C형 재료에 대한 기판(52), 증착 플럭스(51) 및 이온빔(50)의 다른 구성을 도시한 도면에 제공된다. 이러한 재료들은 세륨 산화물(CeO2), RE 도핑된 세륨 산화물(RECe)O2 및 산화이트륨-안정화된 지르코니아(YSZ)와 같은 플루오라이트형 재료들; Eu2Zr2O7 및 Gd2Zr2O7와 같은 상기 파이로클로어형 재료; 및 산화이트륨 산화물(Y2 O3)와 같은 희토류 C형 재료를 포함하며(그러나, 이에 제한되지 않는다), 상기 RE는 사마륨, 유로퓸, 유븀, 및 란타늄이다. 이러한 실시예에서, 막의 아웃-오브 평면 방향은 앞서 기술된 실시예에서와 동일하게 그러나 낮은 이온-대-원자 도 달비를 가지고 <100>, <010> 또는 <001>을 따르는 고속 성장속도로 인하여 <001> 축을 따른다. 약 0.5 이하의 낮은 이온-대-원자 도달비에서, BITD 또는 제 2최상의 이온 텍스처 방향(제 2BITD)은 <110> 결정축을 따른다. 따라서, 이들 실시예에서, 이온빔 입사각(50)은 기판 법선으로부터 약 45°인 <110> 결정축을 따른다. 이들 실시예들에서, 증착 플럭스 입사면(53)은 임의의 성장 조건들하에서 막의 고속 인-플레인 성장 방향 <100>에 평행하거나 또는 막의 고속 인-플레인 성장 방향에 수직하며, 이온빔 입사면(54)은 <100>에 평행하며, 그 결과 증착 플럭스 입사면(53) 및 이온빔 입사면(54)간의 각도는 도 3에 도시된 바와같이 약 0°또는 약 180°이거나 또는 약 90°이다. 이온빔 입사각은 기판 법선(55)으로부터 약 10° 내지 약 60°, 또는 약 45°이다. 증착 플럭스(51)는 기판 법선(55)으로부터 5° 내지 80°, 바람직하게 약 20° 내지 약 55°의 입사각을 가진다. 이러한 구성에서, 이온-대-원자 도달비(I/A)는 약 0.5이하이며, 바람직하게 약 0.05 내지 약 0.3이며, 이온 에너지는 약 150eV 내지 약 1500eV, 바람직하게 약 500eV 내지 약 900eV이다. 이러한 실시예에서, 증착 속도는 약 1nm/초 이상이며, 바람직하게 약 3nm/초이상이다. 2축-텍스처링된 막의 두께는 약 0.2μm이상이다.
일 실시예들에서, 마그네슘 산화물(MgO), 바륨 산화물(BaO) 또는 니켈 산화물(NiO)과 같은 암염 결정 구조, 또는 텅스텐 삼산화물(WO3)와 같은 레늄 삼산화물(RoE3)형 구조, 또는 란다늄 알루미네이트(LaAlO3) 및 스트론튬 티타네이트(SrTiO3)와 같은 레로브스카이트 구조를 가진 재료는 2축-텍스처링 막 증착을 위 하여 사용된다. 도 1은 이러한 타입의 재료의 결정학적 방향을 기술한다. 앞서 기술된 플루오라이트형 재료들과 비교하여, 암염 결정 구조를 가진 재료들은 IBAD에 의한 텍스처 형성시 양호한 다른 낮은 인덱스 축을 따라 큰 이방성 스퍼터 산출/손상을 가진다. 그러나, 암염 결정 구조를 가진 재료에서, <111> 및 <110> 축을 따르는 성장 속도가 <001> 축보다 빠르기 때문에 동적 성장 조건하에서 <001> 아웃-오브 평면 방향을 획득하는 것이 곤란할 수 있다. 일반적으로, 이들 재료들에서 <001> 아웃-오브-평면 방향을 획득하기 위한 방법만이 열동적 조건들(즉, 고온)을 공급하는 것이다. 그러나, <001> 아웃-오브 평면 방향이 초기 핵형성 단계동안 이들 재료들에서 저온도로 수행되는 특별한 경우가 존재한다. MgO 또는 NiO와 같은 이온 결정들의 초기 막 성장동안, 전하 효과는 핵형성 단계동안 주로 역할을 한다. MgO 또는 NiO의 전하-밸런싱 <001>은 핵형성을 위하여 낮은 에너지를 가지며, 그결과 결과적인 막은 <001> 아웃-오브 평면 방향을 가질 것이다. 막이 두꺼워지도록 성장함에 따라, 전하 효과의 중요성은 감소되며, 막 아웃-오프 평면 방향은 증착 조건들에 따라 <111> 또는 <110> 축으로 변화한다. 따라서, 막 성장은 아웃-오브 평면 방향에서 이러한 변화를 방지하기 위하여 임의의 두께후에 중지될 필요가 있다. 이러한 메커니즘은 IBAD MgO 프로세스에서 사용된다. 본 발명에서, 이러한 재료의 고속 성장 방향이 <111>을 따르고 BITD가 <100>, <001>, <010> 을 따르는 것으로 가정되기 때문에, <001> 아웃-오브-평면 방향을 획득하기 위하여, 도 4에 도시된 바와같이, 이온빔(50)은 막이 <001> 아웃 오브 평면 방향을 가지도록 약 300eV 내지 약 1500eV의 이온 에너지를 사용하여 기판 법선(55)을 따라 막(52)에 충돌시키며, 이와 동시에 증착 플럭스(51)는 기판 법선(55)으로부터 약 20° 내지 약 80°, 바람직하게 <111> 방향을 따라 약 45° 내지 약 65°의 경사 입사각을 가진다. 본 발명에서 이온빔(50)이 기판 법선(55)을 따라 막에 충돌하기 때문에, 이온 충돌은 인-플레인 이방성 성장을 유발하지 않는다. 여기서, 이방성 성장은 ISD 방법에서 처럼 증착 플럭스(51)의 경사 입사각에 의하여 유일하게 도입된다. 그러나, ISD 방법과 다르게, 본 발명에서, <001> 축은 기판 법선(5)으로부터 기울어지지 않으나 기판 법선(55)에 평행하다. 이러한 실시예에서, 증착 속도는 약 1nm/초이상, 바람직하게 약 3nm/초 이상일 수 있다.
암염형 재료, ReO3형 재료 또는 페로브스카이트 형 재료의 다른 실시예에서, 경사 이온빔 충돌에 의하여 인-플레인 이방성 성장을 도입하기 위하여, 도 5에 도시된 바와같이, 이온빔(50)은 여입사각(막 표면으로부터 수각도, 바람직하게 약 5°)에서 막(52)에 충돌하며, 이온빔 입사면(54) 및 증착 플럭스 입사면(53)간의 각도는 약 45° 또는 약 135°이다. 이러한 경우에, 이온빔(50)은 대략 <010> 방향을 따르며, <111> 축은 증착 플럭스 입사면%3)내에 있으며, 증착 플럭스(51)는 기판 법선(55)으로부터 약 5°내지 약 80°의 경사 입사각을 가지며, 바람직하게 <111> 방향을 따라 약 45°내지 약 65°의 경사 입사각을 가진다. 이온 에너지는 약 300eV 내지 약 1500eV, 바람직하게 약 700eV 내지 약 900eV의 범위 내에 있다. 일 실시예에서, 증착된 막의 2축 텍스처는 종래의 IBAD YSZ 또는 ISD MgO에서 처럼 성장 선택 메커니즘 때문일 수 있고 및/또는 IBAD MgO와 같은 2축 핵형성 메커니즘 때문일 수 있다. 이러한 실시예에서, IBAD MgD와 다르게, 막의 아웃-오브 평면 방향은 막이 10nm보다 두껍게 성장할때 <111> 또는 <110> 축으로 변화하지 않을 것이며, 급경사 텍스처의 급경사 2축 텍스처 및 높은 수율은 IBAD MgO 프로세스와 비교하여 획득된다. 이러한 실시예의 다른 장점은 기판 표면 거칠기에 대한 요구가 높지 않고 추가적인 호모-에피택셜 층들을 필요로하지 않는다는 점이다.
결정축 <111>을 따라 고속 성장속도를 가지고 <110> 결정 방향에 따라 최상의 이온 텍스처 방향(BITD) 또는 제 2최상의 이온 텍스처 방향을 가지는 암염, ReO3 또는 페로브스카이트 재료의 다른 실시예에서, 2축 텍스처링된 막은 막 법선으로부터 약 45°인 이온빔 입사각을 사용하여 그리고 막 법선으로부터 약 45°내지 약 65°의 증착 플럭스 입사각을 사용하여 생성된다. 이러한 경우에, 이온-대-원자 도달비(I/A)는 약 0.2 내지 약 3, 바람직하게 약 0.5 내지 약 1이다.
다른 실시예에서, 강한 이방성 성장속도를 가진 비입방 층구조 재료들은 급경사 텍스처를 달성하기 위하여 경사 입사 증착 플럭스를 사용한 IBAD 2축-텍스처링된 막 증착을 위하여 사용된다. 이러한 재료는 REBa2Cu3O7-δ(상기 RE는 이트륨, 가도리늄, 테르븀, 다이스프로슘, 란다늄, 네오디뮴, 사라륨, 에로퓸, 홀뮴, 에븀, 투륨 및 이테르븀중 적어도 하나를 포함하며, 상기 루타일형 재료는 TiO2, SnO2, WO2, RuO2, MnO2, NbO2, VO2, IrO2중 적어도 하나를 포함함)와 같은 상기 변형된 페로브스카이트 구조 재료를 포함한다(그러나, 이에 제한되지 않음). 도 6은 층 구조 재료, 결정학적 방향 및 이온빔 방향을 도시한 도면이다. 이들 실시예들에서, a- 축(wmr, <100> 결정축) 및 b-축(즉, <010> 결정축)을 따르는 성장속도는 c-축(즉, <001> 결정축)을 따라 성장속도에 비하여 수배 높을 수 있다. 동적-억제 성장에서, 결과적인 막의 아웃-오브-평면 방향은 성장 방향이 고속이기 때문에 a-축을 따를 것이다. 저속 성장 c-축 및 다른 고속 성장 b-축은 막 평면(52)내에 놓인다. c-축 및 b-축간의 강한 인-플레인 성장 이방성은 경사 증착 플럭스를 사용하여 2축 텍스트를 유리하게 진화시킬 것이다. 계층 구조의 특성들 때문에, 이러한 재료에서 BITD는 도 6에 도시된 바와같이 층 평면(즉, a-b 평면)에 평행하다. 도 7에 도시된 바와같이, 이들 실시예들에서, 이온빔(50)은 기판 법선(55)으로부터 약 45°의 입사각에서 막(52)에 충돌하며, 이온빔 입사면(54) 및 증착 플럭스 입사면(53)간의 각도는 약 0°(또는 약 180°) 또는 임의의 성장 조건하에서 약 90°(또는 약 270°)이다. 이온빔 입사각(51)은 사용된 다른 재료에 따라 기판으로부터 여입사각 또는 기판 법선(약 0°)을 따라 또는 기판 법선(55)으로부터 약 35°내지 약 60°, 바람직하게 45°이다. 증착 플럭스 입사각은 기판 법선으로부터 약 10°내지 약 65°이다. 이러한 방식으로 이온빔(50), 증착 플럭스(51) 및 기판(52)을 구성하면, 고속 2축 텍스처 개발을 수행하기 위하여 경사 증착 플럭스에 의하여 도입된 이방성 성장 및 이온빔에 의하여 도입된 이방성 성장의 중첩이 발생한다. 이러한 실시예에서, 증착 속도는 약 1nm/초 이상, 바람직하게 약 3nm/초 이상일 수 있다.
층-구조 재료는 종종 다중-성분 재료이다. 따라서, 다중성분 증착동안 직각 조성물 및 화학양론을 획득하기 위하여, 기판 온도는 층 구조 성분이 안정한 값 이상으로 증가되며, 바람직하게 기판 온도(증착 온도에 대응함)는 약 200°C 내지 약 600°C이다. 다중-성분 재료의 직각 조성물 및 화학량론을 획득하기 위하여 증착 온도는 페이즈도로부터 결정될 수 있다. 원자 산소, 오존, 산호 이온, N2O 등과 같은 활성 산소는 필요한 증착 온도를 감소시키기 위하여 사용될 수 있다.
본 발명의 모든 실시예에서, 특히, 암염형 재료, REO3형 재료, 페로브스카이트형 재료 및 비입방 층 구조 재료의 실시예에서, 기판 및 기판의 산화물로부터 에피텍셜 성장을 방지하기 위하여, 중간층은 필요한 경우에 2축 텍스처링 막의 증착전에 기판상에 증착된다. 중간층의 기능은 중간 버퍼 및 2축 텍스처링 막간의 큰 격자 부정합을 가진 재료를 사용함으로서 및/또는 가능한 작게, 바람직하게 나노미터 크기로 중간 버퍼층의 입자 크기를 제어함으로서 수행된다. 격자 부정합은 약 10% 이상, 바람직하게 약 20% 이상이다. 작은 입자 크기를 획득하기 위하여, 중간층의 재료는 큰 자유 에너지를 가진 재로부터 선택된다. 비록 종래의 방법들이 IBAD MgO와 같은 2축 텍스처링된 막에 대한 증착전에 비정질 층을 이용할지라도, 여기에서 이용된 중간층은 다양한 다른 특성들을 가진 재료의 넓은 범위가 증착 조건으로부터 선택되며 또한 증착 조건들에 요구를 부여할 수 있도록 비정질층을 필요로하지 않는다.
도 8을 지금 참조하면, 2축 텍스처를 획득하기 위하여 비입방 층-구조 재료를 이용하는 테이프 구조(20)와 같은 초전도 금석 기판을 도시한 도면이 제공된다. 기판(10)상에서의 에피택셜 성장을 방지하고 또한 고온에서 금속 기판의 산화를 방지하기 위하여, 중간층(12)(나노입자 크기를 가지고 또한 2축 텍스처링된 막을 가 진 큰 격자 부정합을 가짐)은 2축 텍스처링된 막(14)의 이온빔 지원 증착전에 금속 기판(10)상에 선택적으로 증착될 수 있다. 중간층(12)은 Y2O3, Eu2O3 또는 Pr2O3와 같은 희토류 C형 재료, 산화이트륨-안정화된 지르코니아(YSZ)와 같은 산화물 및 실리콘 질화물(Si3N4)과 같은 질화물을 포함할 수 있다. 중간층(12)의 두께는 약 10nm 내지 약 30nm일 수 있다. YBCO와 양호한 격자 매칭을 가진 입방 구조 재료의 에피택셜 버퍼층(16)은 초전도층(YBCO)(18)의 증착전에 필요한 경우에 2축-스퍼터링된 막(들)(14)의 상부에 선택적으로 증착될 수 있다. 전형적인 입방 구조 재료(16)는 CeO2, SrTiO3, LaMnO3, LaZrO3, 및/또는 GaZrO3를 포함한다. 고온 초전도층(18)은 이러한 에피택셜 버퍼층(16)상에 코팅될 수 있다. 비록 종래의 방법들이 IBAD MgO와 같은 2축 텍스처링된 막에 대한 증착전에 비정질 층을 이용할지라도, 여기에서 이용된 중간층은 기판 표면 거칠기에 대한 요구가 높지 않으며 추가 호모-에피택셜 층들을 필요로하지 않는다.
앞서 언급된 플루오라이트형 재료의 2축-텍스처링된 막을 생성하기 위한 전형적인 일 프로세스는 다음과 같다.
(1.) Ni-기반 합금과 같은 금속 테이프는 약 10nm이하의 평균 거칠기로 전해 폴리싱되거나 또는 화학-기계적 폴리싱된다.
(2.) 다음으로, 플루오라이트형 재료의 2축-텍스처링된 막은 테이프 법선으로부터 약 45°의 경사 입사각에서 이온빔을 충돌시키면서 e-빔 증착과 같은 고속 증착 방법에 의하여 금속 테이프상에서 고속 증착 속도(약 1nm/s이상, 바람직하게 약 3nm/s이상)로 증착된다. 증착 플럭스는 그것이 테이프 법선으로부터 25°의 경사 입사각을 가지도록 배열된다. 증착 플럭스 입사면은 이온빔 입사면에 대하여 평행하다. 이온-대-원자 도달비는 약 0.1로 제어된다. 2축-텍스처링된 막의 두께는 약 1500-2000nm이다.
(3.) 그 다음에, 얇은 에피택셜 버퍼막(약 100nm이하)은 2축-텍스처링된 막상에 증착된다. 2축-텍스처링된 막을 위하여 사용된 재료에 따르면, 얇은 에피택셜층은 필요한 경우에 생략될 수 있다. 에피택셜 버퍼층의 재료는 세륨 산화물(CeO2) 및/또는 스트론튬 티타네이트(SrTiO3)을 포함한다(그러나, 이에 제한되지 않음).
(4.) 최종적으로, 약 1000nm보다 두꺼운 YBCO 층은 버퍼 층 구조상에서 성장된다. 따라서, 버퍼층 구조는 필요한 2축-텍스처링된 막 및 선택적 에피택셜 막으로 구성될 수 있다.
본 발명의 고온 초전도체들은 적어도 기판, 본 발명, 청구항 제1항, 청구항 제41항, 청구항 제53항, 청구항 제66항에서 기술된 방법들에 의한 2축-텍스처링된 막, 및 초전도층을 포함한다. 본 발명의 다양한 실시예들에서, 기판은 임의의 다결정 금속, 또는 니켈 합금등과 같은 금속 합금을 포함할 수 있다(그러나, 이에 제한되지 않음). 니켈 합금은 고강도 및 온도-저항 특성들로 인하여 바람직할 수 있다. 초전도층의 증착동안, 약 800°C의 온도들을 수행하는데 필요하다. Hastelloy®(Ni-Cr-Mo 합금) 및 Inconel®(Ni-Cr-V 합금)과 같은 다양한 합금은 산소 에 저항하며 본 발명에서 사용하기에 적합할 수 있다. 2축-텍스처링된 막이 증착되는 금속 기판은 바람직하게 전체 구조에 대하여 융통성을 제공하며, 이에 따라 구조는 모든 전력 응용들을 위하여 테이프, 케이블, 또는 코일의 형태로 형성되어 감겨질 수 있다. 금속 기판은 박막이며, 바람직하게 약 0.15nm이하이며 가능한 가요성이다.
이전에 논의된 바와같이, 2축-텍스처링된 막은 초전도층 또는 기판에 악영향을 미치지 않는 임의의 적절한 재료를 포함할 수 있다. 이들 2축-텍스처링된 막(들)을 위하여 사용된 재료는 임의의 낮은 인덱스 결정학적 방향을 따라 고속 성장하며 다른 결정학적 방향들을 따라 저속 성장속도를 가진다. 이온빔은 이온빔, 증착 플럭스 및 기판 법선의 다양한 구성하에서 성장막에 동시에 충돌하도록 사용될 수 있으며, 이러한 구성은 사용된 재료들 및 증착 조간들에 따른다. 이들 2축 텍스처링된 막들을 위하여 사용된 재료들은 세륨 산화물(CeO2) 및 산화이트륨-안정화된 지르코니아(YSZ)와 같은 플루오라이트형 재료들, Eu2Zr2O7 또는 Gd2Zr2O7와 같은 상기 파이로클로어형 재료, 및 산화이트륨 산화물(Y2O3)와 같은 상기 희토류 C형 재료, 암염형 재료, ReO3형 재료, 포로브스카이트형 재료, 및 강한 이방성 성장속도를 가진 비입방 재료을 포함한다(그러나, 이에 제한되지 않음). 2축-텍스처링된 막들은 저항성 가열 증착, 공동-증착, 전자 빔 증착, 마그네트론 스퍼터링, 펄스형 레이저 제거, 이온빔 스퍼터링, 분자 빔 에피택시를 포함하는 증착 방법 중 적어도 하나를 사용하여 다양한 종래의 방법들중 일부에 의하여 적용될 수 있다.
초전도층은 버퍼층 구조에 따라 증착될 수 있다. 초전도층은 공동-증착, 전자 빔 증착, 마그네트론 스퍼터링, 이온빔 스프터링 및 이온 지원 스퍼터링을 포함하는 스퍼터링, 화학 기상증착, 금속 유기 화학 기상증착, 플라즈마 강화 화학 기상증착, 분자 빔 에피택시, 솔-겔 프로세스, 솔루션 프로세스 및/또는 액상 에피택시를 포함하는 증착을 포함하는(그러나, 이에 제한되지 않음) 다양한 종래의 방법들중 일부에 의하여 적용될 수 있다.
초전도체 재료들의 적절한 예들은 이튜륨 바륨 구리 산화물들(YBa2Cu3O7-δ), 희토류 바륨 구리 산화물 및 이 두 재료의 결합과 같은 산화물 초전도체 재료들을 포함한다(그러나, 이에 제한되지 않음). 희토류 바륨 구리 산화물의 경우에, YBRO의 이트륨은 가도리늄, 테르븀, 다이스프로슘, 란다늄, 네오디뮴, 사라륨, 에로퓸, 홀뮴, 에븀, 투륨 및 이테르븀과 같은(그러나, 이에 제한되지 않음) 주기율표로부터 희토류 금속들에 의하여 부분적으로 또는 완전하게 교체될 수 있다. 초전도체 재료는 기본적인 초전도 재료의 다른 최소 변형이 사용될 수 있을지라도 바람직하게 YBCO이다. 초전도체층은 약 1.0μm 내지 약 20.0μm, 더 바람직하게 약 1.0μm 내지 약 10.0μm의 두께를 가질 수 있다. 초전도층의 두께는 선택된 응용들에 대하여 변화할 수 있다.
도 9는 경사 증착 플럭스(FIBAD/ODF)를 가진 고속 IBAD 시스템의 예이다. 6x66 cm RF 이온 건(38)은 이온빔(44) 및 테이프 법선(43)사이의 약 45°의 입사각에서 테이프(42)에 충돌하는 5x10-6 Torr보다 양호한 기본 압력을 사용하여 진공 시 스템내에 설치된다. 아르곤은 이온 건 및 중화제에서 사용된다. 산소, 바람직하게 활성 산소는 테이프(42) 근처에 제공된다. 작업 압력은 약 1.4x10-4Torr이다. 정상 이온 에너지는 약 760eV이다. 테이프 위치에서의 이온 전류 밀도는 약 0.52mA/cm2이다. 개구에 의하여 한정된 증착 영역은 약 8.8cm x 60cm이다. 3개의 로드-피드 전자 빔 증착 소스들(40)은 테이프 증착 영역에서 약 4.1nm/s로 균일한 CeC2 증착 속도를 제공하면 증착 영역의 긴 방향을 따라 정렬된다. 이온 대 원자비는 약 0.13이다. 테이프 홀더(36)는 약 45°에 의하여 기울어지며, 그 결과는 e-빔 증착 플럭스는 테이프 법선(43)에 대하여 대략 45° 경사각을 가진다. 테이프(42)는 약 10nm 이하의 평균 거칠기로 전해 폴리싱되거나 또는 화학-기계적으로 폴리싱된다. 테이프(42)는 이온빔(44) 및 증착 플럭스에 수직한 도면의 법선으로 연속적으로 이동된다. 테이프(42)는 테이프 홀더(36)와 양호하게 접촉하며, 테이프홀더에 의하여 냉각되거나 또는 가열될 수 있다. 증착 플럭스, 이온빔 및 테이프 법선은 모두 동일한 평면에 있다. 2축-텍스처링된 막은 단일 패스로 또는 다중 패스들로 증착영역을 통해 이동하면서 약 1,800nm의 두께로 증착된다. 결과적인 막은 테이프 법선을 따라 <002> 결정축을 가지며, 이온빔 입사면에서 <020> 결정축을 가진다. 2축 텍스처 막의 파이-스캔에 대한 FWHM은 초전도층의 에피택셜 성장동안 양호한 템플릿을 제공하도록 도 10에 도시된 바와같이 약 11°이며, 이에 따라 약 1 MA/cm2 이상의 임계 전류밀도가 층에서 생성된다.
초전도체 입자들은 전력 케이블에서 사용될 수 있다. 일 실시예에서, 전력 케이블은 다수의 초전도 테이프들을 포함할 수 있으며, 각각의 테이프는 기판, 본 발명에서 기술된 방법들에 의하여 제조된 2축-텍스처링된 막, 및 초전도층을 포함한다. 다른 실시예에서, 전력 케이블은 냉각수 통로를 위한 도관을 포함할 수 있으며, 초전도 테이프들은 도관 둘레를 감쌀 수 있다.
초전도체 물품은 전력 생성기에서 사용될 수 있다. 일 실시예에서, 전력 변압기는 초전도 테이프의 감긴 코일을 각각 포함하는 다수의 권선들을 포함할 수 있으며, 각각의 테이프는 기판, 본 발명에 기술된 방법들에 의하여 제조된 2축-텍스처링된 막 및 초전도층을 포함한다.
초전도체 물품은 전력 생성기에서 사용될 수 있다. 일 실시예에서, 전력 생성기는 적어도 하나의 회전자 코일을 포함하는 전자석들을 포함하는 회전자, 및 회전자를 둘러싸는 전도 권선을 가진 고정자에 결합된 축을 포함할 수 있으며, 권선의 적어도 하나 및 적어도 하나의 회전자 코일은 초전도 테이프를 포함한다. 전술한 바와같이, 각각의 초전도 테이프는 기판, 본 발명에서 기술된 방법들에 의하여 제조된 2축-텍스처링된 막 및 초전도층을 포함한다.
초전도체 물품은 전력 그리드에서 사용될 수 있다. 일 실시예에서, 전력 그리드는 전력 생성기, 다수의 전력 변압기들을 포함하는 전송 부국, 적어도 하나의 전력 전송 케이블, 전력 부국 및 적어도 하나의 전력 분배 케이블을 포함할 수 있다. 다수의 변압기들은 전력 생성국으로부터의 전력 및 전송을 위한 스테핑-업 전압을 수신할 수 있다. 전력 전송 케이블들은 전송 부국으로부터 전력을 전송할 수 있다. 전력 부국은 전력 전송 케이블들로부터 전력을 수신할 수 있으며, 분배를 위한 스테핑-업 전압을 위하여 다수의 전력 변압기들을 포함한다. 적어도 하나의 전력 분배 케이블은 최종 사용자에게 전력을 분배할 수 있다. 전력 전송 케이블, 전력 분배 케이블들, 전력 부국의 변압기들, 전송 부국의 변압기들, 및 전력 생성기는 다수의 초전도 테이프들을 포함할 수 있다. 각각의 초전도 테이프는 기판, 본 발명에서 기술된 방법들에 의하여 제조된 2축-텍스처링된 막 및 초전도층을 포함한다.
전술한 설명은 단지 예로서 제공되는 본 발명의 일부 바람직한 실시예들의 설명이다. 비록 본 발명의 2축-텍스처링된 막 증착 방법들이 바람직한 실시예들을 참조로하여 기술되었을지라도, 다른 실시예들이 유사한 기능들을 수행하고 및/또는 유사한 결과들을 달성할 수 있다. 이러한 모든 균등 실시예들은 본 발명의 범위 및 사상내에 있으며 이하의 청구항들에 의해서만 제한된다.

Claims (102)

  1. 기판상에 2축-텍스처링된 막을 증착하기 위한 방법으로서,
    상기 막의 최상의 이온 텍스처 방향(BITD) 또는 제 2 최상의 이온 텍스처 방향을 따라 배열된 이온빔 입사각에서 이온빔을 사용하여 증착된 막에 동시에 충돌시키면서 경사 입사각에서 증착 플럭스를 사용하여 기판상에 막을 증착하고 그에 따라 2축-텍스처링된 막이 형성되는 단계를 포함하며,
    증착 플럭스 입사면이 상기 2축-텍스처링된 막이 가장 빠른 인-플레인 성장속도를 가지는 방향에 평행하게 배열되는, 막 증착 방법.
  2. 제 1 항에 있어서,
    상기 증착 플럭스 입사면 및 이온빔 입사 평면간의 각도는 약 45°또는 약 135°인, 막 증착 방법.
  3. 제 2 항에 있어서,
    상기 이온빔 입사각은 막의 법선으로부터 약 10° 내지 약 60°의 범위 내에 있는, 막 증착 방법.
  4. 제 2 항에 있어서,
    상기 증착 플럭스 입사각은 막의 법선으로부터 약 5° 내지 약 80°의 범위 내에 있는, 막 증착 방법.
  5. 제 2 항에 있어서,
    상기 증착 속도는 약 1nm/초 이상인, 막 증착 방법.
  6. 제 5 항에 있어서,
    상기 증착 속도는 약 3nm/초이상인, 막 증착 방법.
  7. 제 2 항에 있어서,
    상기 이온빔의 정상 이온 에너지는 약 150eV 내지 약 1500eV의 범위 내에 있는, 막 증착 방법.
  8. 제 2 항에 있어서,
    상기 2축-텍스처링된 막은 결정축 <100>, <010> 또는 <001> 중 적어도 하나를 따라 가장 빠른 성장율 방향을 가진 입방 구조 재료를 포함하는, 막 증착 방법.
  9. 제 8 항에 있어서,
    상기 2축-텍스처링된 막은 <111> 결정 방향을 따라 최상의 이온 텍스처 방향(BITD) 또는 제 2 최상의 이온 텍스처 방향을 가진 재료를 포함하는, 막 증착 방법.
  10. 제 9 항에 있어서,
    상기 재료는 플루오라이트형 재료, 파이로클로어형 재료 및 희토류 C형 재료중 적어도 하나를 포함하는, 막 증착 방법.
  11. 제 10 항에 있어서,
    상기 플루오라이트형 재료는 세륨 산화물(CeO2), RE 도핑된 세륨 산화물(RECe)O2 및 산화이트륨-안정화된 지르코니아(YSZ) 중 적어도 하나를 포함하며, 상기 RE는 사마륨, 유로퓸, 에르븀 및 란타늄이며, 상기 파이로클로어형 재료는 Eu2Zr2O7 또는 Gd2Zr2O7 중 적어도 하나를 포함하며, 상기 희토류 C형 재료는 이트륨 산화물(Y2 O3)을 포함하는, 막 증착 방법.
  12. 제 9 항에 있어서,
    상기 이온빔 입사각은 막 법선으로부터 약 55°인, 막 증착 방법.
  13. 제 9 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 20° 내지 약 55°의 범위 내에 있는, 막 증착 방법.
  14. 제 9 항에 있어서,
    상기 2축-텍스처링된 막 두께는 약 0.2μm 이상인, 막 증착 방법.
  15. 제 2 항에 있어서,
    상기 2축-텍스처링된 막은 결정축 <111>을 따라 가장 빠른 성장속도 방향을 가진 입방구조 재료를 포함하는, 막 증착 방법.
  16. 제 15 항에 있어서,
    상기 2축-텍스처링된 막은 <110> 결정 방향을 따라 최상의 이온 텍스처 방향(BITD) 또는 제 2 최상의 이온 텍스처 방향을 가진 재료로 구성되는, 막 증착 방법.
  17. 제 16 항에 있어서,
    상기 재료는 암염형 재료, ReO3형 재료 및 페로브스카이트형 재료 중 적어도 하나를 포함하는, 막 증착 방법.
  18. 제 17 항에 있어서,
    상기 2축-텍스처링된 막의 재료는 마그네슘 산화물(MgO), 니켈 산화물(NiO), 텅스텐 삼산화물(WO3), 바륨 산화물(BaO), 란타늄 알루미네이트(LaAlO3) 및 스트론 튬 티타네이트(SrTiO3) 중 적어도 하나를 포함하는, 막 증착 방법.
  19. 제 16 항에 있어서,
    상기 이온빔 입사각은 막 법선으로부터 약 45°인, 막 증착 방법.
  20. 제 16 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 45° 내지 약 65°의 범위 내에 있는, 막 증착 방법.
  21. 제 1 항에 있어서,
    상기 증착 플럭스 입사면 및 이온빔 입사면간의 각도는 약 0° 또는 약 180° 또는 약 90°인, 막 증착 방법.
  22. 제 21 항에 있어서,
    상기 이온 대 원자 도달비는 약 0.5 이하인, 막 증착 방법.
  23. 제 22 항에 있어서,
    상기 이온 대 원자 도달비는 약 0.05 내지 약 0.3의 범위 내에 있는, 막 증착 방법.
  24. 제 21 항에 있어서,
    상기 2축-텍스처링된 막은 결정축 <100>, <010> 또는 <001> 중 적어도 하나를 따라 상기 가장 빠른 성장속도 방향을 가진 입방 구조 재료를 포함하는, 막 증착 방법.
  25. 제 24 항에 있어서,
    상기 2축-텍스처링된 막은 <110> 결정 방향을 따라 최상의 이온 텍스처 방향(BITD) 또는 제 2 최상 이온 텍스처 방향을 가진 재료를 포함하는, 막 증착 방법.
  26. 제 25 항에 있어서,
    상기 재료는 플루오라이트형 재료, 파이로클로어형 재료 및 희토류 C형 재료중 적어도 하나를 포함하는, 막 증착 방법.
  27. 제 26 항에 있어서,
    상기 플루오라이트형 재료는 세륨 산화물(CeO2), RE 도핑된 세륨 산화물(RECe)O2 및 산화이트륨-안정화된 지르코니아(YSZ) 중 적어도 하나를 포함하며, 상기 RE는 사마륨, 유로퓸, 에르븀 및 란타늄이며, 상기 파이로클로어형 재료는 Eu2Zr2O7 또는 Gd2Zr2O7 중 적어도 하나를 포함하며, 상기 희토류 C형 재료는 이트륨 산화물(Y2O3)을 포함하는, 막 증착 방법.
  28. 제 25 항에 있어서,
    상기 이온빔 입사각은 막 법선으로부터 약 45°인, 막 증착 방법.
  29. 제 25 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 20° 내지 약 55°의 범위 내에 있는, 막 증착 방법.
  30. 제 21 항에 있어서,
    상기 이온빔 입사각은 막 법선으로부터 약 10° 내지 약 60°의 범위 내에 있는, 막 증착 방법.
  31. 제 21 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 5° 내지 약 80°의 범위 내에 있는, 막 증착 방법.
  32. 제 21 항에 있어서,
    상기 증착 속도는 약 1nm/초 이상인, 막 증착 방법.
  33. 제 32 항에 있어서,
    상기 증착 속도는 약 3nm/초 이상인, 막 증착 방법.
  34. 제 21 항에 있어서,
    상기 이온빔의 정상 이온 에너지는 약 150eV 내지 약 1500eV의 범위 내에 있는, 막 증착 방법.
  35. 제 34 항에 있어서,
    상기 이온빔의 정상 이온 에너지는 약 500eV 내지 약 900eV의 범위 내에 있는, 막 증착 방법.
  36. 제 25 항에 있어서,
    상기 2축-텍스처링된 막 두께는 약 0.2μm 이상인, 막 증착 방법.
  37. 제 1 항에 있어서,
    중간층은 상기 기판 및 상기 2축-텍스처링 막사이에 증착되는, 막 증착 방법.
  38. 제 37 항에 있어서,
    상기 중간층의 입자 크기는 나노미터 크기인, 막 증착 방법.
  39. 제 37 항에 있어서,
    상기 중간층 및 상기 2축-텍스처링된 막간의 격자 부정합은 약 10%보다 크며, 바람직하게 약 20%보다 큰, 막 증착 방법.
  40. 제 37 항에 있어서,
    상기 중간층은 이트륨 산화물(Y2O3), Eu2O3 또는 Pr2O3와 같은 희토류 C형 재료, 산화이트륨-안정화된 지르코니아(YSZ)와 같은 산화물 및 실리콘 질화물(Si3N4)과 같은 질화물 중 적어도 하나를 포함하는, 막 증착 방법.
  41. 2축-텍스처링된 막을 기판상에 증착하기 위한 방법으로서,
    2축 텍스처링된 막이 형성되도록 이온빔을 사용하여 상기 증착된 막에 동시에 충돌시키면서 경사 입사각에서 증착 플럭스를 사용하여 기판상에 막을 증착하는 단계를 포함하며;
    상기 이온빔은 기판 법선에 거의 평행한, 막 증착 방법.
  42. 제 41 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 5°내지 약 80°의 범위 내에 있는, 막 증착 방법.
  43. 제 42 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 45°내지 약 65°의 범위 내에 있는, 막 증착 방법.
  44. 제 41 항에 있어서,
    상기 재료는 암염형 재료, ReO3형 재료 및 페로브스카이트형 재료 중 적어도 하나를 포함하는, 막 증착 방법.
  45. 제 44 항에 있어서,
    상기 재료는 마그네슘 산화물(MgO), 니켈 산화물(NiO), 텅스텐 삼산화물(WO3), 바륨 산화물(BaO), 란타늄 알루미네이트(LaAlO3) 및 스트론튬 티타네이트(SrTiO3) 중 적어도 하나를 포함하는, 막 증착 방법.
  46. 제 41 항에 있어서,
    상기 2축-텍스처링된 막은 기판 법선에 실질적으로 평행한 <001> 결정 방향을 가지는, 막 증착 방법.
  47. 제 41 항에 있어서,
    상기 증착 속도는 약 1nm/초 이상인, 막 증착 방법.
  48. 제 47 항에 있어서,
    상기 증착 속도는 약 3nm/초 이상인, 막 증착 방법.
  49. 제 41 항에 있어서,
    상기 이온빔의 정상 이온 에너지는 약 300eV 내지 약 1500eV의 범위 내에 있는, 막 증착 방법.
  50. 제 41 항에 있어서,
    중간층은 상기 기판 및 상기 2축-텍스처링된 막사이에 증착되는, 막 증착 방법.
  51. 제 50 항에 있어서,
    상기 중간층의 입자 크기는 나노미터 크기를 가지는, 막 증착 방법.
  52. 제 50 항에 있어서,
    상기 중간층 및 상기 2축-텍스처링된 막간의 격자 부정합은 약 10%보다 크 며, 바람직하게 약 20%보다 큰, 막 증착 방법.
  53. 제 50 항에 있어서,
    상기 중간층은 이트륨 산화물(Y2O3), Eu2O3 및 Pr2O3와 같은 희토류 C형 재료, 산화이트륨-안정화된 지르코늄 산화물(YSZ)과 같은 산화물 및 실리콘 질화물(Si3N4)과 같은 질화물 중 적어도 하나를 포함하는, 막 증착 방법.
  54. 2축-텍스처링된 막을 기판상에 증착하기 위한 방법으로서,
    이온빔을 사용하여 증착된 막에 동시에 충돌시키면서 경사 입사각에서 증착 플럭스를 사용하여 기판상에 막을 증착하고, 그에 따라 2축 텍스처링된 막이 형성되는 단계를 포함하며,
    이온빔 입사각은 기판 표면을 따르는 여입사각인, 막 증착 방법.
  55. 제 54 항에 있어서,
    상기 증착 플럭스 입사면 및 이온빔 입사면간의 각도는 약 45°또는 약 135°인, 막 증착 방법.
  56. 제 54 항에 있어서,
    재료는 암염형 재료, ReO3형 재료 및 페로브스카이트형 재료 중 적어도 하나 를 포함하는, 막 증착 방법.
  57. 제 56 항에 있어서,
    상기 재료는 마그네슘 산화물(MgO), 니켈 산화물(NiO), 텅스텐 삼산화물(WO3), 바륨 산화물(BaO), 란타늄 알루미네이트(LaAlO3) 및 스트론튬 티타네이트(SrTiO3) 중 적어도 하나를 포함하는, 막 증착 방법.
  58. 제 54 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 5°내지 약 80°의 범위 내에 있는, 막 증착 방법.
  59. 제 58 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 45°내지 약 65°의 범위 내에 있는, 막 증착 방법.
  60. 제 54 항에 있어서,
    상기 이온빔의 정상 이온 에너지는 약 300eV 내지 약 1500eV의 범위 내에 있는, 막 증착 방법.
  61. 제 60 항에 있어서,
    상기 이온빔의 정상 이온 에너지는 약 700eV 내지 약 900eV의 범위 내에 있는, 막 증착 방법.
  62. 제 54 항에 있어서,
    중간층은 상기 기판 및 상기 2축-텍스처링된 막사이에 증착되는, 막 증착 방법.
  63. 제 62 항에 있어서,
    상기 중간층의 입자 크기는 나노 크기를 가지는, 막 증착 방법.
  64. 제 62 항에 있어서,
    상기 중간층 및 상기 2축-텍스처링된 막간의 격자 부정합은 약 10%보다 크며, 바람직하게 약 20%보다 큰, 막 증착 방법.
  65. 제 62 항에 있어서,
    상기 중간층은 이트륨 산화물(Y2O3), Eu2O3 또는 Pr2O3와 같은 희토류 C형 재료, 산화이트륨-안정화된 지르코늄 산화물(YSZ)과 같은 산화물 및 실리콘 질화물(Si3N4)과 같은 질화물 중 적어도 하나를 포함하는, 막 증착 방법.
  66. 2-축 텍스처링된 막을 기판상에 증착시키기 위한 방법으로서,
    2축-텍스처링된 막이 형성되도록, 증착동안 상기 증착된 막상에 이온빔을 동시에 충돌시키면서 경사 입사각에서 증착 플럭스를 사용하여 기판상에 막을 증착하는 단계; 또는
    2축-텍스처링된 막이 형성되도록, 경사 이온빔을 사용하여 상기 증착된 막에 동시에 충돌시키면서 기판 법선을 따라 증착 플럭스를 사용하여 기판상에 막을 증착하는 단계를 포함하며;
    상기 2축-텍스처링된 막은 a-b 평면을 따라 강한 이방성 성장속도를 가진 비입방 층구조 재료를 포함하며, 상기 a-b 평면을 따르는 성장속도는 c-축을 따르는 것보다 훨씬 빠른, 막 증착 방법.
  67. 제 66 항에 있어서,
    상기 2축-텍스처링된 막은 상기 막이 기판 법선에 실질적으로 평행한 상기 a-b 평면을 가지고 상기 막의 c-축이 상기 기판상에 놓이도록 동역학 성장조건들하에서 성장되며, 상기 이온빔 입사면은 상기 a-b 평면에 실질적으로 평행한, 막 증착 방법.
  68. 제 67 항에 있어서,
    상기 기판 법선으로부터의 이온빔 입사각은 약 10° 내지 약 60°의 범위 내 에 있는, 막 증착 방법.
  69. 제 68 항에 있어서,
    상기 이온빔 입사각은 기판 법선으로부터 약 45°인, 막 증착 방법.
  70. 제 67 항에 있어서,
    상기 이온빔 입사각은 상기 기판 표면을 따르는 여입사각인, 막 증착 방법.
  71. 제 67 항에 있어서,
    상기 이온빕 입사각은 실질적으로 기판 법선을 따르는, 막 증착 방법.
  72. 제 67 항에 있어서,
    상기 증착 플럭스 입사각은 막 법선으로부터 약 5°내지 약 80°의 범위 내에 있는, 막 증착 방법.
  73. 제 67 항에 있어서,
    상기 이온빔 입사면 및 상기 증착 플럭스 입사면간의 각도는 약 0° 또는 약 180° 또는 약 90° 또는 약 270°인, 막 증착 방법.
  74. 제 67 항에 있어서,
    상기 비입방 층 구조 재료는 적어도 하나의 변형된 페로브스카이트 구조 재료 또는 루타일형 재료를 포함하는, 막 증착 방법.
  75. 제 74 항에 있어서,
    상기 변형된 페로브스카이트 구조 재료는 REBa2Cu3O7 -δ를 포함하며, 상기 RE는 이트륨, 가도리늄, 테르븀, 다이스프로슘, 란타늄, 네오디뮴, 사라륨, 에로퓸, 홀뮴, 에르븀, 투륨 및 이테르븀 중 적어도 하나를 포함하며, 상기 루타일형 재료는 TiO2, SnO2, WO2, RuO2, MnO2, NbO2, VO2 , IrO2 중 적어도 하나를 포함하는, 막 증착 방법.
  76. 제 67 항에 있어서,
    상기 증착 속도는 약 1nm/초 이상인, 막 증착 방법.
  77. 제 76 항에 있어서,
    상기 증착 속도는 약 3nm/초 이상인, 막 증착 방법.
  78. 제 67 항에 있어서,
    증착 온도는 비입방 층구조 재료의 적정 조성물 및 화학량론을 획득하기에 충분한, 막 증착 방법.
  79. 제 78 항에 있어서,
    활성 산소는 상기 증착 온도를 감소시키기 위하여 증착동안 2축-텍스처링된 막상에 증착되는, 막 증착 방법.
  80. 제 79 항에 있어서,
    상기 활성 산소는 원자 산소, 오존, 산소 이온들 또는 N2O 중 적어도 하나를 포함하는, 막 증착 방법.
  81. 제 67 항에 있어서,
    상기 중간층은 상기 기판 및 상기 2축-텍스처링된 막사이에 증착되는, 막 증착 방법.
  82. 제 81 항에 있어서,
    상기 중간층의 입자크기는 나노미터 크기를 가지는, 막 증착 방법.
  83. 제 81 항에 있어서,
    상기 중간 버퍼 및 상기 2축-텍스처링된 막간의 격자 부정합은 약 10%보다 크며, 바람직하게 약 20%보다 큰, 막 증착 방법.
  84. 제 81 항에 있어서,
    상기 중간층은 이트륨 산화물(Y2O3), Eu2O3 또는 Pr2O3와 같은 희토류 C형 재료, 산화이트륨-안정화된 지르코늄 산화물(YSZ)과 같은 산화물 및 실리콘 질화물(Si3N4)과 같은 질화물 중 적어도 하나를 포함하는, 막 증착 방법.
  85. 제 1 항에 있어서,
    상기 증착 플럭스는 저항성 가열 증착, 공동 증착, 전자빔 증착, 마그네트론 스퍼터링, 펄스형 레이저 제거, 이온빔 스퍼터링을 포함하는 증착 방법 중 적어도 하나를 사용하여 제공되는, 막 증착 방법.
  86. 제 41 항에 있어서,
    상기 증착 플럭스는 저항성 가열 증착, 공동 증착, 전자빔 증착, 마그네트론 스퍼터링, 펄스형 레이저 제거, 이온빔 스퍼터링을 포함하는 증착 방법 중 적어도 하나를 사용하여 제공되는, 막 증착 방법.
  87. 제 54 항에 있어서,
    상기 증착 플럭스는 저항성 가열 증착, 공동 증착, 전자빔 증착, 마그네트론 스퍼터링, 펄스형 레이저 제거, 이온빔 스퍼터링을 포함하는 증착 방법 중 적어도 하나를 사용하여 제공되는, 막 증착 방법.
  88. 제 66 항에 있어서,
    상기 증착 플럭스는 저항성 가열 증착, 공동 증착, 전자빔 증착, 마그네트론 스퍼터링, 펄스형 레이저 제거, 이온빔 스퍼터링을 포함하는 증착 방법 중 적어도 하나를 사용하여 제공되는, 막 증착 방법.
  89. 고온 초전도체 물품으로서,
    기판;
    제 1 항, 제 41 항, 제 54 항 또는 제 66항의 방법에 의하여 상기 기판상에 증착된 2축-텍스처링된 막; 및
    상기 2축-텍스처링된 막상에 증착된 초전도층을 포함하며;
    상기 2축-텍스처링 막은 급경사 텍스처링된 층을 포함하며, 상기 급경사 텍스처 층은 약 15°이하의 (Δφ) 및 약 10°보다 작은 (Δ□)을 가지는, 고온 초전도체 물품.
  90. 제 89 항에 있어서,
    상기 기판은 약 0.15mm 이하의 두께를 가진 가요성 금속 테이프인, 고온 초전도체 물품.
  91. 제 90 항에 있어서,
    상기 금속 테이프는 약 10nm 이하의 평균 거칠기로 전해 폴리싱되거나 또는 화학-기계적으로 폴리싱되는, 고온 초전도체 물품.
  92. 제 89 항에 있어서,
    상기 초전도 층은 적어도 하나의 산화물 초전도체 재료를 포함하는, 고온 초전도체 물품.
  93. 제 92 항에 있어서,
    상기 산화물 초전도 재료는 희토류 바륨 구리 산화물 REBa2Cu3O7 -δ를 포함하며, 상기 RE는 이트륨, 가도리늄, 테르븀, 다이스프로슘, 란다늄, 네오디뮴, 사라륨, 에로퓸, 홀뮴, 에르븀, 투륨 및 이테르븀 중 적어도 하나인, 고온 초전도체 물품.
  94. 제 89 항에 있어서,
    상기 초전도층은 약 1.0μm 내지 약 20.0μm의 범위 내의 두께를 가지는, 고온 초전도체 물품.
  95. 제 89 항에 있어서,
    상기 초전도체 물품은 전력 케이블인, 고온 초전도체 물품.
  96. 제 95 항에 있어서,
    상기 전력 케이블은 냉각수의 통로를 위한 적어도 하나의 내부 중앙 도관을 포함하는, 고온 초전도체 물품.
  97. 제 89 항에 있어서,
    상기 초전도체 물품은 전력 변압기인, 고온 초전도체 물품.
  98. 제 89 항의 초전도체 물품을 가진 전력 생성기.
  99. 제 98 항에 있어서,
    상기 전력 생성기는 회전자 코일을 가진 적어도 하나의 전자석을 포함하는 회전자, 및 상기 회전자를 둘러싸는 전도성 권선을 포함하는 고정자에 결합된 축을 더 포함하며, 상기 회전자 코일은 상기 초전도체 물품을 포함하는, 전력 생성기.
  100. 제 89 항의 초전도체 물품을 가진 전력 그리드.
  101. 제 100 항에 있어서,
    상기 전력 그리드는 전력 생성기를 가진 전력 생성국, 적어도 하나의 전력 변압기를 가진 전달 부국, 적어도 하나의 전력 전송 케이블, 전력 부국 및 적어도 하나의 전력 분배 케이블을 포함하는, 전력 그리드.
  102. 제 89 항에 있어서,
    상기 2축-텍스처링된 막 및 상기 초전도층간의 에피텍셜 버퍼층을 포함하는, 고온 초전도 물품.
KR1020067020957A 2004-04-08 2005-04-08 초전도체 코팅된 테이프들용 2축-텍스처링된 막 증착 KR101119957B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/821,010 US7718574B2 (en) 2004-04-08 2004-04-08 Biaxially-textured film deposition for superconductor coated tapes
US10/821,010 2004-04-08
PCT/US2005/011845 WO2006075997A2 (en) 2004-04-08 2005-04-08 Biaxially-textured film deposition for superconductor coated tapes

Publications (2)

Publication Number Publication Date
KR20070026446A true KR20070026446A (ko) 2007-03-08
KR101119957B1 KR101119957B1 (ko) 2012-03-16

Family

ID=35137220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020957A KR101119957B1 (ko) 2004-04-08 2005-04-08 초전도체 코팅된 테이프들용 2축-텍스처링된 막 증착

Country Status (7)

Country Link
US (1) US7718574B2 (ko)
EP (1) EP1735847B1 (ko)
JP (1) JP5630941B2 (ko)
KR (1) KR101119957B1 (ko)
CN (1) CN100536187C (ko)
CA (1) CA2560771C (ko)
WO (1) WO2006075997A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338683B2 (en) * 2004-05-10 2008-03-04 Superpower, Inc. Superconductor fabrication processes
US8003571B2 (en) * 2005-07-13 2011-08-23 Los Alamos National Security, Llc Buffer layers for coated conductors
CN100385036C (zh) * 2005-11-14 2008-04-30 吴大维 太阳能电池纳米晶硅薄膜的物理气相沉积装置及其方法
US7854057B2 (en) * 2005-12-28 2010-12-21 Superpower Inc. Method of facilitating superconducting tape manufacturing
US8741158B2 (en) 2010-10-08 2014-06-03 Ut-Battelle, Llc Superhydrophobic transparent glass (STG) thin film articles
JP5244337B2 (ja) * 2007-06-12 2013-07-24 公益財団法人国際超電導産業技術研究センター テープ状酸化物超電導体
US8691064B2 (en) 2007-07-09 2014-04-08 Raytheon Canada Limited Sputter-enhanced evaporative deposition apparatus and method
AU2008352028B2 (en) * 2008-03-06 2014-01-09 Amit Goyal Semiconductor-based, large-area, flexible, electronic devices on {110}less than100greater than oriented substrates
WO2010018639A1 (ja) * 2008-08-15 2010-02-18 株式会社シンクロン 蒸着装置及び薄膜デバイスの製造方法
EP2477193B1 (en) * 2009-09-07 2016-01-06 Furukawa Electric Co., Ltd. Tape base for superconducting wire, and superconducting wire
US8221909B2 (en) * 2009-12-29 2012-07-17 Ut-Battelle, Llc Phase-separated, epitaxial composite cap layers for electronic device applications and method of making the same
US8685549B2 (en) 2010-08-04 2014-04-01 Ut-Battelle, Llc Nanocomposites for ultra high density information storage, devices including the same, and methods of making the same
US11292919B2 (en) 2010-10-08 2022-04-05 Ut-Battelle, Llc Anti-fingerprint coatings
US9221076B2 (en) 2010-11-02 2015-12-29 Ut-Battelle, Llc Composition for forming an optically transparent, superhydrophobic coating
JP5830238B2 (ja) * 2010-11-17 2015-12-09 古河電気工業株式会社 酸化物薄膜の製造方法
US8748350B2 (en) 2011-04-15 2014-06-10 Ut-Battelle Chemical solution seed layer for rabits tapes
CN102242356A (zh) * 2011-06-09 2011-11-16 哈尔滨工业大学 非晶金属表面钛锆固溶体微/纳米薄膜及其制备方法
WO2013015328A1 (ja) * 2011-07-25 2013-01-31 古河電気工業株式会社 超電導薄膜用基材、超電導薄膜及び超電導薄膜の製造方法
WO2013181587A1 (en) * 2012-06-01 2013-12-05 University Of Houston System Superconductor and method for superconductor manufacturing
CN103008210B (zh) * 2012-12-11 2014-08-20 电子科技大学 高温超导涂层导体基底平坦化方法
DE102013210940B3 (de) * 2013-06-12 2014-07-03 THEVA DüNNSCHICHTTECHNIK GMBH Beschichtung technischer Substrate zur Herstellung supraleitender Schichten mit hoher Sprungtemperatur
CN103614697A (zh) * 2013-11-08 2014-03-05 南京邮电大学 一种涂层导体DyBCO超导层的生长方法及DyBCO涂层导体
US20150239773A1 (en) 2014-02-21 2015-08-27 Ut-Battelle, Llc Transparent omniphobic thin film articles
US20170082873A1 (en) * 2014-03-25 2017-03-23 Brown University High frequency light emission device
CN104810468B (zh) * 2015-04-28 2017-10-13 苏州新材料研究所有限公司 一种双轴织构高温超导缓冲层的制备方法
CN105296967B (zh) * 2015-10-26 2018-07-10 西北有色金属研究院 一种烧绿石型Gd2Ti2O7缓冲层薄膜的制备方法
US9997661B2 (en) 2016-07-27 2018-06-12 Solar-Tectic Llc Method of making a copper oxide/silicon thin-film tandem solar cell using copper-inorganic film from a eutectic alloy
CN109801973B (zh) * 2018-09-25 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及显示装置
CN109594047B (zh) * 2018-12-07 2020-10-27 温州益蓉机械有限公司 一种手性金属微纳螺旋结构的制备方法
CN110804761B (zh) * 2019-12-09 2020-11-27 湘潭大学 一种不同取向单变体氧化钇稳定氧化锆外延膜的制备方法
CN114525472B (zh) * 2022-02-22 2023-09-19 重庆工商大学 一种纳米结构氧化镍薄膜的制备方法
CN115261810B (zh) * 2022-08-03 2023-10-31 湖南工程学院 用于立体超导量子比特芯片的vb族硬金属薄膜脉冲磁控溅射方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262375B1 (en) * 1992-09-24 2001-07-17 Electric Power Research Institute, Inc. Room temperature dielectric HTSC cable
JP3447077B2 (ja) * 1993-03-19 2003-09-16 株式会社フジクラ 薄膜積層体と酸化物超電導導体およびそれらの製造方法
JP3459092B2 (ja) * 1993-10-05 2003-10-20 株式会社フジクラ 多結晶薄膜の製造方法および酸化物超電導導体の製造方法
JP3856878B2 (ja) * 1996-10-15 2006-12-13 株式会社フジクラ 多結晶薄膜の製造方法
JPH1149599A (ja) * 1997-08-01 1999-02-23 Fujikura Ltd 多結晶薄膜とその製造方法および酸化物超電導導体とその製造方法
US6190752B1 (en) * 1997-11-13 2001-02-20 Board Of Trustees Of The Leland Stanford Junior University Thin films having rock-salt-like structure deposited on amorphous surfaces
AU1325101A (en) * 1999-07-23 2001-02-13 American Superconductor Corporation Multi-layer articles and methods of making same
US6537689B2 (en) * 1999-11-18 2003-03-25 American Superconductor Corporation Multi-layer superconductor having buffer layer with oriented termination plane
US6361598B1 (en) * 2000-07-20 2002-03-26 The University Of Chicago Method for preparing high temperature superconductor
AU2001253922A1 (en) * 2000-08-07 2002-07-24 Igc-Superpower, Llc Fabrication of high current coated high temperature superconducting tapes
US6821338B2 (en) * 2000-12-15 2004-11-23 The Regents Of The University Of California Particle beam biaxial orientation of a substrate for epitaxial crystal growth
AUPR515301A0 (en) * 2001-05-22 2001-06-14 Commonwealth Scientific And Industrial Research Organisation Process and apparatus for producing crystalline thin film buffer layers and structures having biaxial texture
US6809066B2 (en) * 2001-07-30 2004-10-26 The Regents Of The University Of California Ion texturing methods and articles
JP2003096563A (ja) * 2001-09-21 2003-04-03 Fujikura Ltd 多結晶薄膜の形成方法並びに酸化物超電導導体
US6899928B1 (en) * 2002-07-29 2005-05-31 The Regents Of The University Of California Dual ion beam assisted deposition of biaxially textured template layers
JP3854551B2 (ja) * 2002-08-06 2006-12-06 財団法人国際超電導産業技術研究センター 酸化物超電導線材

Also Published As

Publication number Publication date
WO2006075997A9 (en) 2006-11-30
CA2560771C (en) 2012-02-07
WO2006075997A3 (en) 2006-10-19
JP5630941B2 (ja) 2014-11-26
US7718574B2 (en) 2010-05-18
JP2007532775A (ja) 2007-11-15
KR101119957B1 (ko) 2012-03-16
US20050239659A1 (en) 2005-10-27
CN1943053A (zh) 2007-04-04
WO2006075997A2 (en) 2006-07-20
CN100536187C (zh) 2009-09-02
EP1735847A4 (en) 2012-04-25
CA2560771A1 (en) 2006-07-20
EP1735847A2 (en) 2006-12-27
EP1735847B1 (en) 2018-10-17

Similar Documents

Publication Publication Date Title
KR101119957B1 (ko) 초전도체 코팅된 테이프들용 2축-텍스처링된 막 증착
Goyal et al. The RABiTS approach: Using rolling-assisted biaxially textured substrates for high-performance YBCO superconductors
US6756139B2 (en) Buffer layers on metal alloy substrates for superconducting tapes
US6555256B1 (en) Method of depositing an electrically conductive oxide film on a textured metallic substrate and articles formed therefrom
US6933065B2 (en) High temperature superconducting thick films
US7736761B2 (en) Buffer layer for thin film structures
US20040168636A1 (en) Process and apparatus for producing cystalline thin film buffer layers and structures having biaxial texture
JP2012109265A (ja) ２軸方向にテクスチャを有するバッファ層を備えた超電導体物品、電力ケーブル、電源変圧器、発電機、電力網、及び電子的に活性な物品、並びに２軸方向にテクスチャを有する物品を製造する方法
US7737085B2 (en) Coated conductors
US6884527B2 (en) Biaxially textured composite substrates
US20100065417A1 (en) Methods for forming superconducting conductors
JP2011165568A (ja) 酸化物超電導線材及び酸化物超電導線材の製造方法
US7025826B2 (en) Methods for surface-biaxially-texturing amorphous films
US20090036313A1 (en) Coated superconducting materials
AU2002302168B2 (en) Process and apparatus for producing crystalline thin film buffer layers and structures having biaxial texture
JP2011249162A (ja) 超電導線材の製造方法
AU2002302168A1 (en) Process and apparatus for producing crystalline thin film buffer layers and structures having biaxial texture

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9