KR20070002610A - Method for manufacturing of semiconductor device having high aspect ratio - Google Patents

Method for manufacturing of semiconductor device having high aspect ratio Download PDF

Info

Publication number
KR20070002610A
KR20070002610A KR1020050058213A KR20050058213A KR20070002610A KR 20070002610 A KR20070002610 A KR 20070002610A KR 1020050058213 A KR1020050058213 A KR 1020050058213A KR 20050058213 A KR20050058213 A KR 20050058213A KR 20070002610 A KR20070002610 A KR 20070002610A
Authority
KR
South Korea
Prior art keywords
layout
region
cell region
semiconductor device
cell
Prior art date
Application number
KR1020050058213A
Other languages
Korean (ko)
Inventor
전제하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058213A priority Critical patent/KR20070002610A/en
Publication of KR20070002610A publication Critical patent/KR20070002610A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

A method for manufacturing a semiconductor device having a high aspect ratio is provided to remove unnecessary photoresist by forming a scattering space layout around edges of a cell region layout. An exposure mask having a cell region layout and a peripheral region layout is used for fabricating a semiconductor device having a high aspect ratio. The exposure mask is provided with a scattering space layout(15) at edge around of the cell region layout. Using the exposure mask, a scattering region is formed around edges of the cell region located between a cell region and a peripheral region of a substrate.

Description

높은 애스팩트 비를 갖는 반도체 소자의 제조방법{Method for Manufacturing of Semiconductor Device Having High Aspect Ratio}Method for manufacturing of semiconductor device having high aspect ratio

도 1a는 반도체 기판 상의 셀 영역과 주변회로 영역을 도시하는 평면 SEM 사진.1A is a planar SEM photograph showing a cell region and a peripheral circuit region on a semiconductor substrate.

도 1b는 도 1a에서의 셀 영역 대한 단면 SEM 사진.FIG. 1B is a cross-sectional SEM photograph of the cell region in FIG. 1A. FIG.

도 2는 종래기술에 따른 노광 마스크를 도시하는 평면도.2 is a plan view showing an exposure mask according to the prior art;

도 3은 종래기술에 따른 노광 강도의 변화를 도시하는 그래프.3 is a graph showing a change in exposure intensity according to the prior art.

도 4a 내지 도 4d는 종래기술에 따른 반도체 소자의 제조방법을 도시하는 단면도.4A to 4D are cross-sectional views showing a method for manufacturing a semiconductor device according to the prior art.

도 5a는 본 발명에 따른 노광 마스크를 도시하는 평면도.5A is a plan view showing an exposure mask according to the present invention;

도 5b는 도 5a에 대한 확대도.5B is an enlarged view of FIG. 5A.

도 6은 본 발명에 따른 노광 강도의 변화를 도시하는 그래프.6 is a graph showing a change in exposure intensity according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1, 11 : 셀 영역 레이아웃 3, 13 : 주변회로 영역 레이아웃1, 11: Cell area layout 3, 13: Peripheral circuit area layout

15 : 스캐터링 영역 레이아웃 110 : 반도체 기판15: scattering area layout 110: semiconductor substrate

112 : 폴리실리콘막 114 : 금속층112 polysilicon film 114 metal layer

116 : 하드 마스크막 118 : 스페이서116: hard mask film 118: spacer

120 : 포토레지스트막 122 : 포토레지스트 패턴120: photoresist film 122: photoresist pattern

본 발명은 높은 애스팩트 비 (aspect ratio)를 갖는 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 노광 마스크를 이용하여 높은 애스팩트 비를 갖는 반도체 소자를 제조함에 있어, 반도체 기판 상의 셀 영역과 주변회로 영역 사이의 경계부에 위치한 셀 영역 인접 부위에 노광시 충분한 노광 강도를 부여하여 불필요한 포토레지스트를 제거할 수 있는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device having a high aspect ratio, and more particularly, to manufacturing a semiconductor device having a high aspect ratio by using an exposure mask, the cell region on the semiconductor substrate and The present invention relates to a method capable of removing unnecessary photoresist by giving sufficient exposure intensity upon exposure to an area adjacent to a cell region located at a boundary between peripheral circuit regions.

반도체 소자가 점점 미세화됨에 따라 애스팩트 비가 높아지는 추세이다. 그에 따라, 반도체 소자 제조 공정 중 게이트 패턴 사이의 좁은 영역, 특히 디램 (DRAM) 회로에서 셀 패턴이 형성되는 셀 영역과 셀 패턴이 없는 주변회로 영역 사이의 셀 영역 인접 부위에서, 노광시 불충분한 노광 강도로 인해 불필요한 스컴 (scum)성 포토레지스트가 제거되지 않고 잔존하는 문제점이 있다.As semiconductor devices become more and more miniaturized, the aspect ratio is increasing. Therefore, insufficient exposure during exposure in a narrow region between gate patterns during a semiconductor device manufacturing process, particularly in a cell region adjacent to a cell region where a cell pattern is formed in a DRAM circuit and a peripheral circuit region without a cell pattern Due to the strength, unnecessary scum-like photoresist is not removed and remains a problem.

도 1a는 반도체 기판 상의 셀 영역과 주변회로 영역을 도시하는 평면 SEM 사진으로, 패턴이 형성되어 있는 셀 영역에 있어서 하얗게 보이는 부분은 활성 영역을 나타내고, 검게 보이는 부분은 소자분리막이 형성된 소자분리 영역을 나타낸다.FIG. 1A is a planar SEM photograph showing a cell region and a peripheral circuit region on a semiconductor substrate, in which a white portion shows an active region and a black portion shows a device isolation region where a device isolation film is formed. Indicates.

또한, 도 1b는 도 1a에서의 셀 영역 대한 단면 SEM 사진으로, 스컴성 포토레지스트가 제거되지 않고 남아 있는 부분의 경우 그 높이가 게이트 패턴의 토폴로지 (topology)와 동일하거나 약간 낮음을 도시한다. 따라서, 이러한 스컴성 포토레지 스트를 제거하기 위한 공정을 별도로 수행해야 함을 알 수 있다.FIG. 1B is a cross-sectional SEM photograph of the cell region in FIG. 1A, showing that the height of the portion of the scum-like photoresist left unremoved is equal to or slightly lower than the topology of the gate pattern. Therefore, it can be seen that the process for removing such scum-like photoresist must be performed separately.

한편, 도 2는 종래기술에 따른 노광 마스크를 도시하는 평면도로서, 셀 영역 레이아웃(1)과 주변회로 영역 레이아웃(3)을 나타낸다. 또한, 도 3은 종래기술에 따른 노광 강도의 변화를 도시하는 그래프로서, 빛의 회절 현상에 의해 셀 영역 가장자리에서의 빛의 강도가 매우 낮은 것을 시뮬레이션으로 표현한 것이다.2 is a plan view showing an exposure mask according to the prior art, showing a cell region layout 1 and a peripheral circuit region layout 3. 3 is a graph showing a change in exposure intensity according to the prior art, in which simulation shows that the intensity of light at the edge of the cell region is very low due to the diffraction phenomenon of light.

도 4a 내지 도 4d는 종래기술에 따른 반도체 소자의 제조방법을 도시하는 단면도로서, 종래기술에 따라 높은 애스팩트 비를 갖는 반도체 소자가 형성되는 과정을 간략히 살피면 다음과 같다.4A to 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art, which will be briefly described below to form a semiconductor device having a high aspect ratio according to the prior art.

도 4a를 참조하면, 소정의 하부 구조를 구비하는 반도체 기판(110)의 활성 영역 상에 게이트 산화막(미도시), 폴리실리콘막(112), 금속층(114) 및 하드 마스크막(116)으로 이루어지는 게이트 형성용 막(미도시)을 형성한 후, 게이트 마스크(미도시)를 이용한 식각공정으로 상기 게이트 형성용 막을 식각하여 게이트 패턴(미도시)을 형성한다.Referring to FIG. 4A, a gate oxide film (not shown), a polysilicon film 112, a metal layer 114, and a hard mask film 116 are formed on an active region of a semiconductor substrate 110 having a predetermined substructure. After forming a gate forming film (not shown), a gate pattern (not shown) is formed by etching the gate forming film by an etching process using a gate mask (not shown).

도 4b를 참조하면, 상기 구조의 전체 표면 상부에 질화막을 증착한 후 상기 질화막을 전면식각하여 상기 게이트 패턴의 측벽에 질화막 스페이서(118)를 형성한다.Referring to FIG. 4B, after the nitride film is deposited on the entire surface of the structure, the nitride film is etched to form a nitride film spacer 118 on the sidewall of the gate pattern.

도 4c를 참조하면, 상기 구조의 전체 표면 상부에 포토레지스트막(120)을 형성한다.Referring to FIG. 4C, a photoresist film 120 is formed over the entire surface of the structure.

도 4d를 참조하면, 노광 마스크를 이용하여 포토레지스트막(120)을 선택적으로 노광한 후 현상하여, 이온주입 공정에 필요한 마스크 패턴인 포토레지스트 패턴 (122)을 형성한다. 이는 반도체 소자의 리프레쉬를 개선하기 위해 게이트 패턴과 게이트 패턴 사이의 드레인 영역을 노출시킨 후에 이온주입 공정으로 불순물을 주입하는 것이다.Referring to FIG. 4D, the photoresist film 120 is selectively exposed and developed using an exposure mask to form a photoresist pattern 122, which is a mask pattern required for an ion implantation process. The impurity is implanted in the ion implantation process after exposing the drain region between the gate pattern and the gate pattern to improve the refresh of the semiconductor device.

그러나 반도체 소자의 미세화로 인한 높은 애스팩트 비 때문에, 게이트 패턴(116) 간의 사이가 너무 좁아 노광 광원이 포토레지스트막(120)의 하부까지 충분히 미치지 못한다. 이에 따라, 포토레지스트 패턴(122) 형성 결과 게이트 패턴과 게이트 패턴간의 좁은 공간에 스컴성 포토레지스트 잔류 물질이 발생함을 알 수 있다.However, due to the high aspect ratio due to the miniaturization of the semiconductor device, the gap between the gate patterns 116 is too narrow so that the exposure light source does not sufficiently reach the lower portion of the photoresist film 120. Accordingly, it can be seen that scum-like photoresist residual material is generated in a narrow space between the gate pattern and the gate pattern as a result of forming the photoresist pattern 122.

상기 도 4a 내지 도 4d를 통한 설명에서는 셀 영역 상의 게이트 패턴이 형성된 부분을 예로 들어 설명하였다. 4A to 4D, the portion in which the gate pattern is formed on the cell region is described as an example.

아울러, 상기에서 설명한 도 2의 노광 마스크를 보면 알 수 있는 바와 같이, 마스크상의 셀 영역 레이아웃(1)과 주변회로 영역 레이아웃(3)의 사이에 노출된 부분이 없다. 따라서, 상기 노광 마스크를 이용하여 반도체 기판 상에 셀 영역과 주변회로 영역을 형성하게 되면, 반도체 기판 상의 셀 영역과 주변회로 영역 사이 특히, 셀 영역 인접 부위의 경우 간섭 현상에 의해 노광시 불충분한 노광 강도로 인해 불필요한 스컴성 포토레지스트 잔류 물질이 제거되지 않고 잔존하는 문제점이 발생한다.In addition, as can be seen from the exposure mask of FIG. 2 described above, there is no exposed portion between the cell region layout 1 and the peripheral circuit region layout 3 on the mask. Therefore, when the cell region and the peripheral circuit region are formed on the semiconductor substrate by using the exposure mask, insufficient exposure during exposure due to interference phenomenon between the cell region and the peripheral circuit region on the semiconductor substrate, in particular, in the vicinity of the cell region. The strength causes the problem that unwanted scum-like photoresist residual material is not removed and remains.

상기 문제점을 해결하기 위해, 과도한 강도로 노광 공정을 수행하기도 하였으나, 포토레지스트 패턴(122)이 얇아져 붕괴되기 때문에 디펙트 소스로 작용할 수 있는 또 다른 문제점이 발생한다.In order to solve the above problem, although the exposure process is performed with excessive intensity, another problem that may act as a defect source occurs because the photoresist pattern 122 is thinned and collapsed.

본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 반도체 기판 셀 영역과 주변회로 영역 사이의 경계부에 위치한 셀 영역 인접 부위에 노광시 충분한 노광 강도를 부여하여 불필요한 포토레지스트를 제거하기 위하여, 셀 영역 레이아웃과 주변회로 영역 레이아웃을 갖는 노광 마스크의 셀 영역 레이아웃의 가장자리 둘레에 스캐터링 영역 (scattering space) 레이아웃을 형성하여 반도체 소자를 제조하는 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the problems of the prior art, in order to remove unnecessary photoresist by giving sufficient exposure intensity during exposure to the adjacent cell region located at the boundary between the semiconductor substrate cell region and the peripheral circuit region, An object of the present invention is to provide a method of manufacturing a semiconductor device by forming a scattering space layout around an edge of a cell region layout of an exposure mask having a layout and a peripheral circuit region layout.

상기 목적을 달성하기 위하여 본 발명에서는 셀 영역 레이아웃과 주변회로 영역 레이아웃을 갖는 노광 마스크를 이용한 반도체 소자의 제조방법에 있어서, 상기 셀 영역 레이아웃의 가장자리 둘레에 스캐터링 영역 레이아웃을 형성한 노광 마스크를 이용함으로써 반도체 기판 상의 셀 영역과 주변회로 영역 사이의 경계부에 위치한 셀 영역 가장자리 둘레에 스캐터링 영역을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.In order to achieve the above object, according to the present invention, in the method of manufacturing a semiconductor device using an exposure mask having a cell region layout and a peripheral circuit region layout, an exposure mask having a scattering region layout formed around an edge of the cell region layout is used. The present invention provides a method of manufacturing a semiconductor device, wherein a scattering region is formed around an edge of a cell region located at a boundary between a cell region and a peripheral circuit region on a semiconductor substrate.

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5a는 본 발명에 따른 노광 마스크를 도시하는 평면도이고, 도 5b는 도 5a에 대한 확대도로서, 마스크상의 셀 영역 레이아웃(11)과 주변회로 영역 레이아웃(13)의 사이의 경계부에 위치한 셀 영역 레이아웃(11)의 가장자리 둘레에 별도의 스캐터링 영역 레이아웃(15)을 형성시킨 것을 나타낸다. FIG. 5A is a plan view illustrating an exposure mask according to the present invention, and FIG. 5B is an enlarged view of FIG. 5A, wherein the cell region is located at a boundary between the cell region layout 11 and the peripheral circuit region layout 13 on the mask. It shows that a separate scattering area layout 15 is formed around the edge of the layout 11.

그 결과, 상기 도 5a 및 도 5b의 노광 마스크를 이용하여 셀 영역과 주변회 로 영역이 형성된 반도체 기판 상의 포토레지스트를 식각하였을 때, 반도체 기판 상의 셀 영역과 주변회로 영역 사이의 경계부에 위치한 셀 영역 인접 부위 다시 말해, 스캐터링 영역 부위에 노광시 충분한 노광 강도가 부여되기 때문에 불필요한 스컴성 포토레지스트 잔류 물질을 발생시키지 않는다. As a result, when the photoresist on the semiconductor substrate on which the cell region and the peripheral circuit region are formed by using the exposure masks of FIGS. 5A and 5B is etched, the cell region located at the boundary between the cell region and the peripheral circuit region on the semiconductor substrate. Adjacent areas, in other words, do not generate unnecessary scum photoresist residual material because sufficient exposure intensity is imparted to the scattering area areas upon exposure.

도 6은 본 발명에 따른 노광 강도의 변화를 도시하는 그래프로서, 스캐터링 영역이 존재함으로써 빛의 강도가 피크 (peak)로 표현되는 것을 시뮬레이션으로 표현한 것이다.FIG. 6 is a graph showing a change in exposure intensity according to the present invention, in which a scattering region is present to simulate the representation of light intensity as a peak.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

이상에서 설명한 바와 같이, 본 발명에서는 셀 영역 레이아웃과 주변회로 영역 레이아웃을 갖는 노광 마스크의 셀 영역 레이아웃의 가장자리 둘레에 스캐터링 영역 레이아웃을 형성한 노광 마스크를 이용하여 반도체 소자를 형성함으로써, 반도체 기판 상의 셀 영역과 주변회로 영역 사이의 경계부에 위치한 셀 영역 가장자리 둘레, 다시 말해 셀 영역 인접 부위에 스캐터링 영역을 형성할 수 있어 이 스캐터링 영역에 노광시 충분한 노광 강도를 부여하는 방법으로 불필요한 포토레지스트를 제거할 수 있다. 그 결과, 반도체 소자의 셀 특성을 개선시킬 수 있고 수율 향상에 기여하게 된다.As described above, in the present invention, a semiconductor element is formed using an exposure mask in which a scattering area layout is formed around an edge of a cell area layout of an exposure mask having a cell area layout and a peripheral circuit area layout. A scattering area can be formed around the edge of the cell area located at the boundary between the cell area and the peripheral circuit area, that is, adjacent to the cell area, so that unnecessary photoresist can be removed by giving sufficient scattering intensity during exposure to the scattering area. Can be removed. As a result, the cell characteristics of the semiconductor element can be improved and contribute to the yield improvement.

Claims (1)

셀 영역 레이아웃과 주변회로 영역 레이아웃을 갖는 노광 마스크를 이용한 반도체 소자의 제조방법에 있어서, 상기 셀 영역 레이아웃의 가장자리 둘레에 스캐터링 영역 (scattering space) 레이아웃을 형성한 노광 마스크를 이용함으로써 반도체 기판 상의 셀 영역과 주변회로 영역 사이의 경계부에 위치한 셀 영역 가장자리 둘레에 스캐터링 영역을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.A method of manufacturing a semiconductor device using an exposure mask having a cell region layout and a peripheral circuit region layout, wherein a cell on a semiconductor substrate is formed by using an exposure mask having a scattering space layout around an edge of the cell region layout. A scattering region is formed around an edge of a cell region located at a boundary between a region and a peripheral circuit region.
KR1020050058213A 2005-06-30 2005-06-30 Method for manufacturing of semiconductor device having high aspect ratio KR20070002610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058213A KR20070002610A (en) 2005-06-30 2005-06-30 Method for manufacturing of semiconductor device having high aspect ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058213A KR20070002610A (en) 2005-06-30 2005-06-30 Method for manufacturing of semiconductor device having high aspect ratio

Publications (1)

Publication Number Publication Date
KR20070002610A true KR20070002610A (en) 2007-01-05

Family

ID=37869578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058213A KR20070002610A (en) 2005-06-30 2005-06-30 Method for manufacturing of semiconductor device having high aspect ratio

Country Status (1)

Country Link
KR (1) KR20070002610A (en)

Similar Documents

Publication Publication Date Title
TW201913226A (en) Method of manufacturing semiconductor device
KR100670396B1 (en) Method for fabricating cylindric type capacitor using side lobe phenomenon
TWI405032B (en) Manufacturing method of a semiconductor device
KR20090111063A (en) Method for Manufacturing Semiconductor Device
KR20070002610A (en) Method for manufacturing of semiconductor device having high aspect ratio
KR20110112723A (en) Cutting mask for forming an active having diagonal structure
KR100290588B1 (en) Method for forming conductive film pattern in semiconductor device
KR20070058747A (en) Method for forming isolation film of semiconductor device
US20030117605A1 (en) Apparatus and method for contact hole exposure
KR20080059019A (en) Exposure mask and method for manufacturing semiconductor device using the same
CN107968045B (en) Etching method
CN107479338B (en) Process for fabricating photoresist pattern on structure
JP2005259991A (en) Patterning method
KR101057698B1 (en) Method of forming silicide film of semiconductor device
KR100540332B1 (en) Method for fabricating pattern of semiconductor device
KR101096208B1 (en) Method for forming isolation patterns of semiocnductor device
KR20080022973A (en) Method for manufacturing semiconductor device
KR101096192B1 (en) Method for forming semiconductor device
KR100597765B1 (en) Method for fabricating semiconductor device
KR101087785B1 (en) Exposure mask and method for forming semiconductor device using the same
KR100944330B1 (en) Method for manufacturing a pattern of semiconductor device
KR20130022677A (en) Method for fabricating array of fine patterns in semiconductor device
KR20070075981A (en) Method for manufacturing of semiconductor device
KR20020056347A (en) Method of manufacturing a semiconductor device
KR20020050918A (en) Method for Fabricating of Flash Memory Device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid