JP2005259991A

JP2005259991A - Patterning method

Info

Publication number: JP2005259991A
Application number: JP2004069593A
Authority: JP
Inventors: Masaya Uematsu; 政也植松
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2005-09-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a patterning method by which retrogression of a desired pattern is suppressed at etching of an unnecessary pattern in patterning method using a phase shift mask. <P>SOLUTION: A processed layer pattern 4 is formed using an alternating phase shift mask, then ion implantation of an impurity is selectively carried out in the unnecessary pattern 4b to increase an etching rate of the unnecessary pattern 4b, after which the unnecessary pattern 4b is etched away. An etching time is shortened and a spreading amount α of an opening 6a of an etching mask 6 is suppressed by improving the etching rate of the unnecessary pattern 4b by the ion implantation. Moreover, even if the dimension of the opening 6a is increased only by α and a part of the desired pattern 4a which should not be essentially etched away is exposed, the retrogression of the pattern is suppressed, for the ion implantation is not carried out in the exposed desired pattern 4a and the etching rate is low. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置のゲート電極等の微細なパターンのパターン形成方法に関する。 The present invention relates to a method for forming a fine pattern such as a gate electrode of a semiconductor device.

現在、半導体装置の製造工程においては、半導体基板上に半導体素子用のパターンを形成するために、主に光リソグラフィ技術を用いている。光リソグラフィでは、縮小投影露光装置によりフォトマスクのパターン、すなわちマスクパターンを感光性樹脂の塗布された半導体基板上に転写し、現像により感光性樹脂の所定のパターンすなわち感光性樹脂パターンを得ることができる。 Currently, in the manufacturing process of a semiconductor device, a photolithography technique is mainly used in order to form a pattern for a semiconductor element on a semiconductor substrate. In optical lithography, a photomask pattern, that is, a mask pattern is transferred onto a semiconductor substrate coated with a photosensitive resin by a reduction projection exposure apparatus, and a predetermined pattern of the photosensitive resin, that is, a photosensitive resin pattern is obtained by development. it can.

近年、半導体装置の高集積化がますます進み、それに伴い半導体素子用パターンも露光装置の解像限界付近まで微細になってきている。これに対応する方法の１つとして、フォトマスクを透過する光に位相差を発生させ、その位相差をもつ光を干渉させることにより解像度を向上させる位相シフトマスク法が用いられている。例えば、レベンソン型位相シフトマスクは、隣接するマスク透過部を通過する光を互いに反位相とするものである。 In recent years, semiconductor devices have been increasingly integrated, and accordingly, patterns for semiconductor elements have become finer to near the resolution limit of exposure apparatuses. As one of the corresponding methods, a phase shift mask method is used in which a phase difference is generated in the light transmitted through the photomask, and the resolution is improved by causing the light having the phase difference to interfere with each other. For example, a Levenson-type phase shift mask is such that the light passing through adjacent mask transmission parts have opposite phases.

この位相シフトマスクを用いた微細パターンの形成技術により、例えばＳＲＡＭのゲート電極パターンを形成している。図１０〜図１２は、ＳＲＡＭのゲート電極パターンを形成するまでの工程図である。 For example, an SRAM gate electrode pattern is formed by a fine pattern forming technique using this phase shift mask. 10 to 12 are process diagrams until formation of the gate electrode pattern of the SRAM.

まず、図１０に示すように、一定間隔で配列した直線状の被加工層パターン４をレベンソン型位相シフトマスクを用いた露光およびエッチングにより形成する。 First, as shown in FIG. 10, linear processed layer patterns 4 arranged at regular intervals are formed by exposure and etching using a Levenson type phase shift mask.

次に、図１１に示すように、被加工層パターン４のうち所望パターン４ａを保護し不要パターン４ｂを露出する開口部６ａをもつエッチングマスク６を形成する。エッチングマスク６は、例えばレジストからなり、露光および現像により開口部６ａを形成する。 Next, as shown in FIG. 11, an etching mask 6 having an opening 6a that protects the desired pattern 4a and exposes the unnecessary pattern 4b in the layer pattern 4 to be processed is formed. The etching mask 6 is made of, for example, a resist, and the opening 6a is formed by exposure and development.

次に、図１２に示すように、開口部６ａから露出した不要パターン４ｂをエッチングにより除去する。その後、エッチングマスク６を除去する。これにより、所望パターン４ａが形成される。 Next, as shown in FIG. 12, the unnecessary pattern 4b exposed from the opening 6a is removed by etching. Thereafter, the etching mask 6 is removed. Thereby, the desired pattern 4a is formed.

以上のように、従来では、位相シフトマスクを用いて直線状の被加工層パターン４を露光およびエッチングにより形成しておき、その後、不要パターン４ｂを除去（トリミング）している。 As described above, conventionally, the linear layer pattern 4 is formed by exposure and etching using a phase shift mask, and then the unnecessary pattern 4b is removed (trimmed).

所望パターン４ａを得るために２回の露光およびエッチング工程を必要とするのは、位相シフトマスクを用いた露光方式は、解像度の向上効果が高い露光方式ではあるが、適用できるパターンに制約があるからである。位相シフトマスクを用いた露光後に、不要パターンをエッチングする技術として、特許文献１に記載の技術がある。
特開平９−１５７８３３号公報 The reason why two exposure and etching steps are required to obtain the desired pattern 4a is that the exposure method using the phase shift mask is an exposure method with a high resolution improvement effect, but there are restrictions on the applicable patterns. Because. As a technique for etching an unnecessary pattern after exposure using a phase shift mask, there is a technique described in Patent Document 1.
JP-A-9-157833

図１１に示す不要パターン４ｂを除去するトリミング工程においては、エッチングの進行に伴ってエッチングマスク６の開口部６ａの寸法が広がってしまい、本来除去されるべきでない部位までがエッチング除去されてしまうため、得られる所望パターン４ａが後退してしまうという問題がある。 In the trimming step for removing the unnecessary pattern 4b shown in FIG. 11, the size of the opening 6a of the etching mask 6 increases with the progress of etching, and even the portion that should not be removed is etched away. There is a problem that the desired pattern 4a to be obtained is retracted.

例えば、ＳＲＡＭのゲート電極パターンの形成において、図１３に示すように、不要パターン４ｂの除去のための開口部６ａの寸法をｄとする。この場合、図１４に示すように、不要パターン４ｂのエッチングの進行に伴ってαだけ開口部６ａの寸法が広がってしまう。この結果、エッチング後に得られる所望パターン４ａの寸法は、図１５に示すように、片側でαだけ後退する（短くなる）こととなり、最終的に除去したパターン幅は、ｄ＋２αとなる。 For example, in forming the gate electrode pattern of the SRAM, as shown in FIG. 13, the dimension of the opening 6a for removing the unnecessary pattern 4b is d. In this case, as shown in FIG. 14, the dimension of the opening 6a increases by α as the unnecessary pattern 4b is etched. As a result, the dimension of the desired pattern 4a obtained after the etching is retreated (shortened) by α on one side as shown in FIG. 15, and the finally removed pattern width is d + 2α.

このため、所望パターン４ａを形成するためには、パターン設計の際に予め後退分を考慮しておく必要があるため、ＳＲＡＭセル面積の増加をもたらし、高集積化の障壁となっていた。 For this reason, in order to form the desired pattern 4a, it is necessary to consider the amount of recession in advance when designing the pattern, resulting in an increase in the SRAM cell area and a high integration barrier.

本発明は上記の事情に鑑みてなされたものであり、その目的は、位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができるパターン形成方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a pattern forming method capable of suppressing the receding of a desired pattern when etching an unnecessary pattern in pattern formation using a phase shift mask. It is to provide.

上記の目的を達成するため、本発明のパターン形成方法は、被加工層上に感光膜を形成する工程と、前記感光膜を位相シフトマスクを用いて露光し、現像により感光膜パターンを形成する工程と、前記感光膜パターンをエッチングマスクとして、前記被加工層をエッチングして被加工層パターンを形成する工程と、前記感光膜パターンを除去する工程と、前記被加工層パターンのうち不要パターンを露出する開口をもつエッチングマスク層を形成する工程と、前記エッチングマスク層の開口に露出した前記不要パターンにエッチング速度を促進し得る不純物を導入する工程と、前記エッチングマスク層の開口に露出した前記不要パターンをエッチングにより除去する工程と、前記エッチングマスク層を除去する工程とを有する。 In order to achieve the above object, a pattern forming method of the present invention includes a step of forming a photosensitive film on a layer to be processed, exposing the photosensitive film using a phase shift mask, and forming a photosensitive film pattern by development. Using the photosensitive film pattern as an etching mask, etching the processed layer to form a processed layer pattern, removing the photosensitive film pattern, and removing an unnecessary pattern from the processed layer pattern. Forming an etching mask layer having an exposed opening; introducing an impurity capable of promoting an etching rate into the unnecessary pattern exposed in the opening of the etching mask layer; and exposing the opening in the etching mask layer. A step of removing unnecessary patterns by etching, and a step of removing the etching mask layer.

上記の本発明のパターン形成方法では、感光膜を位相シフトマスクを用いて露光し、現像により感光膜パターンを形成し、感光膜パターンをエッチングマスクとして、被加工層をエッチングして被加工層パターンを形成する。その後、感光膜パターンを除去する。
位相シフトマスクでは、解像度向上効果が高いが、形成できるパターンに制約がある。このため、被加工層パターンには、所望パターン以外の不要パターンが存在する。
不要パターンを除去するため、被加工層パターンのうち不要パターンを露出する開口をもつエッチングマスク層を形成し、エッチングマスク層の開口に露出した不要パターンにエッチング速度を促進し得る不純物を導入する。その後、エッチングマスク層の開口に露出した不要パターンをエッチングにより除去する。
不要パターンには、エッチング速度を促進し得る不純物が導入されていることから、不要パターンのエッチング時間を短くすることができ、エッチングマスク層の開口の広がりが抑制される。また、たとえエッチングマスク層の開口の広がりが生じたとしても、開口の広がりにより新たに露出した被加工層パターン部分はエッチングレートが低いため、パターンの後退が抑制される。
最後に、エッチングマスク層を除去することにより、不要パターンが除去された所望のパターンが完成する。 In the pattern forming method of the present invention described above, the photosensitive film is exposed using a phase shift mask, a photosensitive film pattern is formed by development, and the processed layer is etched using the photosensitive film pattern as an etching mask. Form. Thereafter, the photosensitive film pattern is removed.
The phase shift mask has a high resolution improvement effect, but there are restrictions on the pattern that can be formed. For this reason, an unnecessary pattern other than the desired pattern exists in the layer pattern to be processed.
In order to remove the unnecessary pattern, an etching mask layer having an opening exposing the unnecessary pattern is formed in the layer pattern to be processed, and impurities that can accelerate the etching rate are introduced into the unnecessary pattern exposed in the opening of the etching mask layer. Thereafter, unnecessary patterns exposed in the openings of the etching mask layer are removed by etching.
Since the impurity that can accelerate the etching rate is introduced into the unnecessary pattern, the etching time of the unnecessary pattern can be shortened and the opening of the etching mask layer is suppressed. Further, even if the opening of the etching mask layer is widened, the pattern layer newly exposed by the widening of the opening has a low etching rate, so that the pattern receding is suppressed.
Finally, by removing the etching mask layer, a desired pattern from which unnecessary patterns are removed is completed.

本発明によれば、位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができる。
これにより、パターンを設計する際に予めパターン後退分を考慮しておく必要がないため、小さな面積で済み、パターンの高集積化が可能となる。 According to the present invention, in pattern formation using a phase shift mask, it is possible to suppress the receding of a desired pattern when etching an unnecessary pattern.
As a result, it is not necessary to consider the pattern receding portion in advance when designing the pattern, so that a small area is required and the pattern can be highly integrated.

以下に、本発明のパターン形成方法の実施の形態について、図面を参照して説明する。本実施形態では、一例として、ＳＲＡＭのゲート電極パターンを形成する方法について説明する。 Embodiments of a pattern forming method of the present invention will be described below with reference to the drawings. In the present embodiment, as an example, a method of forming an SRAM gate electrode pattern will be described.

まず、図１に示すように、シリコンウエハ等からなる基板１上に、酸化シリコン膜２ａと酸化アルミニウム膜２ｂの積層膜からなるゲート絶縁膜２を形成する。酸化シリコン膜２ａの膜厚は例えば１ｎｍであり、酸化アルミニウム膜２ｂの膜厚は例えば３ｎｍである。続いて、ゲート絶縁膜２上に被加工層４０を形成する。被加工層４０は、例えば、ゲート電極材料であるポリシリコンを例えば１５０ｎｍ堆積させて形成する。 First, as shown in FIG. 1, a gate insulating film 2 made of a stacked film of a silicon oxide film 2a and an aluminum oxide film 2b is formed on a substrate 1 made of a silicon wafer or the like. The film thickness of the silicon oxide film 2a is, for example, 1 nm, and the film thickness of the aluminum oxide film 2b is, for example, 3 nm. Subsequently, a layer to be processed 40 is formed on the gate insulating film 2. The processed layer 40 is formed by depositing, for example, 150 nm of polysilicon which is a gate electrode material.

次に、図２に示すように、被加工層４０上に、レジスト膜（感光膜）５を形成する。 Next, as shown in FIG. 2, a resist film (photosensitive film) 5 is formed on the processing layer 40.

次に、図３に示すように、例えばレベンソン型位相シフトマスクを用いてレジスト膜５を露光し、現像によりラインアンドスペースパターンからなるレジストパターン５ａを形成する。 Next, as shown in FIG. 3, the resist film 5 is exposed using, for example, a Levenson type phase shift mask, and a resist pattern 5a composed of a line and space pattern is formed by development.

図４（ａ）は上記の露光工程に使用されるレベンソン型位相シフトマスク１０の平面図であり、図４（ｂ）は図４（ａ）のＸ−Ｘ’における断面図である。 FIG. 4A is a plan view of the Levenson-type phase shift mask 10 used in the above exposure process, and FIG. 4B is a cross-sectional view taken along line X-X ′ in FIG.

図４（ａ）および（ｂ）に示すように、レベンソン型位相シフトマスク１０では、透明基板１１上にクロム等からなる遮光膜１２が形成されており、遮光膜１２から露出した透明基板１１の領域により、透過部Ｍ１，Ｍ２が構成される。 As shown in FIGS. 4A and 4B, in the Levenson type phase shift mask 10, a light shielding film 12 made of chrome or the like is formed on a transparent substrate 11, and the transparent substrate 11 exposed from the light shielding film 12 is formed. The transmission parts M1 and M2 are configured by the region.

直線状のパターンで形成された透過部Ｍ１，Ｍ２のうち、透過部Ｍ２には位相シフト膜１３が形成されている。これにより、位相シフト膜１３のない透過部Ｍ１を通過した光Ｌ１と、位相シフト膜１３のある透過部Ｍ２を通過した光Ｌ２とは、光強度は同じであるが、位相が１８０°ずれることとなる。この結果、透過部Ｍ１と透過部Ｍ２の間の遮光膜１２が存在する部分で透過した光Ｌ１，Ｌ２は互いに打ち消し合い、光強度分布の裾の広がりが抑制され、微細なパターンが形成される。 Of the transmission parts M1 and M2 formed in a linear pattern, the phase shift film 13 is formed in the transmission part M2. As a result, the light L1 that has passed through the transmission part M1 without the phase shift film 13 and the light L2 that has passed through the transmission part M2 with the phase shift film 13 have the same light intensity but are 180 degrees out of phase. It becomes. As a result, the light L1 and L2 transmitted through the portion where the light shielding film 12 between the transmissive portion M1 and the transmissive portion M2 exists cancel each other, the spread of the bottom of the light intensity distribution is suppressed, and a fine pattern is formed. .

図５（ａ）に示すように、レベンソン型位相シフトマスク１０を用いて形成されたレジストパターン５ａをエッチングマスクとして、被加工層４０をエッチングして、被加工層パターン４を形成する。その後、レジストパターン５ａを除去する。これにより、図５（ｂ）の平面図に示すように、ラインアンドスペースパターンからなる被加工層パターン４が形成される。 As shown in FIG. 5A, the layer to be processed 40 is etched by using the resist pattern 5a formed by using the Levenson type phase shift mask 10 as an etching mask to form the layer pattern 4 to be processed. Thereafter, the resist pattern 5a is removed. Thereby, as shown in the plan view of FIG. 5B, the layer pattern 4 to be processed which is a line and space pattern is formed.

上記のレベンソン型位相シフトマスク１０では、解像度の向上効果が高いという利点があるが、適用できるパターンに制約がある。レベンソン型位相シフトマスク１０は、ラインアンドスペースパターンの形成に主として用いられる。このため、ゲート電極パターンを形成する場合は、ラインアンドスペースパターンからなる被加工層パターン４を形成した後に、各ゲート電極のパターンに分けるために不要パターンを除去する必要がある。 The Levenson-type phase shift mask 10 has an advantage that the effect of improving the resolution is high, but there is a limitation on the applicable pattern. The Levenson type phase shift mask 10 is mainly used for forming a line and space pattern. For this reason, when forming a gate electrode pattern, after forming the to-be-processed layer pattern 4 which consists of a line and space pattern, it is necessary to remove an unnecessary pattern in order to divide into the pattern of each gate electrode.

図６に示すように、被加工層パターン４のうちゲート電極となる所望パターン４ａを保護し不要パターン４ｂを露出する開口部６ａをもつエッチングマスク６を形成する。エッチングマスク６は、例えばレジストからなり、露光および現像により開口部６ａを形成する。エッチングマスク６の開口部６ａの寸法を例えばｄとする。 As shown in FIG. 6, an etching mask 6 having an opening 6 a that protects a desired pattern 4 a serving as a gate electrode of the layer pattern 4 to be processed and exposes an unnecessary pattern 4 b is formed. The etching mask 6 is made of, for example, a resist, and the opening 6a is formed by exposure and development. For example, the dimension of the opening 6a of the etching mask 6 is d.

次に、図７（ａ）に示すように、エッチングマスク６が形成された基板全面に不純物をイオン注入する。イオン注入では、砒素（Ａｓ）あるいはボロン（Ｂ）を注入する。図７（ｂ）は図７（ａ）のＡ−Ａ’線の断面図であり、図７（ｃ）は図７（ａ）のＢ−Ｂ’線の断面図である。 Next, as shown in FIG. 7A, impurities are ion-implanted into the entire surface of the substrate on which the etching mask 6 is formed. In the ion implantation, arsenic (As) or boron (B) is implanted. FIG. 7B is a cross-sectional view taken along line A-A ′ in FIG. 7A, and FIG. 7C is a cross-sectional view taken along line B-B ′ in FIG.

図７（ｂ）に示す開口部６ａでは、開口部６ａから露出した不要パターン４ｂに不純物がイオン注入される。これに対して、図７（ｃ）に示す非開口部では、エッチングマスク６に遮られて、所望パターン４ａの部分に不純物のイオン注入が行われない。 In the opening 6a shown in FIG. 7B, impurities are ion-implanted into the unnecessary pattern 4b exposed from the opening 6a. On the other hand, in the non-opening portion shown in FIG. 7C, the etching mask 6 blocks the impurity ions from being implanted into the desired pattern 4a.

不純物がイオン注入されると材料特性が変わることから、イオン注入された部分とそうでない部分とでエッチングレートを変えることができる。本実施形態では、イオン注入された部分のエッチングレートを、イオン注入されない部分よりも高くする。 When impurities are ion-implanted, the material characteristics change, so that the etching rate can be changed between the ion-implanted portion and the non-implanted portion. In the present embodiment, the etching rate of the ion-implanted portion is set higher than that of the portion not ion-implanted.

図８に示すように、イオン注入後、ドライエッチングによりエッチングマスク６の開口部６ａから露出した不要パターン４ｂを除去する。ポリシリコンからなる不要パターン４ｂのエッチングは、例えば、ＨＢｒ、Ｃｌ₂ 、Ｏ₂ の混合ガスを用いる。不要パターン４ｂのエッチングレートを向上させることで、エッチング時間を短くすることができ開口部６ａの広がり量αを抑制することができる。また、たとえエッチング時に開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。 As shown in FIG. 8, after the ion implantation, the unnecessary pattern 4b exposed from the opening 6a of the etching mask 6 is removed by dry etching. For etching the unnecessary pattern 4b made of polysilicon, for example, a mixed gas of HBr, Cl ₂ and O ₂ is used. By improving the etching rate of the unnecessary pattern 4b, the etching time can be shortened and the spread amount α of the opening 6a can be suppressed. Even if the size of the opening 6a is widened by α during etching and a part of the desired pattern 4a that should not be removed is exposed, the exposed desired pattern 4a is not ion-implanted and has an etching rate. Since it is low, pattern receding can be suppressed.

最後に、エッチングマスク６を除去する。これにより、パターンの後退が抑制され、幅ｄだけ除去されたＳＲＡＭのゲート電極となる所望パターン４ａが形成される。 Finally, the etching mask 6 is removed. Thereby, the receding of the pattern is suppressed, and the desired pattern 4a to be the gate electrode of the SRAM having the width d removed is formed.

本実施形態に係るパターン形成方法では、レベンソン型位相シフトマスク１０を用いて被加工層パターン４を形成した後、不要パターン４ｂに選択的に不純物をイオン注入して不要パターン４ｂのエッチングレートを上げた後に、不要パターン４ｂをエッチングにより除去する。 In the pattern forming method according to this embodiment, after forming the layer pattern 4 to be processed using the Levenson-type phase shift mask 10, impurities are selectively ion-implanted into the unnecessary pattern 4b to increase the etching rate of the unnecessary pattern 4b. After that, the unnecessary pattern 4b is removed by etching.

イオン注入により不要パターン４ｂのエッチングレートを向上させることで、エッチング時間を短くすることができエッチングマスク６の開口部６ａの広がり量αを抑制することができる。また、たとえエッチング時に開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。 By improving the etching rate of the unnecessary pattern 4b by ion implantation, the etching time can be shortened and the spread amount α of the opening 6a of the etching mask 6 can be suppressed. Even if the size of the opening 6a is widened by α during etching and a part of the desired pattern 4a that should not be removed is exposed, the exposed desired pattern 4a is not ion-implanted and has an etching rate. Since it is low, pattern receding can be suppressed.

このように、位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができる。これにより、パターンを設計する際に予めパターン後退分を考慮しておく必要がないため、小さなセル面積で済み、パターンの高集積化が可能となる。 As described above, in the pattern formation using the phase shift mask, the recession of the desired pattern can be suppressed when the unnecessary pattern is etched. As a result, it is not necessary to consider the pattern receding portion in advance when designing the pattern, so that a small cell area is required and the pattern can be highly integrated.

本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態では、位相シフトマスクとして、レベンソン型位相シフトマスクを用いた例について説明したが、形成できるパターンに制約があり、不要パターンを除去する工程を行う必要のある位相シフトマスクであれば特に種類に限定はない。このような位相シフトマスクとして、その他、クロムレス型等がある。
また、本実施形態では、ＳＲＡＭのゲート電極のパターンを形成する例について説明したが、その他の半導体素子のパターンの形成に適用可能である。
さらに、本実施形態では、エッチングレートを促進し得る不純物として、砒素あるいはボロンを例に上げたが、これに限定されるものではない。さらに、被加工層としてポリシリコンを例に説明したが、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。 The present invention is not limited to the description of the above embodiment.
For example, in the present embodiment, an example in which a Levenson type phase shift mask is used as the phase shift mask has been described. However, there is a restriction on a pattern that can be formed, and any phase shift mask that needs to perform a process of removing unnecessary patterns may be used. There is no particular limitation on the type. Other examples of such a phase shift mask include a chromeless type.
In the present embodiment, the example of forming the gate electrode pattern of the SRAM has been described. However, the present invention is applicable to the formation of other semiconductor element patterns.
Furthermore, in this embodiment, arsenic or boron is taken as an example of an impurity that can accelerate the etching rate, but the present invention is not limited to this. Furthermore, although polysilicon has been described as an example of a layer to be processed, the present invention is not limited to this.
In addition, various modifications can be made without departing from the scope of the present invention.

本実施形態に係るパターン形成方法において、被加工層の形成までの工程断面図である。In the pattern formation method which concerns on this embodiment, it is process sectional drawing until formation of a to-be-processed layer. 本実施形態に係るパターン形成方法において、レジスト膜の形成工程を示す工程断面図である。It is process sectional drawing which shows the formation process of a resist film in the pattern formation method which concerns on this embodiment. 本実施形態に係るパターン形成方法において、レジストパターンの形成工程を示す工程断面図である。It is process sectional drawing which shows the formation process of a resist pattern in the pattern formation method which concerns on this embodiment. （ａ）はレベンソン型位相シフトマスクの平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線における断面図である。(A) is a top view of a Levenson type phase shift mask, (b) is sectional drawing in the X-X 'line | wire of (a). （ａ）は本実施形態に係るパターン形成方法において、被加工層パターン４の形成工程を示す工程断面図であり、（ｂ）は平面図である。(A) is process sectional drawing which shows the formation process of the to-be-processed layer pattern 4, in the pattern formation method which concerns on this embodiment, (b) is a top view. 本実施形態に係るパターン形成方法において、エッチングマスクの形成工程を示す平面図である。In the pattern formation method which concerns on this embodiment, it is a top view which shows the formation process of an etching mask. 本実施形態に係るパターン形成方法において、イオン注入工程を示す図であり、（ａ）は工程断面図、（ｂ）は（ａ）のＡ−Ａ’線における断面図、（ｃ）は（ａ）のＢ−Ｂ’線における断面図である。In the pattern formation method which concerns on this embodiment, it is a figure which shows an ion implantation process, (a) is process sectional drawing, (b) is sectional drawing in the AA 'line of (a), (c) is (a) It is sectional drawing in the BB 'line | wire of (). 本実施形態に係るパターン形成方法において、不要パターンのエッチング工程を示す平面図である。It is a top view which shows the etching process of an unnecessary pattern in the pattern formation method which concerns on this embodiment. 本実施形態に係るパターン形成方法において、エッチングマスクの除去工程を示す平面図である。In the pattern formation method which concerns on this embodiment, it is a top view which shows the removal process of an etching mask. 従来例のパターン形成方法において、被加工層パターンの形成後の平面図である。In the pattern formation method of a prior art example, it is a top view after formation of a to-be-processed layer pattern. 従来例のパターン形成方法において、エッチングマスクの形成後の平面図である。In the pattern formation method of a prior art example, it is a top view after formation of an etching mask. 従来例のパターン形成方法において、不要パターンの除去後の平面図である。In the pattern formation method of a prior art example, it is a top view after the removal of an unnecessary pattern. 従来のパターン形成方法における問題点を説明するための図である。It is a figure for demonstrating the problem in the conventional pattern formation method. 従来のパターン形成方法における問題点を説明するための図である。It is a figure for demonstrating the problem in the conventional pattern formation method. 従来のパターン形成方法における問題点を説明するための図である。It is a figure for demonstrating the problem in the conventional pattern formation method.

Explanation of symbols

１…基板、２…ゲート絶縁膜、２ａ…酸化シリコン膜、２ｂ…酸化アルミニウム膜、４…被加工層パターン、４ａ…所望パターン、４ｂ…不要パターン、５…レジスト膜、５ａ…レジストパターン、６…エッチングマスク、６ａ…開口部、１０…レベンソン型位相シフトマスク、１１…透明基板、１２…遮光膜、１３…位相シフト膜、４０…被加工層、Ｍ１…透過部、Ｍ２…透過部、Ｌ１，Ｌ２…光
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Gate insulating film, 2a ... Silicon oxide film, 2b ... Aluminum oxide film, 4 ... Processed layer pattern, 4a ... Desired pattern, 4b ... Unnecessary pattern, 5 ... Resist film, 5a ... Resist pattern, 6 ... Etching mask, 6a ... Opening part, 10 ... Levenson type phase shift mask, 11 ... Transparent substrate, 12 ... Light shielding film, 13 ... Phase shift film, 40 ... Layer to be processed, M1 ... Transmission part, M2 ... Transmission part, L1 , L2 ... light

Claims

Forming a photosensitive film on the layer to be processed;
Exposing the photosensitive film using a phase shift mask, and forming a photosensitive film pattern by development;
Using the photosensitive film pattern as an etching mask and etching the processed layer to form a processed layer pattern;
Removing the photosensitive film pattern;
Forming an etching mask layer having an opening exposing an unnecessary pattern among the layer pattern to be processed;
Introducing an impurity capable of accelerating an etching rate into the unnecessary pattern exposed in the opening of the etching mask layer;
Removing the unnecessary pattern exposed in the opening of the etching mask layer by etching;
Removing the etching mask layer.

The pattern forming method according to claim 1, wherein in the step of forming the photosensitive film pattern, the photosensitive film is exposed using a Levenson phase cyst mask, and a plurality of arranged linear photosensitive film patterns are formed by development.

The pattern forming method according to claim 1, wherein a gate electrode pattern is formed as the processed layer pattern in the step of forming the processed layer pattern by etching the processed layer using the photosensitive film pattern as an etching mask.