KR20080022973A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20080022973A
KR20080022973A KR1020060086872A KR20060086872A KR20080022973A KR 20080022973 A KR20080022973 A KR 20080022973A KR 1020060086872 A KR1020060086872 A KR 1020060086872A KR 20060086872 A KR20060086872 A KR 20060086872A KR 20080022973 A KR20080022973 A KR 20080022973A
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
recess
pattern
layer
Prior art date
Application number
KR1020060086872A
Other languages
Korean (ko)
Inventor
박사로한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060086872A priority Critical patent/KR20080022973A/en
Publication of KR20080022973A publication Critical patent/KR20080022973A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for manufacturing a semiconductor device is provided to secure an exposure process margin by performing a recess forming process using a hard mask layer pattern. A hard mask layer and a first photoresist layer pattern for defining a first recess region are formed on a semiconductor substrate(100) including an active region and an isolation layer(105). The hard mask layer and the first photoresist layer pattern are removed. A second photoresist layer pattern is formed to define a second recess region on the structure. A hard mask layer pattern for defining the first and second recess regions is formed by etching the hard mask layer. The second photoresist layer pattern is removed. A first and second recesses(180a,180b) are formed by etching the semiconductor substrate.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Method for manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 반도체 소자의 리세스 게이트 제조 방법의 문제점을 도시한 사진. 1 is a photograph showing a problem of a method of manufacturing a recess gate of a semiconductor device according to the prior art.

도 2는 본 발명에 따른 반도체 소자의 고립형 리세스가 형성된 모습을 도시한 평면도.2 is a plan view showing a state in which an isolated recess is formed in a semiconductor device according to the present invention.

도 3a 내지 도 3h는 본 발명의 제 1 실시예에 따른 반도체 소자의 고립형 리세스 제조 방법을 도시한 단면도들.3A to 3H are cross-sectional views illustrating a method of manufacturing an isolated recess of a semiconductor device in accordance with a first embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 반도체 소자의 고립형 리세스 제조 방법을 도시한 단면도들.4A through 4D are cross-sectional views illustrating a method of manufacturing an isolated recess in a semiconductor device in accordance with a second embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 고립형 리세스 형성 시 활성영역내의 두 개의 게이트 영역 중 일측에 제 1 리세스 영역을 정의하는 1차 노광 공정을 수행하고, 타측에 제 2 리세스 영역을 정의하는 2차 노광 공정을 수행하여 하드마스크층 패턴을 형성하고, 상기 하드마스크층 패턴을 마스크로 하는 리세스 형성 공정을 진행함으로써, 노광되는 영역이 대칭성을 가지고 있어 노광 공정 마진을 확보할 수 있으며, 이로 인해 소자의 특성을 향상시키는 기술을 개시한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and when forming an isolated recess, performs a first exposure process defining a first recess region on one side of two gate regions in an active region, and a second recess on the other side. By performing a secondary exposure process defining a region to form a hard mask layer pattern and a recess forming process using the hard mask layer pattern as a mask, the exposed region has symmetry to secure an exposure process margin. In this way, a technique for improving the characteristics of the device is disclosed.

반도체 소자가 고집적화됨에 따라 게이트의 선폭이 좁아지면서 채널 길이의 감소로 반도체 소자의 전기적 특성이 저하되는 문제가 있다. 이를 극복하기 위하여 리세스 게이트를 사용하게 되었다. 리세스 게이트는 게이트 예정 영역의 반도체 기판을 소정 깊이 식각하여 활성영역과 게이트 사이의 접촉면적을 증가시킴으로써 게이트 채널 길이를 증가시킬 수 있는 기술이다.As the semiconductor devices are highly integrated, the line width of the gate is narrowed, and thus, the electrical characteristics of the semiconductor devices are deteriorated due to the decrease in the channel length. To overcome this, a recess gate is used. The recess gate is a technique capable of increasing the gate channel length by etching the semiconductor substrate in the gate predetermined region by a predetermined depth to increase the contact area between the active region and the gate.

도 1은 종래 기술에 따른 반도체 소자의 리세스 게이트 제조 공정의 문제점을 도시한 평면 사진이다. 1 is a plan view showing a problem of a recess gate manufacturing process of a semiconductor device according to the prior art.

도 1을 참조하면, 반도체 기판 상에 활성 영역을 정의하는 소자분리막이 구비되고, 상기 활성 영역과 수직한 방향으로 구비된 라인형의 리세스 패턴이 구비된다. Referring to FIG. 1, an isolation layer defining an active region is provided on a semiconductor substrate, and a line-shaped recess pattern provided in a direction perpendicular to the active region is provided.

이때, 활성 영역 에지부에 인접하여 패싱되는 리세스 형성 시 'A'와 같이 활성 영역 에지부의 반도체 기판이 일부 식각되는 문제점이 발생하며, 이는 후속 공정 시 소자의 특성을 열화시키는 원인이 된다. In this case, a problem occurs in that the semiconductor substrate of the active region edge portion is partially etched, such as 'A', when a recess is formed adjacent to the active region edge portion, which causes deterioration of device characteristics in a subsequent process.

상기와 같은 문제점을 개선하기 위해 리세스 영역이 활성 영역 에지부와 접촉되지 않도록 하나의 활성 영역에 두 개의 고립형 리세스 영역을 정의하는 방법이 제안되었으나, 이는 각각의 리세스 영역이 비대칭형으로 형성되어 있기 때문에 노광 공정 시 공정 마진이 감소되어 공정 적용이 어려운 문제점이 있다. In order to solve the above problems, a method of defining two isolated recessed regions in one active region has been proposed so that the recessed regions do not come into contact with the active region edges. Since the process margins are reduced during the exposure process, it is difficult to apply the process.

상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 활성 영역 에지부와 인접하여 형성되는 패싱 게이트(Passing Gate)의 리세스 형성 시 상기 활성 영역 에지부가 손상되는 문제점이 있다. 이를 방지하기 위해 고립형 리세스 형성 시 상기 리세스가 비대칭적으로 위치되어 노광 공정 시 공정 마진이 감소됨으로써, 반도체 소자의 제조 공정 마진이 감소하고 소자의 신뢰성이 저하되는 문제가 발생한다. In the method of manufacturing the semiconductor device according to the related art described above, there is a problem in that the active region edge portion is damaged when the recess of the passing gate formed adjacent to the active region edge portion is formed. In order to prevent this, the recesses are asymmetrically positioned at the time of forming the isolated recesses, thereby reducing the process margin during the exposure process, thereby reducing the manufacturing process margin of the semiconductor device and reducing the reliability of the device.

상기 문제점을 해결하기 위하여, 고립형 리세스 형성 시 활성영역내의 두 개의 게이트 영역 중 일측에 제 1 리세스 영역을 정의하는 1차 노광 공정을 수행하고, 타측에 제 2 리세스 영역을 정의하는 2차 노광 공정을 수행하여 하드마스크층 패턴을 형성하고, 상기 하드마스크층 패턴을 마스크로 하는 리세스 형성 공정을 진행함으로써, 노광되는 영역이 대칭성을 가지고 있어 노광 공정 마진을 확보할 수 있으며, 이로 인해 소자의 특성을 향상시키는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.In order to solve the above problem, when forming an isolated recess, a first exposure process of defining a first recess region on one side of two gate regions in the active region and a second recess region on the other side are performed. By performing a differential exposure process to form a hard mask layer pattern and a recess forming process using the hard mask layer pattern as a mask, the exposed area is symmetrical to secure an exposure process margin. It is an object of the present invention to provide a method for manufacturing a semiconductor device that improves the characteristics of the device.

본 발명에 따른 반도체 소자의 제조 방법은 Method for manufacturing a semiconductor device according to the present invention

활성영역 및 소자분리막이 구비된 반도체 기판 상부에 하드마스크층 및 제 1 리세스 영역을 정의하는 제 1 감광막 패턴을 형성하는 단계와,Forming a first photoresist layer pattern defining a hard mask layer and a first recess region on the semiconductor substrate including the active region and the isolation layer;

상기 제 1 감광막 패턴을 마스크로 상기 하드마스크층을 식각하고, 상기 제 1 감광막 패턴을 제거하는 단계와,Etching the hard mask layer using the first photoresist pattern as a mask, and removing the first photoresist pattern;

상기 구조물 상에 제 2 리세스 영역을 정의하는 제 2 감광막 패턴을 형성하는 단계와,Forming a second photoresist pattern defining a second recessed region on the structure;

상기 제 2 감광막 패턴을 마스크로 상기 하드마스크층을 식각하여 제 1 및 제 2 리세스 영역을 정의하는 하드마스크층 패턴을 형성하고, 제 2 감광막 패턴을 제거하는 단계와,Etching the hard mask layer using the second photoresist pattern as a mask to form a hard mask layer pattern defining first and second recessed regions, and removing the second photoresist pattern;

상기 하드마스크층 패턴을 마스크로 상기 반도체 기판을 소정 깊이 식각하여 제 1 및 제 2 리세스를 형성하는 단계를 포함하는 것을 특징으로 하고, And etching the semiconductor substrate by a predetermined depth using the hard mask layer pattern as a mask to form first and second recesses.

상기 하드마스크층은 폴리실리콘층, 질화막, 산화막 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것과,The hard mask layer is formed using any one selected from a polysilicon layer, a nitride film, an oxide film, and a combination thereof,

상기 하드마스크층은 실리콘산화질화막, 비정질 탄소층, SOC층, MFHM(Multi Function Hard Mask) 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것과,The hard mask layer is formed using any one selected from silicon oxynitride layer, amorphous carbon layer, SOC layer, MFHM (Multi Function Hard Mask) and combinations thereof,

상기 제 1 및 제 2 감광막 패턴 형성 공정 전에 상기 하드마스크층을 포함하는 구조물 상부에 반사방지막을 형성하는 단계를 더 포함하는 것과,Forming an anti-reflection film on the structure including the hard mask layer before the first and second photoresist pattern forming processes;

상기 반사방지막은 상기 제 1 및 제 2 감광막 패턴 제거 공정 시 제거되는 것과,The anti-reflection film is removed during the first and second photoresist pattern removal process,

상기 노광 공정은 ArF 또는 KrF를 사용하여 실시하는 것과,The exposure step is performed using ArF or KrF,

상기 제 1 리세스는 활성영역 내의 두 개의 게이트 영역 중 일측에 형성되는 것과,The first recess is formed at one side of two gate regions in an active region;

상기 제 2 리세스는 활성영역 내의 두 개의 게이트 영역 중 타측에 형성되는 것과,The second recess is formed on the other side of the two gate regions in the active region;

상기 제 1 및 제 2 감광막 패턴을 형성한 후 리플로우(Reflow) 공정을 더 포함하는 것을 특징으로 한다. The method may further include a reflow process after forming the first and second photoresist patterns.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 2는 본 발명에 따른 반도체 소자의 고립형 리세스 게이트 패턴이 형성된 것을 도시한 평면도이다.2 is a plan view illustrating an isolated recess gate pattern of a semiconductor device in accordance with an embodiment of the present invention.

도 2를 참조하면, 바아 형 활성 영역(100)이 구비되며, 하나의 활성 영역(100) 상에 각각 두 개의 고립형 리세스(185)가 형성되되, 고립형 리세스(185)는 인접한 활성 영역과 접촉되지 않도록 형성하는 것이 바람직하다. Referring to FIG. 2, a bar type active region 100 is provided, and two isolated recesses 185 are formed on one active region 100, and the isolated recesses 185 are adjacent active regions. It is desirable to form so as not to contact the area.

이때, 1차 노광 공정으로 활성 영역 내의 두 개의 게이트 영역 중 일측에 제 1 리세스(180a)를 정의하고, 2차 노광 공정으로 활성 영역 내의 두 개의 게이트 영역 중 타측에 제 2 리세스(180b)를 정의하는 것이 바람직하다. In this case, the first recess 180a is defined on one side of the two gate regions in the active region by the primary exposure process, and the second recess 180b is defined on the other side of the two gate regions in the active region by the secondary exposure process. It is desirable to define.

여기서, 고립형 리세스 형성을 위한 노광 공정 시 제 1 리세스(180a) 간의 간격이 대칭을 이루고, 제 2 리세스(180b) 간의 간격이 대칭을 이루기 때문에 비대칭으로 인해 노광 공정 마진이 감소되는 현상을 방지할 수 있으며, 리세스가 고립형으로 형성되어 있기 때문에 'B'와 같이 리세스가 인접한 활성 영역 에지부가 접촉되지 않게 형성되어 상기 활성 영역 에지부가 손상되는 것을 방지할 수 있다. Here, the exposure process margin is reduced due to asymmetry because the interval between the first recesses 180a is symmetrical and the interval between the second recesses 180b is symmetrical in the exposure process for forming the isolated recess. Since the recesses are formed in an isolated manner, the recesses are formed such that the recesses are not in contact with adjacent active region edge portions such as 'B', thereby preventing the active region edge portions from being damaged.

도 3a 내지 도 3h는 본 발명의 제 1 실시예에 따른 반도체 소자의 리세스 게이트 제조 방법으로, 상기 '도 2'의 Y - Y' 에 따른 단면도를 도시한 것이다. 3A to 3H illustrate a method of manufacturing a recess gate of a semiconductor device in accordance with a first embodiment of the present invention, and illustrate a cross-sectional view taken along the line Y-Y of FIG. 2.

도 3a 및 도 3b를 참조하면, 활성 영역 및 소자분리막(105)이 구비된 반도체 기판(100) 상부에 하드마스크층(120), 제 1 반사방지막(130) 및 제 1 감광막(140)을 순차적으로 형성한다.3A and 3B, the hard mask layer 120, the first anti-reflection film 130, and the first photoresist film 140 are sequentially disposed on the semiconductor substrate 100 including the active region and the device isolation layer 105. To form.

다음에, 제 1 리세스 영역이 정의되는 제 1 노광 마스크(150)를 사용한 1차 노광 공정을 수행하여 제 1 감광막(140)을 노광한 후 상기 노광된 제 1 감광막(140)을 현상하여 제 1 리세스 영역이 노출되는 제 1 감광막 패턴(143)을 형성한다. Next, the first photoresist film 140 is exposed by performing a first exposure process using the first exposure mask 150 in which the first recessed region is defined, and then the exposed first photoresist film 140 is developed to be formed. The first photoresist pattern 143 through which the first recessed region is exposed is formed.

상기 1차 노광 공정은 ArF 또는 KrF를 사용하며, 상기 노광 공정 후 패턴의 선폭을 줄이기 위한 리플로우(Reflow) 공정을 더 포함할 수도 있다. The first exposure process uses ArF or KrF, and may further include a reflow process for reducing the line width of the pattern after the exposure process.

또한, 노광되는 영역인 제 1 리세스 영역이 대칭성을 가지고 위치되어 있기 때문에 노광 공정 마진을 확보할 수 있다.In addition, since the first recessed region, which is the exposed region, is positioned with symmetry, the exposure process margin can be secured.

여기서, 하나의 활성 영역은 각각 두 개의 리세스 영역이 정의되는데, 일측에 정의되는 리세스 영역을 제 1 리세스 영역이라 하고, 타측에 정의되는 리세스 영역을 제 2 리세스 영역이라고 하며, 이는 고립형으로 형성되기 때문에 인접한 활성 영역 에지부에는 접촉되지 않도록 형성된다. Here, two active regions are defined in each active region. A recess region defined on one side is called a first recess region, and a recess region defined on the other side is called a second recess region. Because it is formed in isolation, it is formed so as not to contact adjacent active region edges.

이때, 하드마스크층(120)은 폴리실리콘층, 질화막, 산화막 및 이들의 조합 중 선택된 어느 하나로 형성되거나, 실리콘 산화질화막(SiON), 비정질 탄소층(a-Carbon), SOC층, MFHM(Multi Function Hard Mask) 및 이들의 조합 중 선택된 어느 하나로 형성하는 것이 바람직하다. In this case, the hard mask layer 120 is formed of any one selected from a polysilicon layer, a nitride film, an oxide film, and a combination thereof, or a silicon oxynitride film (SiON), an amorphous carbon layer (a-Carbon), an SOC layer, and a MFHM (Multi Function). Hard Mask) and combinations thereof.

도 3c를 참조하면, 제 1 감광막 패턴(143)을 마스크로 제 1 반사방지막(130) 및 하드마스크층(120)을 식각하여 제 1 리세스 영역이 노출되도록 한 후 제 1 감광막 패턴(143)을 제거한다. Referring to FIG. 3C, the first anti-reflection film 130 and the hard mask layer 120 are etched using the first photoresist pattern 143 as a mask to expose the first recess region, and then the first photoresist pattern 143. Remove it.

이때, 제 1 감광막 패턴(143) 제거 시 제 1 반사방지막(130)도 제거되는 것 이 바람직하다. In this case, when the first photoresist pattern 143 is removed, the first anti-reflection film 130 may also be removed.

도 3d를 참조하면, 식각된 하드마스크층(123)을 포함하는 전체 상부에 제 2 반사방지막(160)을 형성한 후 전체 상부에 제 2 감광막(170)을 형성한다. Referring to FIG. 3D, after the second anti-reflection film 160 is formed on the entire surface including the etched hard mask layer 123, the second photoresist film 170 is formed on the entire surface.

도 3e 및 도 3f를 참조하면, 제 2 리세스 영역이 정의되는 제 2 노광 마스크(155)를 사용한 2차 노광 공정을 수행하여 제 2 감광막(170)을 노광한 후 현상 공정을 수행하여 제 2 리세스 영역을 노출시키는 제 2 감광막 패턴(173)을 형성한다. 3E and 3F, the second photoresist film is exposed by performing the second exposure process using the second exposure mask 155 in which the second recessed region is defined, and then the development process is performed by performing the second process. A second photosensitive film pattern 173 exposing the recessed region is formed.

여기서, 상기 2차 노광 공정은 상기 1차 노광 공정과 동일하게 진행하는 것이 바람직하며, ArF 또는 KrF를 사용하여 진행된다. In this case, the secondary exposure process is preferably performed in the same manner as the primary exposure process, and proceeds using ArF or KrF.

도 3g를 참조하면, 제 2 감광막 패턴(173)을 마스크로 제 2 반사방지막(160) 및 하드마스크층(120)을 식각하여 하드마스크층 패턴(127)을 형성한 후 제 2 감광막 패턴(173)을 제거한다. Referring to FIG. 3G, the second anti-reflection film 160 and the hard mask layer 120 are etched using the second photoresist pattern 173 as a mask to form the hard mask layer pattern 127, and then the second photoresist pattern 173. ).

이때, 하드마스크층 패턴(127)은 제 1 및 제 2 리세스 영역(125, 129)을 노출시키며, 제 2 감광막 패턴(173) 제거 공정 시 제 2 반사방지막(160)이 제거되는 것이 바람직하다. In this case, the hard mask layer pattern 127 may expose the first and second recessed regions 125 and 129, and the second anti-reflection film 160 may be removed during the process of removing the second photoresist pattern 173. .

도 3h를 참조하면, 하드마스크층 패턴(127)을 마스크로 반도체 기판(100)을 소정 깊이 식각하여 제 1 및 제 2 리세스(180a, 180b)를 형성한다. Referring to FIG. 3H, the semiconductor substrate 100 is etched to a predetermined depth using the hard mask layer pattern 127 as a mask to form first and second recesses 180a and 180b.

도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다. 4A through 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

도 4a를 참조하면, 상기 '도 3a' 내지 '도 3c'의 공정 순서에 따라 하드마스 크층(120)을 식각한다.Referring to FIG. 4A, the hard mask layer 120 is etched according to the process sequence of FIGS. 3A to 3C.

여기서, 하드마스크층(120)은 제 1 리세스 영역이 정의되는 제 1 노광 마스크(미도시)를 사용한 노광 및 현상 공정을 수행하여 형성된 제 1 감광막 패턴(143)을 마스크로 식각된다. Here, the hard mask layer 120 is etched with a mask the first photosensitive film pattern 143 formed by performing an exposure and development process using a first exposure mask (not shown) in which the first recess region is defined.

도 4b를 참조하면, 식각된 하드마스크층(123)을 마스크로 반도체 기판(100)을 소정 깊이 식각하여 제 1 리세스(180a)를 형성한다. Referring to FIG. 4B, the semiconductor substrate 100 is etched to a predetermined depth using the etched hard mask layer 123 as a mask to form a first recess 180a.

도 4c를 참조하면, 식각된 하드마스크층(123)를 포함한 전체 상부에 제 2 반사방지막(160)을 형성하고, 제 1 리세스(180a)를 포함하는 반도체 기판(100) 전체 상부에 제 2 감광막(173)을 형성한다. Referring to FIG. 4C, the second anti-reflection film 160 is formed on the entire surface including the etched hard mask layer 123, and the second upper surface of the semiconductor substrate 100 including the first recesses 180a is formed. The photosensitive film 173 is formed.

다음에, 제 2 리세스 영역을 정의하는 제 2 노광 마스크(미도시)를 사용한 2차 노광 공정을 진행한다. Next, the secondary exposure process using the 2nd exposure mask (not shown) which defines a 2nd recess area | region is advanced.

그 다음에, 노광된 제 2 감광막(미도시)을 현상하여 제 2 리세스 영역을 노출시키는 제 2 감광막 패턴(173)을 형성한다. Next, the exposed second photosensitive film (not shown) is developed to form a second photosensitive film pattern 173 exposing the second recessed region.

여기서, 1차 및 2차 노광 공정 시 노광되는 영역인 제 1 리세스 영역 및 제 2 리세스 영역은 각각 대칭성을 가지고 정의되기 때문에 노광 공정 마진을 확보할 수 있다. Here, since the first recess region and the second recess region, which are regions exposed during the first and second exposure processes, are defined with symmetry, the exposure process margin may be secured.

도 4d를 참조하면, 제 2 감광막 패턴(173)을 마스크로 하드마스크층(123)을 식각하여 하드마스크층 패턴(127)을 형성한다. Referring to FIG. 4D, the hard mask layer 123 is etched using the second photoresist pattern 173 as a mask to form a hard mask layer pattern 127.

다음에, 하드마스크층 패턴(127)을 마스크로 반도체 기판(100)을 소정 깊이 식각하여 제 1 리세스(180a) 타측에 제 2 리세스(180b)를 형성한다. Next, the semiconductor substrate 100 is etched by a predetermined depth using the hard mask layer pattern 127 as a mask to form a second recess 180b on the other side of the first recess 180a.

다음에, 제 2 감광막 패턴(173)을 제거한다. 이때, 제 2 반사방지막(160)도 제거되는 것이 바람직하다. Next, the second photosensitive film pattern 173 is removed. At this time, it is preferable that the second anti-reflection film 160 is also removed.

이때, 활성 영역 에지부와 접촉하지 않는 고립형 리세스를 형성하되, 활성 영역 일측의 제 1 리세스(180a)를 먼저 형성한 후 상기 활성 영역 타측의 제 2 리세스(180b)를 형성함으로써, 비대칭성에 의해 공정 마진이 감소하는 것을 방지할 수 있다. At this time, by forming an isolated recess that does not contact the active region edge portion, first forming a first recess 180a on one side of the active region, and then forming a second recess 180b on the other side of the active region, Asymmetry can prevent process margins from decreasing.

본 발명에 따른 반도체 소자의 제조 방법은 고립형 리세스 형성 시 활성영역내의 두 개의 게이트 영역 중 일측에 제 1 리세스 영역을 정의하는 1차 노광 공정을 수행하고, 타측에 제 2 리세스 영역을 정의하는 2차 노광 공정을 수행하여 하드마스크층 패턴을 형성하고, 상기 하드마스크층 패턴을 마스크로 하는 리세스 형성 공정을 진행함으로써, 노광되는 영역이 대칭성을 가지고 있어 노광 공정 마진을 확보할 수 있으며, 이로 인해 소자의 특성을 향상시킬 수 있는 효과가 있다. In the method of manufacturing a semiconductor device according to the present invention, when forming an isolated recess, a first exposure process of defining a first recess region on one side of two gate regions in an active region is performed, and a second recess region is formed on the other side. By performing a defined secondary exposure process to form a hard mask layer pattern and a recess forming process using the hard mask layer pattern as a mask, the exposed area is symmetrical to secure an exposure process margin. Therefore, there is an effect that can improve the characteristics of the device.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (9)

활성영역 및 소자분리막이 구비된 반도체 기판 상부에 하드마스크층 및 제 1 리세스 영역을 정의하는 제 1 감광막 패턴을 형성하는 단계; Forming a first photoresist layer pattern defining a hard mask layer and a first recess region on the semiconductor substrate including the active region and the isolation layer; 상기 제 1 감광막 패턴을 마스크로 상기 하드마스크층을 식각하고, 상기 제 1 감광막 패턴을 제거하는 단계;Etching the hard mask layer using the first photoresist pattern as a mask, and removing the first photoresist pattern; 상기 구조물 상에 제 2 리세스 영역을 정의하는 제 2 감광막 패턴을 형성하는 단계; Forming a second photoresist pattern defining a second recessed region on the structure; 상기 제 2 감광막 패턴을 마스크로 상기 하드마스크층을 식각하여 제 1 및 제 2 리세스 영역을 정의하는 하드마스크층 패턴을 형성하고, 제 2 감광막 패턴을 제거하는 단계; 및Etching the hard mask layer using the second photoresist pattern as a mask to form a hard mask layer pattern defining first and second recessed regions, and removing the second photoresist pattern; And 상기 하드마스크층 패턴을 마스크로 상기 반도체 기판을 소정 깊이 식각하여 제 1 및 제 2 리세스를 형성하는 단계;Etching the semiconductor substrate by a predetermined depth using the hard mask layer pattern as a mask to form first and second recesses; 을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 하드마스크층은 폴리실리콘층, 질화막, 산화막 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The hard mask layer is a method of manufacturing a semiconductor device, characterized in that formed using any one selected from the polysilicon layer, nitride film, oxide film and combinations thereof. 제 1 항에 있어서,The method of claim 1, 상기 하드마스크층은 실리콘산화질화막, 비정질 탄소층, SOC층, MFHM(Multi Function Hard Mask) 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The hard mask layer is formed using any one selected from silicon oxynitride film, amorphous carbon layer, SOC layer, MFHM (Multi Function Hard Mask) and combinations thereof. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 감광막 패턴 형성 공정 전에 상기 하드마스크층을 포함하는 구조물 상부에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. And forming an anti-reflection film on the structure including the hard mask layer before the first and second photoresist pattern forming processes. 제 4 항에 있어서,The method of claim 4, wherein 상기 반사방지막은 상기 제 1 및 제 2 감광막 패턴 제거 공정 시 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.The anti-reflection film is removed in the first and second photosensitive film pattern removing process, characterized in that the manufacturing method of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 노광 공정은 ArF 또는 KrF를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.The exposure process is carried out using ArF or KrF. 제 1 항에 있어서,The method of claim 1, 상기 제 1 리세스는 활성영역 내의 두 개의 게이트 영역 중 일측에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.The first recess is formed on one side of two gate regions in the active region. 제 1 항에 있어서,The method of claim 1, 상기 제 2 리세스는 활성영역 내의 두 개의 게이트 영역 중 타측에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.And the second recess is formed on the other side of the two gate regions in the active region. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 감광막 패턴을 형성한 후 리플로우(Reflow) 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, further comprising a reflow process after forming the first and second photoresist patterns.
KR1020060086872A 2006-09-08 2006-09-08 Method for manufacturing semiconductor device KR20080022973A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060086872A KR20080022973A (en) 2006-09-08 2006-09-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086872A KR20080022973A (en) 2006-09-08 2006-09-08 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20080022973A true KR20080022973A (en) 2008-03-12

Family

ID=39396769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086872A KR20080022973A (en) 2006-09-08 2006-09-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20080022973A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040772A (en) * 2014-10-06 2016-04-15 삼성전자주식회사 Methods of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040772A (en) * 2014-10-06 2016-04-15 삼성전자주식회사 Methods of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP5027417B2 (en) Manufacturing method of semiconductor device
JP4714065B2 (en) Manufacturing method of semiconductor device
US10593551B2 (en) Method to increase the process window in double patterning process
JP2007149768A (en) Method of manufacturing semiconductor device
KR100753105B1 (en) Method for fabricating recess pattern in semiconductor device
KR20080022973A (en) Method for manufacturing semiconductor device
KR100673125B1 (en) Photo Mask
KR101031520B1 (en) Method for manufacturing transistor in semiconductor device
KR100781861B1 (en) Method for manufacturing semiconductor device
KR100489350B1 (en) Method for fabricating gate electrode of semiconductor device
KR20080059019A (en) Exposure mask and method for manufacturing semiconductor device using the same
KR101026472B1 (en) Method for forming gate of semiconductor device
KR20070058747A (en) Method for forming isolation film of semiconductor device
KR101167192B1 (en) Manufacturing method for high voltage device
KR20070069691A (en) Method for manufacturing semiconductor device
KR100511923B1 (en) Method for forming isolation layer in semiconductor device
US7902079B2 (en) Method for fabricating recess pattern in semiconductor device
KR100770534B1 (en) Method of fabricating semiconductor device
KR20070023170A (en) Method for forming trench of semiconductor device
KR20070044604A (en) Method for forming semiconductor device
KR100687874B1 (en) Method of fabricating a recess channel in semiconductor device
KR20100019707A (en) Semiconductor device and method for forming the same
JP2005033224A (en) Method of manufacturing thin film semiconductor device and method of forming resist pattern thereof
KR20060076368A (en) Method for manufacturing semiconductor device
KR20060072962A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination