KR101167192B1 - Manufacturing method for high voltage device - Google Patents

Manufacturing method for high voltage device Download PDF

Info

Publication number
KR101167192B1
KR101167192B1 KR1020050127602A KR20050127602A KR101167192B1 KR 101167192 B1 KR101167192 B1 KR 101167192B1 KR 1020050127602 A KR1020050127602 A KR 1020050127602A KR 20050127602 A KR20050127602 A KR 20050127602A KR 101167192 B1 KR101167192 B1 KR 101167192B1
Authority
KR
South Korea
Prior art keywords
gate
high voltage
gate oxide
voltage device
oxide film
Prior art date
Application number
KR1020050127602A
Other languages
Korean (ko)
Other versions
KR20070066433A (en
Inventor
오보석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050127602A priority Critical patent/KR101167192B1/en
Publication of KR20070066433A publication Critical patent/KR20070066433A/en
Application granted granted Critical
Publication of KR101167192B1 publication Critical patent/KR101167192B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 고전압 소자 제조방법에 관한 것으로서, 고전압 소자의 기판 영역이 손상을 방지하여 소자의 특성 열화를 방지할 수 있는 효과가 있다. The present invention relates to a method for manufacturing a high voltage device, and has an effect of preventing damage to a substrate region of the high voltage device to prevent deterioration of device characteristics.

이를 위한 본 발명에 의한 고전압 소자 제조방법은, 드리프트 영역이 형성된 기판의 상부에 게이트산화막, 게이트전극, 텅스텐실리사이드를 순차적으로 증착하는 단계; 상기 텅스텐실리사이드와 게이트전극을 패터닝하여 게이트를 형성하는 단계; 상기 결과물 상에 감광막 패턴을 형성하여, 상기 게이트 전극에서 소정거리 이격된 부분의 게이트 산화막을 노출시키고, 상기 노출된 게이트 산화막을 식각하여 그 하부의 드리프트영역을 노출시키는 단계; 및 상기 노출된 드리프트 영역에 고농도 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계를 포함한다.The high voltage device manufacturing method according to the present invention comprises the steps of sequentially depositing a gate oxide film, a gate electrode, tungsten silicide on the substrate on which the drift region is formed; Patterning the tungsten silicide and a gate electrode to form a gate; Forming a photoresist pattern on the resultant, exposing a gate oxide film at a portion spaced apart from the gate electrode, and etching the exposed gate oxide film to expose a lower drift region; And implanting high concentration ions into the exposed drift region to form a high concentration source and drain.

고전압 소자, 누설전류, 기판 손상 High voltage device, leakage current, board damage

Description

고전압 소자 제조방법{Manufacturing method for high voltage device}Manufacturing method for high voltage device

도 1a 내지 도 1e는 종래기술에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도.1a to 1e is a cross-sectional view for each process for explaining a high voltage device manufacturing process according to the prior art.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도.2a to 2e is a cross-sectional view for each process for explaining a high voltage device manufacturing process according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200: 기판 201: 소자분리막200: substrate 201: device isolation film

202: 웰 203: 드리프트 영역202 well 203 drift region

204: 게이트 산화막 205: 게이트 전극204: gate oxide film 205: gate electrode

206: 텅스텐실리사이드 207: 측벽206: tungsten silicide 207: side wall

208: 감광막 패턴 209: 고농도 소스 및 드레인208: photoresist pattern 209: high concentration source and drain

본 발명은 고전압 소자 제조방법에 관한 것으로, 특히 고전압 소자의 기판 영역이 손상을 방지하여 소자의 특성 열화를 방지할 수 있는 고전압 소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a high voltage device, and more particularly, to a method for manufacturing a high voltage device capable of preventing damage to a substrate region of a high voltage device, thereby preventing deterioration of device characteristics.

일반적으로, 고전압 소자는 게이트와 고농도의 소스 및 드레인이 소정거리 이격되어 위치하며, 이와 같은 고전압 소자를 제조하는 종래 고전압 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a high voltage device has a gate and a high concentration source and drain spaced apart from each other by a predetermined distance, and will be described in detail with reference to the accompanying drawings of a conventional high voltage device manufacturing method for manufacturing such a high voltage device.

도 1a 내지 도 1e는 종래기술에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도이다.1A to 1E are cross-sectional views of processes for describing a high voltage device manufacturing process according to the prior art.

도 1a에 도시한 바와 같이, 기판(100)에 소자분리막(101)을 형성하고, 그 소자분리막(101)에 의해 정의된 소자형성영역에 이온을 주입하여 웰(102)을 형성한다.As shown in FIG. 1A, the device isolation film 101 is formed on the substrate 100, and ions are implanted into the device formation region defined by the device isolation film 101 to form the wells 102.

이어서, 상기 웰(102)의 일부에 이온을 주입하여 드리프트 영역(103)을 형성한 후, 그 상부 전면에 게이트 산화막(104), 게이트 전극(105) 및 텅스텐실리사이드(106)를 순차적으로 증착한다.Subsequently, after the ion is implanted into a portion of the well 102 to form the drift region 103, the gate oxide film 104, the gate electrode 105, and the tungsten silicide 106 are sequentially deposited on the entire upper surface thereof. .

그 다음, 도 1b에 도시한 바와 같이, 사진식각공정을 통해 상기 텅스텐실리사이드(106), 게이트 전극(105)을 순차적으로 패터닝하여 게이트를 형성한다.Next, as shown in FIG. 1B, the tungsten silicide 106 and the gate electrode 105 are sequentially patterned through a photolithography process to form a gate.

그런 다음, 도 1c에 도시한 바와 같이, 상기 구조의 상부 전면에 절연막(도시안됨)을 증착하고, 상기 절연막을 건식식각하여 상기 게이트 전극(105)과 텅스텐실리사이드(106)의 측면에 측벽(107)을 형성한다.Then, as shown in FIG. 1C, an insulating film (not shown) is deposited on the entire upper surface of the structure, and the insulating film is etched dry to form sidewalls 107 on the side surfaces of the gate electrode 105 and the tungsten silicide 106. ).

그 다음, 도 1d에 도시한 바와 같이, 상기 측벽(107)의 측면에 노출된 게이 트 산화막(104)을 모두 제거하여, 그 하부의 드리프트 영역(103)의 상부를 노출시킨다. 이때, 상기 게이트 산화막(104) 제거 공정에 의하여, 상기 드리프트 영역(103) 표면이 손상되고, 특히, 게이트와 인접한 드리프트 영역(103)의 손상은 누설전류의 발생 등 고전압 소자의 특성을 열화시키는 원인이 된다.Next, as shown in FIG. 1D, all of the gate oxide film 104 exposed on the side surface of the sidewall 107 is removed to expose the upper portion of the lower drift region 103. At this time, the surface of the drift region 103 is damaged by the process of removing the gate oxide film 104, and in particular, the damage of the drift region 103 adjacent to the gate causes deterioration of characteristics of the high voltage device such as generation of a leakage current. Becomes

그 후에, 도 1e에 도시한 바와 같이, 상기 구조의 상부 전면에 감광막(도시안됨)를 도포한 후, 노광 및 현상하여 상기 게이트와 이격된 위치의 드리프트영역(103)을 노출시키는 감광막(108) 패턴을 형성한다. 계속해서, 상기 감광막(108) 패턴에 의해 노출된 드리프트 영역(103)에 고농도 이온을 주입하여 고농도 소스 및 드레인(109)을 형성한다.Thereafter, as shown in FIG. 1E, a photoresist film (not shown) is applied to the entire upper surface of the structure, and then exposed and developed to expose the drift region 103 at a position spaced apart from the gate. Form a pattern. Subsequently, high concentration ions are implanted into the drift region 103 exposed by the photosensitive film 108 pattern to form a high concentration source and drain 109.

이와 같이, 고전압 소자에서 게이트와 고농도의 소스 및 드레인 사이의 기판영역이 식각공정에 의해 손상되는 경우에, 누설전류가 발생하거나 스냅백(snapback) 특성이 악화되는 등 소자의 특성을 열화시키는 문제가 발생한다.As described above, when a substrate region between a gate and a high concentration of source and drain is damaged by an etching process in a high voltage device, there is a problem of deteriorating device characteristics such as leakage current or deterioration of snapback characteristics. Occurs.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 고전압 소자의 게이트와 고농도 소스 및 드레인 사이의 기판 영역에 손상을 최소화할 수 있는 고전압 소자 제조방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a high voltage device manufacturing method capable of minimizing damage to the substrate region between the gate and the high concentration source and drain of the high voltage device.

상기 목적을 달성하기 위한 본 발명에 의한 고전압 소자 제조방법은, 드리프 트 영역이 형성된 기판의 상부에 게이트산화막, 게이트전극, 텅스텐실리사이드를 순차적으로 증착하는 단계; 상기 텅스텐실리사이드와 게이트전극을 패터닝하여 게이트를 형성하는 단계; 상기 결과물 상에 감광막 패턴을 형성하여, 상기 게이트 전극에서 소정거리 이격된 부분의 게이트 산화막을 노출시키고, 상기 노출된 게이트 산화막을 식각하여 그 하부의 드리프트영역을 노출시키는 단계; 및 상기 노출된 드리프트 영역에 고농도 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계를 포함한다.The high voltage device manufacturing method according to the present invention for achieving the above object comprises the steps of sequentially depositing a gate oxide film, a gate electrode, tungsten silicide on the substrate on which the drift region is formed; Patterning the tungsten silicide and a gate electrode to form a gate; Forming a photoresist pattern on the resultant, exposing a gate oxide film at a portion spaced apart from the gate electrode, and etching the exposed gate oxide film to expose a lower drift region; And implanting high concentration ions into the exposed drift region to form a high concentration source and drain.

또한, 상기 게이트를 형성하는 단계 후에, 상기 게이트의 양측면에 위치하는 게이트 산화막 상부의 일부분을 소정두께만큼 제거하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include removing a portion of the upper portion of the gate oxide layer positioned on both sides of the gate by a predetermined thickness after the forming of the gate.

이하 상기와 같이 구성된 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings a preferred embodiment of the present invention configured as described above.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도이다.2A through 2E are cross-sectional views of processes for explaining a process of manufacturing a high voltage device according to an exemplary embodiment of the present invention.

이를 참조하면, 본 발명의 실시예에 따른 고전압 소자의 제조방법은 기판(200)에 소자분리막(201)과 웰(202)을 형성하고, 이온을 주입하여 드리프트 영역(203)을 형성한 다음, 게이트 산화막(204), 게이트 전극(205) 및 텅스텐실리사이드(206)를 순차적으로 증착하는 단계(도 2a)와, 상기 텅스텐실리사이드(206), 게이트 전극(205)을 순차적으로 패터닝하고, 노출되는 게이트 산화막(204)의 상부일부를 식각하여 게이트를 형성하는 단계(도 2b)와, 상기 게이트의 측면에 측벽(207)을 형성하는 단계(도 2c)와, 상기 게이트와 이격된 위치의 게이트 산화막(204)을 노출시키는 감광막(208) 패턴을 형성하고, 노출된 게이트 산화막(204)을 제거하는 단계(도 2d)와, 상기 게이트 산화막(204)의 식각으로 노출된 드리프트 영역(203)에 고농도 이온을 주입하여 고농도 소스 및 드레인(209)을 형성하는 단계(도 2e)를 포함한다.Referring to this, in the method of manufacturing the high voltage device according to the embodiment of the present invention, the device isolation film 201 and the well 202 are formed on the substrate 200, and ions are implanted to form the drift region 203. Sequentially depositing the gate oxide film 204, the gate electrode 205, and the tungsten silicide 206 (FIG. 2A), and sequentially patterning the tungsten silicide 206 and the gate electrode 205 and exposing the gate. Etching a portion of the upper portion of the oxide film 204 to form a gate (FIG. 2B), forming a sidewall 207 on the side surface of the gate (FIG. 2C), and a gate oxide film spaced apart from the gate ( Forming a photoresist layer 208 pattern exposing 204, removing the exposed gate oxide layer 204 (FIG. 2D), and high concentration ions in the drift region 203 exposed by etching the gate oxide layer 204. High concentration source and drain 209 And a generation step (FIG. 2e) to.

이하, 상기와 같이 구성된 본 발명에 따른 고전압 소자 제조방법을 보다 상세히 설명한다.Hereinafter, a high voltage device manufacturing method according to the present invention configured as described above will be described in more detail.

먼저, 도 2a에 도시한 바와 같이, 기판(200)에 소자분리막(201)을 형성하고, 그 소자분리막(201)에 의해 정의된 소자형성영역에 이온을 주입하여 웰(202)을 형성한다. First, as shown in FIG. 2A, the device isolation film 201 is formed on the substrate 200, and ions are implanted into the device formation region defined by the device isolation film 201 to form the well 202.

이어서, 상기 웰(202)의 일부에 이온을 주입하여 드리프트 영역(203)을 형성한 후, 그 상부 전면에 게이트 산화막(204), 게이트 전극(205) 및 텅스텐실리사이드(206)를 순차적으로 증착한다.Subsequently, a portion of the well 202 is implanted with ions to form a drift region 203, and then a gate oxide film 204, a gate electrode 205, and a tungsten silicide 206 are sequentially deposited on the entire upper surface thereof. .

그 다음, 도 2b에 도시한 바와 같이, 사진식각공정을 통해 상기 텅스텐실리사이드(206), 게이트 전극(205)을 순차적으로 패터닝하여 게이트를 형성한다. 이때, 패터닝된 게이트 전극(205)의 양측면에 위치하는 게이트 산화막(204)의 상부를 소정두께만큼 식각하여 일부를 잔존시킨다.Next, as illustrated in FIG. 2B, the tungsten silicide 206 and the gate electrode 205 are sequentially patterned through a photolithography process to form a gate. At this time, an upper portion of the gate oxide film 204 positioned on both side surfaces of the patterned gate electrode 205 is etched by a predetermined thickness, thereby leaving a part of it.

이와 같이, 게이트 산화막(204)의 일부를 잔존시켜, 상기 게이트의 측면에 인접한 소자형성영역이 식각공정 등에 의해 손상되는 것을 방지할 수 있다.In this manner, a part of the gate oxide film 204 may be left to prevent the device formation region adjacent to the side surface of the gate from being damaged by an etching process or the like.

그 다음, 도 2c에 도시한 바와 같이, 상기 구조의 상부 전면에 절연막(도시안됨)을 증착하고, 상기 절연막을 건식식각하여 상기 게이트 전극(205)과 텅스텐실리사이드(206)의 양측에 측벽(207)을 형성한다.Next, as shown in FIG. 2C, an insulating film (not shown) is deposited on the entire upper surface of the structure, and the insulating film is etched dry to form sidewalls 207 on both sides of the gate electrode 205 and the tungsten silicide 206. ).

그런 다음, 도 2d에 도시한 바와 같이, 상기 구조의 상부 전면에 감광막(도시안됨)를 도포한 후고, 노광 및 현상하여 상기 게이트와 이격된 위치의 게이트산화막(204)을 노출시키는 감광막(208) 패턴을 형성한다.Then, as shown in FIG. 2D, a photoresist film (not shown) is applied to the entire upper surface of the structure, and then exposed and developed to expose the gate oxide film 204 at a position spaced apart from the gate. Form a pattern.

그 다음, 상기 감광막(208) 패턴의 측면에 노출된 게이트 산화막(204)을 식각하여 제거하여, 그 하부의 드리프트 영역(203)을 노출시킨다.Next, the gate oxide film 204 exposed on the side surface of the photoresist layer 208 pattern is etched and removed to expose the lower drift region 203.

그 다음, 도 2e에 도시한 바와 같이 상기 게이트 산화막(204)의 식각으로 노출된 드리프트 영역(203)에 고농도 이온을 주입하여 고농도 소스 및 드레인(209)을 형성한다.Next, as shown in FIG. 2E, high concentration ions are implanted into the drift region 203 exposed by the etching of the gate oxide layer 204 to form a high concentration source and drain 209.

이와 같이, 본 발명에 따르면, 드리프트 영역(203) 상에, 상부가 일부분 식각된 게이트 산화막(204)을 잔존시킨 후, 후속공정을 진행함으로써, 고전압 소자에서 게이트와 고농도의 소스 및 드레인(209) 사이의 기판영역이 식각 공정 등에 의하여 손상되는 것을 방지할 수 있다. 따라서, 누설전류가 발생하거나 스냅백 특성이 악화되는 것을 최소화하여, 소자의 특성을 안정화시킬 수 있는 효과가 있다.As described above, according to the present invention, the gate oxide film 204 partially etched on the drift region 203 is left, and then a subsequent process is performed, whereby the gate and the high concentration source and drain 209 of the high voltage device are processed. It is possible to prevent the substrate region therebetween from being damaged by an etching process or the like. Therefore, the leakage current or the deterioration of the snapback characteristic is minimized, thereby stabilizing the characteristics of the device.

이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의 해 다양한 변경과 수정이 가능하다.The present invention has been shown and described with reference to certain preferred embodiments, but the present invention is not limited to the above-described embodiments and has ordinary skill in the art to which the present invention pertains without departing from the concept of the present invention. Many changes and modifications are possible.

상기한 바와 같이 본 발명 고전압 소자 제조방법은 게이트를 형성하는 과정에서 게이트의 측면일부에 얇은 산화막을 잔존시켜, 그 얇은 산화막 하부의 기판이 후속공정에 의해 손상되는 것을 방지함으로써, 누설전류가 발생하거나 스냅백 특성이 악화되는 것을 최소화하여, 소자의 특성을 안정화시킬 수 있는 효과가 있다.As described above, in the method of manufacturing the high voltage device of the present invention, a thin oxide film remains on a part of the side of the gate during formation of the gate, and the substrate under the thin oxide film is prevented from being damaged by a subsequent process, so that a leakage current is generated or Minimizing the deterioration of the snapback characteristics, there is an effect that can stabilize the characteristics of the device.

Claims (2)

드리프트 영역이 형성된 기판의 상부에 게이트 산화막, 게이트 전극, 텅스텐실리사이드를 순차적으로 증착하는 단계;Sequentially depositing a gate oxide film, a gate electrode, and tungsten silicide on the substrate on which the drift region is formed; 상기 텅스텐실리사이드와 게이트 전극을 패터닝하여 게이트를 형성하는 단계;Patterning the tungsten silicide and a gate electrode to form a gate; 상기 게이트 산화막 및 상기 게이트 상에 감광막 패턴을 형성하여, 상기 게이트 전극에서 소정거리 이격된 부분의 게이트 산화막 일부분을 노출시키는 단계;Forming a photoresist pattern on the gate oxide film and the gate to expose a portion of the gate oxide film spaced apart from the gate electrode by a predetermined distance; 상기 일부분이 노출된 게이트 산화막을 식각하여 그 하부의 드리프트영역을 노출시키는 단계; 및Etching the gate oxide layer in which the portion is exposed to expose a drift region below the gate oxide layer; And 상기 노출된 드리프트 영역에 고농도 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계를 포함하는 고전압 소자 제조방법.Implanting high concentration ions into the exposed drift region to form a high concentration source and drain. 제 1 항에 있어서,The method of claim 1, 상기 게이트 산화막 일부분을 노출시키는 단계는, 상기 게이트 전극의 양측면에 위치하는 게이트 산화막 상부의 일부분을 소정두께만큼 제거하는 것을 특징으로 하는 고전압 소자 제조방법.Exposing a portion of the gate oxide layer, and removing a portion of an upper portion of the gate oxide layer positioned on both sides of the gate electrode by a predetermined thickness.
KR1020050127602A 2005-12-22 2005-12-22 Manufacturing method for high voltage device KR101167192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127602A KR101167192B1 (en) 2005-12-22 2005-12-22 Manufacturing method for high voltage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127602A KR101167192B1 (en) 2005-12-22 2005-12-22 Manufacturing method for high voltage device

Publications (2)

Publication Number Publication Date
KR20070066433A KR20070066433A (en) 2007-06-27
KR101167192B1 true KR101167192B1 (en) 2012-07-24

Family

ID=38365492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127602A KR101167192B1 (en) 2005-12-22 2005-12-22 Manufacturing method for high voltage device

Country Status (1)

Country Link
KR (1) KR101167192B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027611A (en) * 2003-09-16 2005-03-21 삼성전자주식회사 Method of forming high voltage transistor
KR20050065172A (en) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 Method for forming semi-conductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027611A (en) * 2003-09-16 2005-03-21 삼성전자주식회사 Method of forming high voltage transistor
KR20050065172A (en) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 Method for forming semi-conductor device

Also Published As

Publication number Publication date
KR20070066433A (en) 2007-06-27

Similar Documents

Publication Publication Date Title
US7638384B2 (en) Method of fabricating a semiconductor device
KR100192521B1 (en) Method of manufacturing semiconductor device
KR101167192B1 (en) Manufacturing method for high voltage device
KR100215871B1 (en) Method for fabricating semiconductor device
US7517755B2 (en) Method for fabricating semiconductor device
JP2005197713A (en) Method for manufacturing split gate flash memory device
KR100226739B1 (en) Method of manufacturing a semiconductor device
KR100587595B1 (en) Method for fabricating semiconductor device
KR100418923B1 (en) method for fabricating semiconductor device
KR101060716B1 (en) Method for forming semiconductor device
KR100743629B1 (en) Method of manufacturing semiconductor device
KR100943483B1 (en) Method for forming a transistor in a semiconductor device
KR100953489B1 (en) Method of forming self align silicide in semiconductor device
KR100239452B1 (en) Method for manufacturing semiconductor device
KR100677992B1 (en) Method for manufacturing in semiconductor device
KR100232212B1 (en) Method of manufacturing semiconductor device
KR100910222B1 (en) Method of manufacturing semiconductor device applied dual gate oxide
KR20060079607A (en) Method for fabricating semiconductor device
KR19990080191A (en) MOS transistor manufacturing method
KR19980017256A (en) Manufacturing Method of Semiconductor Device
KR20040055160A (en) Method of manufacturing semiconductor device
KR20040048455A (en) Method for manufacturing semiconductor device
KR20020003043A (en) Method for forming contact in semiconductor device
KR20060066216A (en) Method for manufacturing semiconductor device
KR20060076368A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 8