KR101060716B1 - Method for forming semiconductor device - Google Patents

Method for forming semiconductor device Download PDF

Info

Publication number
KR101060716B1
KR101060716B1 KR1020050135267A KR20050135267A KR101060716B1 KR 101060716 B1 KR101060716 B1 KR 101060716B1 KR 1020050135267 A KR1020050135267 A KR 1020050135267A KR 20050135267 A KR20050135267 A KR 20050135267A KR 101060716 B1 KR101060716 B1 KR 101060716B1
Authority
KR
South Korea
Prior art keywords
forming
layer
ion implantation
polysilicon layer
halo ion
Prior art date
Application number
KR1020050135267A
Other languages
Korean (ko)
Other versions
KR20070071622A (en
Inventor
하민호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050135267A priority Critical patent/KR101060716B1/en
Publication of KR20070071622A publication Critical patent/KR20070071622A/en
Application granted granted Critical
Publication of KR101060716B1 publication Critical patent/KR101060716B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, C-할로 이온 주입 공정을 개선한 2층 구조의 폴리실리콘층을 포함하는 게이트를 형성하는데 있어서, 폴리실리콘층 사이에 불필요한 산화막층이 형성되어 반도체 소자의 전기적 특성을 저하시키는 문제를 해결하기 위하여, 제 1 폴리실리콘층 형성 후 산화막층을 미리 형성하고 C-할로 이온 주입 공정을 수행함으로써, C-할로 이온 주입 공정을 안정적으로 수행하면서 제 1 및 제 2 폴리실리콘층 사이에 불필요한 산화막층이 형성되지 않도록 하는 발명에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor device, wherein in forming a gate including a polysilicon layer having a two-layer structure having an improved C-halo ion implantation process, an unnecessary oxide layer is formed between the polysilicon layers to form a semiconductor device. In order to solve the problem of lowering the electrical properties of the first polysilicon layer, after forming the oxide layer in advance and performing the C-halo ion implantation process, the C-halo ion implantation process to stably perform the first and second The present invention relates to an invention in which unnecessary oxide film layers are not formed between two polysilicon layers.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}Method of forming a semiconductor device {METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.1A to 1G are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, C-할로 이온 주입 공정을 개선한 2층 구조의 폴리실리콘층을 포함하는 게이트를 형성하는데 있어서, 폴리실리콘층 사이에 불필요한 산화막층이 형성되어 반도체 소자의 전기적 특성을 저하시키는 문제를 해결하기 위하여, 제 1 폴리실리콘층 형성 후 산화막층을 미리 형성하고 C-할로 이온 주입 공정을 수행함으로써, C-할로 이온 주입 공정을 안정적으로 수행하면서 제 1 및 제 2 폴리실리콘층 사이에 불필요한 산화막층이 형성되지 않도록 하는 발명에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor device, wherein in forming a gate including a polysilicon layer having a two-layer structure having an improved C-halo ion implantation process, an unnecessary oxide layer is formed between the polysilicon layers to form a semiconductor device. In order to solve the problem of lowering the electrical properties of the first polysilicon layer, after forming the oxide layer in advance and performing the C-halo ion implantation process, the C-halo ion implantation process to stably perform the first and second The present invention relates to an invention in which unnecessary oxide film layers are not formed between two polysilicon layers.

종래 기술에 따른 반도체 소자의 제조 방법에 있어서 고집적화된 반도체 소자의 전기적 특성을 향상시키기 위하여 C-할로 이온 주입 공정을 수행한다. C-할로 이온 주입 공정은 먼저 반도체 기판 상에 활성영역(Active ISO)을 형성하고 그 상부에 게이트 패턴을 형성한 다음, 이들 게이트의 전기적 특성을 향상시키기 위하여 비트라인 콘택 영역에 불순물 이온을 주입하는 것이다. 이때, 주로 붕소(Boron) 이온을 주입 한다. 이는 반도체 소자의 문턱 전압(Vt : Threshold Voltage) 값을 높여주는 역할을 하여 게이트의 전기적 특성을 향상시킬 수 있는 공정이다. 그러나 반도체 소자가 고집적화 되면서 게이트 패턴의 종횡비가 증가 되었다. In the method of manufacturing a semiconductor device according to the prior art, a C-halo ion implantation process is performed to improve electrical characteristics of highly integrated semiconductor devices. The C-halo ion implantation process first forms an active region (Active ISO) on a semiconductor substrate, forms a gate pattern thereon, and then implants impurity ions into the bit line contact regions to improve electrical characteristics of the gates. will be. At this time, mainly boron (Boron) ions are injected. This is a process to improve the electrical characteristics of the gate by increasing the threshold voltage (Vt: Threshold Voltage) value of the semiconductor device. However, as semiconductor devices have been highly integrated, the aspect ratio of gate patterns has increased.

이로 인해, 감광막을 이용하여 C-할로 마스크 패턴을 형성하하는데 있어 먼저 반도체 기판에 게이트 사이를 매립하는 감광막을 형성하는데, 좁아진 게이트 사이의 영역에 갭필이 제대로 이루어지지 않아 보이드(Void)가 발생하는 문제가 있다. For this reason, in forming a C-halo mask pattern using a photoresist film, a photoresist film that fills between gates is first formed in a semiconductor substrate, and voids are generated in a region between the narrowed gates due to voids. there is a problem.

또한, C-할로 예정 영역을 노출시키기 위하여 감광막을 노광 및 현상하는데, 노광이 게이트 사이의 바닥 부분까지 충분하게 이루어지지 않아서 감광막 찌꺼기(scume)가 남게 되고, 이러한 찌꺼기 들이 후속의 이온 주입 공정을 방해하여 반도체 기판 내에 C-할로 이온 주입 영역이 정상적으로 형성되지 않는 문제가 발생한다.In addition, the photoresist film is exposed and developed to expose a predetermined area to C-halo, and the exposure is not made sufficiently to the bottom portion between the gates, leaving a photoresist scum, which deters subsequent ion implantation processes. Therefore, a problem arises in that the C-halo ion implantation region is not normally formed in the semiconductor substrate.

상술한 문제는 종횡비가 높은 게이트 형성 공정 후 C-할로 이온 주입 공정을 수행하면서 문제가 되는 것이다. 따라서, C-할로 이온 주입 마스크 패턴의 불량을 방지하기 위하여 C-할로 이온 주입 공정을 게이트 형성 공정 이전에 수행하는 방법을 사용하게 되었는데, 이 방법의 적절한 C-할로 이온 주입 시점은 게이트 폴리실리콘층 형성 후가 된다. 그런데, 게이트 폴리실리콘층에 이온 주입 공정을 수행할 경우 게이트 폴리실리콘층이 손상되므로 이온 주입 공정후 별도의 폴리실리콘층을 더 형성한 후 게이트 형성 공정을 진행하여야 한다.The above-mentioned problem becomes a problem while performing the C-halo ion implantation process after the high aspect ratio gate formation process. Therefore, in order to prevent the defect of the C-halo ion implantation mask pattern, a method of performing the C-halo ion implantation process before the gate formation process is used. After formation. However, when the gate polysilicon layer is damaged when the ion implantation process is performed on the gate polysilicon layer, a gate polysilicon layer may be further formed after the ion implantation process, and then the gate formation process may be performed.

그런데, 이때 먼저 형성된 제 1 폴리실리콘층 및 이온 주입 공정 후 형성되는 제 2 폴리실리콘층 사이에 불필요한 산화막층이 더 형성되어 게이트의 전기적 특성을 저하시키는 문제가 발생하게 된다.However, at this time, an unnecessary oxide layer is further formed between the first polysilicon layer formed first and the second polysilicon layer formed after the ion implantation process, thereby causing a problem of lowering electrical characteristics of the gate.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 제 1 폴리실리콘층 상부에 산화막층을 미리 형성한 후 C-할로 이온 주입 공정을 수행한 후 산화막층을 완전히 제거하는 공정을 수행함으로써, C-할로 이온 주입 공정을 안정적으로 수행할 수 있도록 하고, 후속의 게이트 형성 공정에서도 제 1 및 제 2 폴리실리콘층 사이에 불필요한 산화막층이 형성되어 반도체 소자의 특성을 저하시키는 문제를 방지할 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above problems, by forming the oxide film layer on the first polysilicon layer in advance, and then performing a C-halo ion implantation process and then completely removing the oxide layer, C- A semiconductor device capable of stably carrying out a halo ion implantation process and preventing unnecessary problems of deterioration of characteristics of the semiconductor device by forming an unnecessary oxide layer between the first and second polysilicon layers in a subsequent gate forming process. It is an object of the present invention to provide a method for forming a film.

본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 형성 방법은,The present invention is to achieve the above object, the method of forming a semiconductor device according to the present invention,

활성영역을 정의하는 소자분리막을 포함하는 반도체 기판 상에 제 1 폴리실리콘층을 형성하는 단계와,Forming a first polysilicon layer on a semiconductor substrate including an isolation layer defining an active region;

상기 제 1 폴리실리콘층 상부에 산화막층을 형성하는 단계와,Forming an oxide layer on the first polysilicon layer;

상기 산화막층 상부에 C-할로 이온 주입영역을 노출시키는 마스크 패턴을 형성하는 단계와,Forming a mask pattern exposing the C-halo ion implantation region on the oxide layer;

상기 마스크 패턴을 이용하여 상기 반도체 기판에 C-할로 이온 주입 공정을 수행하는 단계와,Performing a C-halo ion implantation process on the semiconductor substrate using the mask pattern;

상기 마스크 패턴 및 산화막층을 제거하는 단계 및Removing the mask pattern and the oxide layer;

상기 제 1 폴리실리콘층 상부에 제 2 폴리실리콘층을 형성하고, 그 상부에 게이트 금속층 및 하드마스크층을 형성하고 게이트를 형성하는 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.And forming a second polysilicon layer on the first polysilicon layer, forming a gate metal layer and a hard mask layer on the first polysilicon layer, and forming a gate.

이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.1A to 1G are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 1a를 참조하면, 반도체 기판(100) 상에 STI(Shallow Trench Isolation) 공정으로 활성영역(120)을 정의하는 소자분리막(110)을 형성한다. 다음에는, 활성영역(120)의 게이트 예정 영역을 소정 부분 식각하여 리세스 게이트 영역(130)을 형성한다.Referring to FIG. 1A, an isolation layer 110 defining an active region 120 is formed on a semiconductor substrate 100 by a shallow trench isolation (STI) process. Next, a predetermined portion of the gate predetermined region of the active region 120 is etched to form the recess gate region 130.

도 1b를 참조하면, 반도체 기판(100) 전면에 제 1 폴리실리콘층(140)을 형성한다. 이때, 리세스 게이트 영역(130)이 모두 매립되도록 하며 반도체 기판(100) 표면에서부터의 제 1 폴리실리콘층(140) 두께는 300 ~ 700Å으로 형성하는 것이 바람직히다.Referring to FIG. 1B, the first polysilicon layer 140 is formed on the entire surface of the semiconductor substrate 100. In this case, the recess gate regions 130 may be completely buried, and the thickness of the first polysilicon layer 140 from the surface of the semiconductor substrate 100 may be 300 to 700 μs.

도 1c를 참조하면, 제 1 폴리실리콘층(140) 상부에 산화막층(150)을 형성한다. 여기서, 산화막층(150)은 50 ~ 150Å의 두께로 형성하며, 후속의 C-할로 이온 주입 공정에서 제 1 폴리실리콘층(140)을 보호하는 버퍼층의 기능을 수행한다.Referring to FIG. 1C, an oxide layer 150 is formed on the first polysilicon layer 140. Here, the oxide layer 150 is formed to a thickness of 50 ~ 150Å, and serves as a buffer layer to protect the first polysilicon layer 140 in the subsequent C-halo ion implantation process.

도 1d를 참조하면, 산화막층(150) 상부에 C-할로 이온 주입영역을 노출시키 는 마스크 패턴(160)을 형성한다. 여기서, C-할로 이온 주입영역은 비트라인 콘택 예정 영역과 동일하며 마스크 패턴(160)은 감광막을 이용하여 형성한다. 다음에는, 마스크 패턴(160)을 이용하여 반도체 기판(100)에 C-할로 이온 주입 공정을 수행하고, 리세스 게이트 영역(130) 사이에 C-할로 이온 주입 영역(165)을 형성한다. 이때, C-할로 이온 주입 공정은 20 ~ 45KeV의 에너지를 가하여 수행하는 것이 바람직하다.Referring to FIG. 1D, a mask pattern 160 exposing the C-halo ion implantation region is formed on the oxide layer 150. Here, the C-halo ion implantation region is the same as the bit line contact region and the mask pattern 160 is formed using the photoresist film. Next, a C-halo ion implantation process is performed on the semiconductor substrate 100 using the mask pattern 160, and a C-halo ion implantation region 165 is formed between the recess gate regions 130. In this case, the C-halo ion implantation process is preferably performed by applying an energy of 20 ~ 45KeV.

도 1e를 참조하면, 마스크 패턴(미도시) 및 산화막층(150)을 제거한다. 이때, 마스크 패턴(미도시) 제거 후 산화막층(150)은 습식식각 방법을 이용하여 모두 제거하는 것이 바람직하다.Referring to FIG. 1E, the mask pattern (not shown) and the oxide layer 150 are removed. In this case, after removing the mask pattern (not shown), it is preferable to remove all of the oxide layer 150 using a wet etching method.

도 1f를 참조하면, 제 1 폴리실리콘층(140) 상부에 제 2 폴리실리콘층(170)을 형성한다. 이때, 도 2e의 단계에서 산화막층을 모두 제거하였기 때문에 폴리실리콘층 사이에 불필요한 산화막층이 발생하지 않는다.Referring to FIG. 1F, a second polysilicon layer 170 is formed on the first polysilicon layer 140. At this time, since all oxide layers are removed in the step of FIG. 2E, unnecessary oxide layers are not generated between the polysilicon layers.

도 1g를 참조하면, 제 2 폴리실리콘층(170) 상부에 게이트 금속층(180) 및 하드마스크층(190)을 형성하고, 게이트 마스크를 이용한 식각 공정으로 하드마스크층(190), 게이트 금속층(180), 제 2 폴리실리콘층(170) 및 제 1 폴리실리콘층(140)을 순차적으로 식각하여 게이트(200)를 형성한다.Referring to FIG. 1G, the gate metal layer 180 and the hard mask layer 190 are formed on the second polysilicon layer 170, and the hard mask layer 190 and the gate metal layer 180 are formed by an etching process using a gate mask. ), The second polysilicon layer 170 and the first polysilicon layer 140 are sequentially etched to form the gate 200.

상술한 바와 같이, 2층 구조의 폴리실리콘층을 포함하는 게이트를 형성하는데 있어서 산화막층을 미리 형성한 후 C-할로 이온 주입 공정을 수행함으로써, C-할로 이온 주입 공정을 안정적으로 수행할 수 있으며 후속의 게이트 형성 공정에서도 제 1 및 제 2 폴리실리콘층 사이에 불필요한 산화막층이 형성되어 반도체 소자 의 특성을 저하시키는 문제를 방지할 수 있다.As described above, in forming the gate including the polysilicon layer having a two-layer structure, the C-halo ion implantation process can be stably performed by forming the oxide layer in advance and then performing the C-halo ion implantation process. In a subsequent gate forming step, an unnecessary oxide film layer is formed between the first and second polysilicon layers, thereby preventing the problem of deteriorating the characteristics of the semiconductor device.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 제 1 폴리실리콘층 상부에 산화막층을 미리 형성한 후 C-할로 이온 주입 공정을 수행함으로써, 종래의 C-할로 이온 주입 에너지보다 더 적은 이온 주입 에너지 만으로도 C-할로 이온 주입 공정을 안정적으로 수행할 수 있도록 한다. 또한, 제 2 폴리실리콘층 형성 공정 전에 산화막층을 완전히 제거하는 공정을 더 포함함으로써, 제 1 및 제 2 폴리실리콘층 사이에 불필요한 산화막층이 형성되어 반도체 소자의 특성을 저하시키는 문제를 방지하고, 반도체 소자의 전기적 특성을 향상시키고, 반도체 소자의 불량 발생을 감소시키고, 공정 수율을 증가시킬 수 있는 효과를 제공한다.As described above, in the method of forming a semiconductor device according to the present invention, the oxide film layer is formed on the first polysilicon layer in advance, and then the C-halo ion implantation process is performed, thereby providing more energy than the conventional C-halo ion implantation energy. The low ion implantation energy enables the C-halo ion implantation process to be stably performed. In addition, by further including a step of completely removing the oxide film layer before the second polysilicon layer forming step, the unnecessary oxide film layer is formed between the first and second polysilicon layer to prevent the problem of deteriorating the characteristics of the semiconductor device, It provides an effect that can improve the electrical characteristics of the semiconductor device, reduce the occurrence of defects of the semiconductor device, and increase the process yield.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

Claims (7)

활성영역을 정의하는 소자분리막을 포함하는 반도체 기판 상에 제 1 폴리실리콘층을 형성하는 단계;Forming a first polysilicon layer on a semiconductor substrate including an isolation layer defining an active region; 상기 제 1 폴리실리콘층 상부에 산화막층을 형성하는 단계;Forming an oxide layer on the first polysilicon layer; 상기 산화막층 상부에 C-할로 이온 주입영역을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern exposing the C-halo ion implantation region on the oxide layer; 상기 마스크 패턴을 이용하여 상기 반도체 기판에 C-할로 이온 주입 공정을 수행하는 단계;Performing a C-halo ion implantation process on the semiconductor substrate using the mask pattern; 상기 마스크 패턴 및 산화막층을 제거하는 단계; 및Removing the mask pattern and the oxide layer; And 상기 제 1 폴리실리콘층 상부에 제 2 폴리실리콘층을 형성하고, 그 상부에 게이트 금속층 및 하드마스크층을 형성하고 게이트를 형성하는 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Forming a second polysilicon layer on the first polysilicon layer, forming a gate metal layer and a hard mask layer on the first polysilicon layer, and forming a gate; . 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서,The method of claim 1, 상기 제 1 폴리실리콘층을 형성하기 전에 상기 활성영역 내에 리세스 게이트 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And forming a recess gate region in the active region prior to forming the first polysilicon layer. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제 1 항에 있어서,The method of claim 1, 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 1 항에 있어서,The method of claim 1, 상기 산화막층의 두께는 50 ~ 150Å으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The thickness of the oxide film layer is a method of forming a semiconductor device, characterized in that formed in 50 ~ 150Å. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,The method of claim 1, 상기 마스크 패턴을 감광막 패턴으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The mask pattern is formed by a photosensitive film pattern. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 1 항에 있어서,The method of claim 1, 상기 C-할로 이온 주입 공정은 20 ~ 45KeV의 에너지를 가하여 수행하는 것을 특징으로 하는 반도체 소자의 형성 방법.The C-halo ion implantation process is performed by applying an energy of 20 ~ 45 KeV. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,The method of claim 1, 상기 마스크 패턴 제거 후 산화막층은 습식식각 방법을 이용하여 모두 제거하는 것을 특징으로 하는 반도체 소자의 형성 방법.After the mask pattern is removed, the oxide layer is formed by removing all of the oxide device using a wet etching method.
KR1020050135267A 2005-12-30 2005-12-30 Method for forming semiconductor device KR101060716B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135267A KR101060716B1 (en) 2005-12-30 2005-12-30 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135267A KR101060716B1 (en) 2005-12-30 2005-12-30 Method for forming semiconductor device

Publications (2)

Publication Number Publication Date
KR20070071622A KR20070071622A (en) 2007-07-04
KR101060716B1 true KR101060716B1 (en) 2011-08-31

Family

ID=38506732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135267A KR101060716B1 (en) 2005-12-30 2005-12-30 Method for forming semiconductor device

Country Status (1)

Country Link
KR (1) KR101060716B1 (en)

Also Published As

Publication number Publication date
KR20070071622A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101076777B1 (en) Method for manufacturing semiconductor
KR101060716B1 (en) Method for forming semiconductor device
KR100806143B1 (en) Method for manufacturing of semiconductor device
US7517755B2 (en) Method for fabricating semiconductor device
KR101128904B1 (en) Method for Fabricating Transistor of Semiconductor Device
JP4180809B2 (en) Manufacturing method of semiconductor device
KR101051157B1 (en) Transistor Formation Method of Semiconductor Device
KR100764390B1 (en) Method for manufacturing semiconductor device
KR100743629B1 (en) Method of manufacturing semiconductor device
KR101167192B1 (en) Manufacturing method for high voltage device
KR100732296B1 (en) Method for forming semiconductor device
KR100891248B1 (en) Method for forming triple gate oxide film
KR100215871B1 (en) Method for fabricating semiconductor device
KR20060056707A (en) Method for fabricating transistor of semiconductor device
KR100638959B1 (en) Method for forming semiconductor device
KR100677992B1 (en) Method for manufacturing in semiconductor device
KR100418923B1 (en) method for fabricating semiconductor device
KR100910222B1 (en) Method of manufacturing semiconductor device applied dual gate oxide
KR101057698B1 (en) Method of forming silicide film of semiconductor device
KR20060072962A (en) Method of manufacturing semiconductor device
KR100565754B1 (en) Method for forming semi-conductor device
KR20060076683A (en) Method for forming semiconductor device
KR20070025576A (en) Method of fabricating the recessed gate cell using cell-halo implantation
KR20070079811A (en) Method for forming semiconductor device
KR20070002381A (en) Method for fabricating flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee