KR20070001491A - 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 - Google Patents
수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20070001491A KR20070001491A KR1020050057010A KR20050057010A KR20070001491A KR 20070001491 A KR20070001491 A KR 20070001491A KR 1020050057010 A KR1020050057010 A KR 1020050057010A KR 20050057010 A KR20050057010 A KR 20050057010A KR 20070001491 A KR20070001491 A KR 20070001491A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- fin
- pad
- field effect
- effect transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
본 발명은 핀(fin0을 형성하기 위한 식각공정시 발생하는 핀 표면의 거칠기를 개선시킬 수 있는 수직 채널을 갖는 핀 구조 전계 효과 트랜지스터의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 소자 분리막이 형성된 기판을 제공하는 단계와, 상기 소자 분리막을 리세스시켜 액티브 영역이 돌출된 핀(fin)을 형성하는 단계와, 상기 돌출된 핀 표면에 대하여 수소를 이용한 어닐공정을 실시하는 단계와, 상기 돌출된 핀 표면을 따라 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막을 덮도록 게이트 전극을 형성하는 단계를 포함하는 전계 효과 트랜지스터의 제조방법을 제공한다.
Fin-FET, 월 산화막, 라이너 질화막, 패드 질화막, 수소 어닐공정
Description
도 1은 일반적인 핀(fin) 구조를 갖는 전계 효과 트랜지스터를 도시한 사시도.
도 2a 및 도 2b는 종래기술에 따른 전계 효과 트랜지스터의 제조방법을 도시한 공정 단면도.
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 전계 효과 트랜지스터의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 기판
12, 102 : 패드 산화막
14, 104 : 패드 질화막
16, 106 : 월 산화막
18, 108 : 라이너 질화막
20, 110 : 소자 분리막
22, 112 : 핀
116 : 게이트 산화막
118 : 게이트 전극
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 수직 채널을 갖는 핀(fin) 구조 전계 효과 트랜지스터(Field Effect Transistor)의 제조방법에 관한 것이다.
일반적으로 트랜지스터에 널리 적용된 수평채널을 갖는 트랜지스터는 디자인 룰(design rule)이 감소함에 따라 여러가지 문제를 유발시켜 트랜지스터의 축소에 한계가 있다. 축소된 수평채널 트랜지스터의 가장 큰 문제점으로 채널의 길이가 짧아져 발생하는 단채널 효과 및 DIBL(Drain Induced Barrier Lower) 효과 등을 들 수 있다. 통상적인 트랜지스터에서 채널의 길이가 50nm 이하로 축소되면 공정변수에 의해 소자 특성의 산포도가 높아지면서 채널길이가 30nm 이하일 경우 단채널 효과 및 DIBL 효과가 극심해져 트랜지스터가 정상적으로 동작하기 어려운 것으로 알려져 있다.
수평채널 트랜지스터의 문제점을 극복하기 위하여 이중 게이트 트랜지스터(double gate transistor)가 제안되었다. 이중 게이트 트랜지스터는 30nm 이하의 두께를 갖는 채널과, 이 채널을 감싸거나 이 채널의 양측에 게이트가 배치된 구조를 갖는다.
전술한 수평채널 트랜지스터는 게이트 전극이 수평채널의 상부에만 형성됨으로써 채널에는 상하 비대칭적으로 전계가 인가되어 게이트 전극에 의해 트랜지스터의 온/오프(on/off) 동작을 효과적으로 제어하는데 많은 어려움이 있다. 그 결과, 채널 크기가 축소될 수록 단채널효과(short channel effect)의 영향은 그 만큼 커지게 된다. 이에 반해, 수직채널을 갖는 이중 게이트 트랜지스터는 얇은 채널의 양측에 게이트 전극이 형성되기 때문에 채널의 모든 영역은 게이트 전극의 영향을 받게 된다. 따라서, 트랜지스터가 오프일 때 소오스 및 드레인 사이의 전하 흐름을 억제할 수 있기 때문에 전력소모를 감소시킬 수 있고, 트랜지스터의 온/오프 동작을 효과적으로 제어할 수 있다.
수직채널을 갖는 트랜지스터 중 하나가 핀(fin) 구조를 갖는 3-게이트 트랜지스터(이하, 핀 트랜지스터라 함)이다. 핀 트랜지스터는 도 1에 도시된 바와 같이 핀(22)의 양측벽이 모두 채널로 기능하고, 이를 통해 채널 면적을 증가시켜 단채널효과를 개선시키는 한편 높은 채널전류(channel current)를 확보함으로써 소자의 고집적화를 구현하는 동시에 소자의 특성 열화를 방지할 수 있다. 특히, 최근에는 다마신(damascene) 방식을 이용한 제조공정을 통해 제조된 바디 타이드 트랜지스터(body tied transistor)의 경우 게이트 전극 형성을 위한 식각공정이 용이한 기술로서 각광받고 있다. 이러한 구조에서는 트랜지스터의 채널 폭이 되는 핀(22)의 두께는 특성에 지대한 영향을 미치게 된다. 일반적으로, 핀(22)의 폭이 얇아질 수록 서브쓰레스홀드 스윙(subthreshold swing), DIBL 및 GIDL(Gate Induced Drain Leakage) 특성이 향상되어 누설전류 및 단채널효과를 크게 개선시킬 수 있는 것으로 알려져 왔다.
그러나, 핀(22)의 폭이 얇아질 수록 문턱전압이 낮아지게 된다는 것이다. 만약, 핀(22)의 폭을 두껍게 형성하는 경우 소자 분리막(20) 형성공정시 매립 특성 불량 및 채널전류 감소와 같은 문제들이 발생되어 소자의 특성이 저하된다. 따라서 핀(22)의 폭은 얇게 형성하면서, 문턱전압을 높일 수 있는 것은 피할수 없는 과제이다.
이하, 도 2a 및 도 2b를 참조하여 종래기술에 따른 핀 트랜지스터의 제조방법을 설명하기로 한다. 도 2a 및 도 2b는 종래기술에 따른 핀 트랜지스터의 제조방법을 도시한 공정 단면도로서, 동일한 참조번호는 동일한 기능을 수행하는 동일 요소이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(10) 상에 패드 산화막(12)을 형성한다.
이어서, 패드 산화막(12) 상부에 SiN막으로 패드 질화막(14)을 순차적으로 증착한다.
이어서서, STI(Shallow Trench Isolation) 식각공정을 실시하여 패드 질화막(14), 패드 산화막(12) 및 기판(10)을 순차적으로 식각한다. 이로써, 기판(10) 내에 일정 폭, 깊이 그리고 슬로프(slope)를 갖는 트렌치(trench, 미도시)가 형성된다.
이어서, 트렌치의 내부면을 따라 습식 또는 건식 산화공정을 실시하여 월(wall) 산화막(16)을 형성한 후 그 상부에 SiN막으로 라이너 질화막(18)을 증착한다.
이어서, 트렌치가 매립되도록 매립 특성이 우수한 HDP(High Density Plasma) 산화막을 증착한 후 CMP(Chemical Mechanical Polishing) 공정을 실시하여 소자 분리막(20)을 형성한다.
이어서, 소자 분리막(20)을 리세스(recess)시켜 액티브 영역이 돌출되는 핀(fin, 22)을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 인산(H3PO4)을 이용한 식각공정을 실시하여 패드 질화막(14)을 제거한다.
그러나, 도 2b에서 패드 질화막(14)을 제거하기 위한 식각공정시 노출되는 핀(22) 표면(A)이 인산에 의해 손상되어 거칠기(roughness)가 증가되는 문제가 발생된다. 핀(22) 표면(A)의 거칠기 증가는 소자의 속도, 신뢰성 및 수율의 감소 등을 유발시킨다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 핀을 형성하기 위한 식각공정시 발생하는 핀 표면의 거칠기를 개선시킬 수 있는 수직 채널을 갖는 핀 구조 전계 효과 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 소자 분리막이 형성된 기판을 제공하는 단계와, 상기 소자 분리막을 리세스시켜 액티브 영역이 돌출된 핀(fin)을 형성하는 단계와, 상기 돌출된 핀 표면에 대하여 수소를 이용한 어닐공정을 실시하는 단계와, 상기 돌출된 핀 표면을 따라 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막을 덮도록 게이트 전극을 형성하는 단계를 포함하는 전계 효과 트랜지스터의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 핀 트랜지스터의 제조방법을 도시한 공정 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 반도체 기판(100) 상부에 기판(100)의 결정 결함 억제 또는 표면 처리를 위하여 패드 산화막(102)을 형성한다. 이때, 패드 산화막(02)은 건식 또는 습식산화공정으로 750~900℃의 온도범위 내에서 70~100Å의 두께로 형성한다.
이어서, 패드 산화막(102) 상부에 패드 질화막(104)을 증착한다. 이때, 패드 질화막(104)는 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 증착한다.
이어서, STI 식각공정을 실시하여 기판(100) 내부에 트렌치(미도시)를 형성한다. 이때, 트렌치는 소정 각도 범위의 기울기(slope)를 갖도록 형성하되, 바람직하게는 75~85°범위의 각도로 경사지게 형성한다. 한편, STI 식각공정은 마스크 공정과 식각공정으로 이루어지며, 패드 질화막(104) 상부에 감광막을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 패턴을 형성한 후 이 감광막 패턴을 식각 마스크로 이용한 식각공정을 실시하여 기판(100)을 식각하는 과정으로 이루어진다.
이어서, STI 식각공정시 트렌치 내측벽 및 저부면의 손상을 보상하고, 상부 모서리 부위를 라운딩(rounding)처리하며, 액티브 영역의 임계치수(Critical Dimension; CD)을 감소시키기 위하여 월 산화공정을 실시하여 월 산화막(106)을 형 성한다. 이때, 월 산화막(106)은 SiO2막으로 1000~1150℃ 정도의 온도범위 내에서 150~250Å의 두께로 형성한다.
이어서, 트렌치에 의해 형성된 단차를 따라 월 산화막(106) 상부에 라이너 질화막(108)을 형성한다. 이때, 라이너 질화막(108)은 LPCVD 방식을 이용하여 SiN막으로 형성한다.
이어서, 트렌치가 매립되도록 소자 분리막용 절연막을 증착한 후 CMP(Chemical Mechanical Polishing) 공정을 실시하여 소자 분리막(110)을 형성한다. 이때, 소자 분리막(110)은 트렌치 내부에서 공극(void)이 발생되지 않도록 매립 특성이 우수한 HDP(High Density Plasma) 산화막으로 형성하는 것이 바람직하다.
이어서, 소자 분리막(110)을 일정 깊이로 리세스시켜 액티브 영역이 돌출되는 핀(112)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 고온에서 인산(H3P04)을 이용한 습식식각공정을 실시하여 패드 질화막(104, 도3a참조) 및 패드 산화막(102, 도 3a참조)을 제거한다.
이어서, 도 3c에 도시된 바와 같이, 소자 분리막(110)을 리세스시키는 핀 식각공정, 그리고 패드 질화막(104) 및 패드 산화막(102) 제거공정시 손상된 핀(112)의 거칠기를 개선시키기 위하여 어닐공정(114)을 실시한다. 이때, 어닐공정(114)은 수소(H2)를 이용하여 비교적 짧은 시간 동안 실시한다. 예컨대, 어닐공정(114)은 H2/N2 가스를 이용하여 3분 이내, 바람직하게는 30~150초 동안 실시한다. 이때, H2와 N2의 유입량은 각각 5000sccm이하, 바람직하게는 500~4000sccm으로 한다. 여기서, N2는 H2를 희석시켜 핀(112)을 구성하는 실리콘(Si) 원자가 거동하는 것을 방지한다.
이어서, DHF(Diluted HF; 100:1 또는 50:1의 비율로 H202로 희석된 HF) 용액을 이용하여 세정공정을 실시한다. 이는, 어닐공정(114)시 핀(112)에 발생할 수 있는 손상 등을 치유하기 위함이다.
이어서, 도 3d에 도시된 바와 같이, 핀(112)의 표면을 따라 게이트 산화막(116)을 형성한다. 이때, 게이트 산화막(116)은 습식산화공정으로 형성한다. 예컨대, 습식산화공정은 750~800℃ 정도의 온도 범위 내에서 습식산화공정을 진행하고, 900~910℃ 정도의 온도에서 질소(N2) 분위기에서 20~30분 동안 어닐링을 진행하여 형성한다.
이어서, 게이트 산화막(118) 상부에 게이트 전극용 폴리 실리콘막(118)을 증착한다. 이때, 폴리 실리콘막(118)은 SiH4 또는 Si2H6와 PH3 가스를 이용하여 LPCVD 방식으로 형성한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범 위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 게이트 산화막을 형성하기 전에 핀 표면에 대하여 수소를 이용한 어닐공정을 실시하여 핀 표면의 거칠기를 개선시킴으로써 소자의 동작 특성을 개선시킬 수 있다.
Claims (7)
- 소자 분리막이 형성된 기판을 제공하는 단계;상기 소자 분리막을 리세스시켜 액티브 영역이 돌출된 핀(fin)을 형성하는 단계;상기 돌출된 핀 표면에 대하여 수소를 이용한 어닐공정을 실시하는 단계;상기 돌출된 핀 표면을 따라 게이트 산화막을 형성하는 단계; 및상기 게이트 산화막을 덮도록 게이트 전극을 형성하는 단계를 포함하는 전계 효과 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 어닐공정은 N2를 첨가하여 30~150초 동안 실시하는 전계 효과 트랜지스터의 제조방법.
- 제 2 항에 있어서,상기 수소의 유입량은 500~4000sccm으로 하는 전계 효과 트랜지스터의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 N2의 유입량은 상기 수소의 유입량과 동일한 전계 효과 트랜지스터의 제조방법.
- 제 1 항, 제 2 항 및 제 3 항 중 어느 하나의 항에 있어서,상기 어닐공정 후 DHF 용액을 이용한 세정공정을 실시하는 단계를 더 포함하는 전계 효과 트랜지스터의 제조방법.
- 제 1 항, 제 2 항 및 제 3 항 중 어느 하나의 항에 있어서, 상기 소자 분리막 형성공정은,상기 기판 상부에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계;상기 패드 질화막, 상기 패드 산화막 및 상기 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치 내부의 단차를 따라 월 산화막을 형성하는 단계;상기 트렌치 내부에 고립된 상기 소자 분리막을 형성하는 단계; 및상기 패드 질화막과 상기 패드 산화막을 제거하는 단계를 포함하는 전계 효과 트랜지스터의 제조방법.
- 제 6 항에 있어서,상기 월 산화막을 형성한 후 상기 월 산화막 상부에 라이너 질화막을 형성하는 단계를 더 포함하는 전계 효과 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057010A KR100683490B1 (ko) | 2005-06-29 | 2005-06-29 | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057010A KR100683490B1 (ko) | 2005-06-29 | 2005-06-29 | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070001491A true KR20070001491A (ko) | 2007-01-04 |
| KR100683490B1 KR100683490B1 (ko) | 2007-02-15 |
Family
ID=37868876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057010A KR100683490B1 (ko) | 2005-06-29 | 2005-06-29 | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100683490B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945925B1 (ko) * | 2007-12-20 | 2010-03-05 | 주식회사 하이닉스반도체 | 새들 핀 구조의 트랜지스터 형성방법 |
| CN105097515A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法、电子装置 |
| CN112309978A (zh) * | 2019-07-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102148336B1 (ko) | 2013-11-26 | 2020-08-27 | 삼성전자주식회사 | 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치 |
| US11302535B2 (en) | 2018-06-27 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Performing annealing process to improve fin quality of a FinFET semiconductor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930016B2 (ja) * | 1996-07-04 | 1999-08-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100471189B1 (ko) * | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
-
2005
- 2005-06-29 KR KR1020050057010A patent/KR100683490B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945925B1 (ko) * | 2007-12-20 | 2010-03-05 | 주식회사 하이닉스반도체 | 새들 핀 구조의 트랜지스터 형성방법 |
| CN105097515A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法、电子装置 |
| CN112309978A (zh) * | 2019-07-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100683490B1 (ko) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178921B2 (en) | Semiconductor device having reduced standby leakage current and increased driving current and method for manufacturing the same | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| KR100683490B1 (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| KR20070000758A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| KR100487657B1 (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| US20030209760A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
| KR20060130322A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터 및 그 제조방법 | |
| US20070218612A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| US20090039422A1 (en) | Recess gate of semiconductor device and method for forming the same | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050106306A (ko) | 둥근 활성코너를 갖는 핀 전계효과 트랜지스터의 제조방법 | |
| KR20070079949A (ko) | 반도체 소자의 형성 방법 | |
| KR100598174B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100713937B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR101024754B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100960932B1 (ko) | 반도체 소자의 제조방법 | |
| KR100734088B1 (ko) | 트랜지스터의 제조방법 | |
| KR100979241B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100780764B1 (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR100728994B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101169685B1 (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR100734086B1 (ko) | 반도체 소자의 제조방법 | |
| KR100713941B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100713938B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100431087B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |