KR20060127785A

KR20060127785A - 다주파대용 멱급수형 프리디스토터

Info

Publication number: KR20060127785A
Application number: KR1020060050331A
Authority: KR
Inventors: 야스노리 스즈키; 쇼이치 나라하시
Original assignee: 가부시키가이샤 엔.티.티.도코모
Priority date: 2005-06-06
Filing date: 2006-06-05
Publication date: 2006-12-13
Also published as: DE602006000622T2; JP2007020157A; CN100527602C; DE602006000622D1; JP4344367B2; CN1877987A; US7539464B2; KR100749732B1; EP1732208A1; US20060276147A1; EP1732208B1

Abstract

다주파대용 멱급수형 프리디스토터로서, 지연기(5)로 이루어지는 선형 전달 경로(P_L)와, 복수의 주파수대용 왜곡 발생 경로(P_D1, P_D2)가 병렬로 설치되며, 각각의 주파수대용 왜곡 발생 경로(P_D1, P_D2)는, 입력 신호로부터 각각의 주파수대의 신호를 추출하는 가변 대역 신호 추출기(111, 112)와, 그 추출한 신호가 제공되며, 그 신호의 적어도 하나의 홀수차 왜곡 성분을 발생하여 주파수대용 왜곡 발생기 경로(P_L)의 출력으로 하는 왜곡 발생기(131a, 132a)를 포함하고, 주파수대 제어기(6)는 가변 대역 신호 추출기(111, 112)의 주파수대를 제어한다.

멱급수형 프리디스토터, 선형 전달 경로, 왜곡 발생 경로, 분배 수단, 가변 대역 신호 추출기, 왜곡 발생기, 합성 수단, 주파수대 제어기

Description

다주파대용 멱급수형 프리디스토터{POWER SERIES TYPE PREDISTORTER FOR MULTI-FREQUENCY BANDS OPERATION}

도 1은 본 발명의 프리디스토션 회로를 나타낸 도면이다.

도 2는 가변 대역 신호 추출기를 가변 대역 통과 필터로 구성한 경우의 주파수쌍 감쇄 특성의 예를 나타낸 도면이다.

도 3은 가변 주파수대 추출기를 가변 대역 저지 필터로 구성한 경우의 주파수쌍 감쇄 특성의 예를 나타낸 도면이다.

도 4는 가변 대역 저지 필터의 캐스케이드 접속을 도시한 도면이다.

도 5는 4개의 필터에 의한 필터 뱅크 구성의 예를 나타낸 도면이다.

도 6은 필터 뱅크의 주파수 특성을 나타낸 도면이다.

도 7은 필터 뱅크의 주파수 특성을 나타낸 도면이다.

도 8은 본 발명에 따른 프리디스토터의 제2 실시예를 나타낸 도면이다.

도 9는 본 발명에 따른 프리디스토터의 제3 실시예를 나타낸 도면이다.

도 10은 자동 제어를 수행하기 위한 주파수대 제어기의 구성을 나타낸 도면이다.

도 11A는 입력 신호의 스펙트럼의 예를 나타낸 개념적 도면이다.

도 11B는 주파수 스위프를 설명하기 위한 도면이다.

도 11C는 대역 검출기에 의한 검출 출력의 예를 나타낸 도면이다.

도 11D는 스위프 전압과 스위프 주파수의 관계를 나타낸 도면이다.

도 11E는 임계치에 따른 대역 검출을 설명하기 위한 도면이다.

도 12는 디지털 프리디스토터에 대응한 주파수대 제어기의 구성을 나타낸 도면이다.

도 13은 주파수대 제어기의 다른 구성예를 나타낸 도면이다.

도 14A는 이산적 주파수 스위프를 설명하기 위한 도면이다.

도 14B는 파워 검출부의 출력예를 나타낸 도면이다.

본 발명은 복수의 주파수대를 적응적으로 변경하는 고주파 신호를 전력 증폭하는 전력 증폭기에서 발생한 왜곡 성분을 보상하는 다주파대용 멱급수형 프리디스토터에 관한 것이다.

마이크로파대 전력 증폭기의 비선형 왜곡 보상 방법의 하나로서 디지털 신호 처리에 의한 프리디스토션법(이하, 디지털 프리디스토션법)이 있다(예컨대 특허 문헌 1). 디지털 프리디스토션법의 특징은, 디지털 신호 처리로 프리디스토터의 구성을 가능하게 함으로써 복잡한 아날로그 회로를 불필요하게 하고 있다는 점에 있다.

지금까지 디지털 프리디스토터에는, 미리 증폭기의 비선형 특성을 선형화하 는 테이블을 갖는 룩업 테이블에 의한 구성이 알려져 있다(예컨대 비특허 문헌 1 및 특허 문헌 2). 룩업 테이블을 갖는 디지털 프리디스토터는, 왜곡 성분을 설계값 이하로 하도록 증폭기 출력 신호를 궤환하여 룩업 테이블의 설정값을 갱신한다. 이와 같이 하여 디지털 신호 처리로 왜곡 보상을 할 수 있다는 것이 알려져 있다.

멱급수 모델에 기초한 프리디스토터가 있다. 지금까지 아날로그 회로로 실현되고 있으며, 왜곡 개선량은 30dB 이상을 달성하고 있다(비특허 문헌 2). 멱급수 모델은 증폭기의 비선형 특성을 정밀하게 모델화하고 있는 것이 알려져 있다(예컨대 비특허 문헌 3). 멱급수 모델을 이용하는 디지털 프리디스토터에 있어서의 왜곡 보상 방법에서는, 증폭기 출력 신호로부터 멱급수 모델에 의해 각 차수의 계수를 보정하기 위한 신호를 추출할 필요가 있다. 지금까지 특허 문헌 1에서는, 전력 증폭기의 출력 신호로부터 기본파를 제거하여 보정용 신호를 추출하고 있었다. 보다 간이하게 멱급수 모델의 보정용 신호를 추출하는 방법으로서, 2주파수, 등레벨 반송파를 파일럿 신호로서 사용하는 방법이 있다(비특허 문헌 2).

지금까지의 무선 시스템에 있어서, 예컨대 PDC(Personal Digital Cellular), GSM(Global System for Mobile Co㎜unications), IMT-2000(International Mobile Teleco㎜unication 2000) 등의 무선 시스템이 사용되고 있었다. 이에 대하여, 단일 하드웨어로 복수의 무선 시스템에 대응할 수 있도록 무선기의 소프트웨어화를 수행하는 기술이 존재한다. 단일 하드웨어로 복수의 무선 시스템에 대응할 수 있다면, 단일 하드웨어를 이용하는 사람은 무선 시스템이나 그 배경에 있는 코어 네트워크를 전혀 의식하지 않고 무선 시스템에 의해 제공되는 단일 이동 통신 환경을 이용할 수 있다. 그러나, 현실적으로는 복수의 무선 시스템에 대응한 단일 하드웨어는 실현에 이르지 않고 있다.

또한 지역 또는 오퍼레이터마다 무선 시스템에서 제공되는 서비스가 달라지게 되며, 요구되는 무선 시스템도 다양화되고 있다고 생각된다. 따라서, 동 시기 및 동일 장소에 있어서 목적별 최적의 무선 시스템을 각각 혼재시킬 필요가 발생한다고 생각된다.

[특허 문헌 1] 영국 특허 출원 공개 제 2,335,812호 명세서

[특허 문헌 2] 일본 특표 2002-522989호

[비특허 문헌 1] H.Girard, and K.Feher, "A new baseband linearizer for more efficient utilization of earth station amplifiers used for QPSK transmis sion", IEEE J. Select. Areas Co㎜un. SAC-1, No. 1, 1983.

[비특허 문헌 2] T.Nojima, and T.Konno, "Cuber predistortion linearizer for relay equipment in 800MHz band land mobile telephone system", IEEE Trans. Vech. Tech., Vol. VT-34, No. 4, pp. 169-177, 1985. 11.

[비특허 문헌 3] Tri T. Ha, Solid-State Microwave amplifier Design, Chapter 6, Krieger Publishing Company, 1991.

이들 복수의 무선 시스템을 이용하는 방법으로, 멀티 밴드 무선 시스템이 있다. 이 무선 시스템은 전파 환경이나 트래픽 상황에 따라 사용하는 주파수 대역 또는 주파수 대역수를 적응적으로 변경한다. 소정의 전송 품질 또는 전송량을 확 보하기 위해서는 사용되지 않은 주파수 대역을 이용한 멀티 밴드 전송이 유효하다. 멀티 밴드 무선 시스템에 있어서, 사용되는 주파수 대역수는 항상 각각의 무선 시스템에서 보증해야 할 전송 상황에 따라 가변된다. 또한, 동일 대역 내에서도 마찬가지로 변경된다. 이들은, 자사업자가 사용하는 주파수대와 타사업자가 사용하는 주파수대가 혼재되어 있는 경우에, 멀티 밴드 무선 시스템은 간섭 인지 기술, 주파수 공용 기술, 간섭 캔슬 기술, 여간섭 저감 회피 기술, 멀티 밴드 제어 기술 등에 의해 비어 있는 주파수 대역을 사용하는 적응 제어를 수행함으로써 주파수 이용 효율을 높일 수 있다.

그러나, 이러한 멀티 밴드 무선 시스템에 대응한 기지국용 멱급수형 프리디스토터에 있어서, 종래의 멱급수형 프리디스토터의 지연 선로를 공통으로 하여 복수의 주파수대에 대응한 왜곡 발생 수단을 갖는 멱급수형 프리디스토터를 구성하는 방법이 있다. 이러한 복수의 멱급수형 프리디스토터를 단순히 병렬로 구성하는 방법에서는, 각각의 왜곡 발생 수단에 복수의 주파수대의 송신 신호가 입력된다. 각각의 왜곡 발생 수단은 각각의 주파수대에 대하여 왜곡 보상을 수행하도록 입력된 송신 신호의 진폭과 위상을 조정한다.

그러나, 왜곡 발생 수단에 입력되는 송신 신호가 복수의 주파수대에 있어서의 송신 신호인 경우, 각각의 주파수대의 송신 신호에 대하여 최적의 진폭과 위상의 조정을 수행할 수 없다. 예컨대 800MHz대와 1.5GHz대의 송신 신호이면, 왜곡 발생기는 800MHz대에 대하여 최적의 진폭과 위상을 설정할 수 있는데, 700MHz의 주파수차가 있는 1.5GHz대에 대하여 최적의 진폭과 위상을 설정하려면 700MHz의 주파 수차를 추수하는 고속 동작이 가능한 진폭과 위상 설정 수단이 필요하다. 그러나, 이러한 고속의 진폭 및 위상 설정 수단은 없다.

이와 같이 각각의 주파수대에서 동작하는 멱급수형 프리디스토터를 복수 사용하여도 복수의 주파수대에서 동작하는 멱급수형 프리디스토터를 단일 구성할 수가 없었다.

복수의 송신 대역을 갖는 멀티 밴드 무선 시스템에 있어서, 무선 시스템의 서비스 상황, 타 무선 시스템에의 간섭 등에 따라 주파대를 변경하는 것을 생각할 수 있다. 이러한 무선 시스템의 주파수대 등의 변경에 있어서, 왜곡 보상할 주파 대가 고정되어 있는 종래의 멱급수형 프리디스토터는 동작 주파수의 적응적인 변경도 할 수 없었다.

장기간에 걸쳐 사용되는 멱급수형 프리디스토터에 있어 주파수대의 변경은 각 기지국에서 멱급수형 프리디스토터 개수 및 변경을 수행할 필요가 있어, 수 많은 멱급수형 프리디스토터를 재조정하려면 엄청난 노동력과 시간이 필요하게 된다. 이들을 불필요하게 함으로써 경제화를 도모할 수 있는 멱급수형 프리디스토터 구성이 필요하였다.

예컨대, 주파수대(f1과 f2)에서 동시에 왜곡 보상을 가능하게 하는 멱급수형 프리디스토터에 있어서는, 주파수대 f2에서 f3로 변경된 경우, 주파수대(f1과 f3)에서 동시에 왜곡 보상을 수행할 수 없었다. 이는, 종래의 멱급수형 프리디스토터의 동작 대역이 고정되어 있는 것, 나아가 전술한 바와 같이 f1과 f3의 주파수차 때문에 루프 조정을 할 수 없었던 것에 기인한다.

따라서 본 발명은, 복수의 무선 시스템에 대응하는 단일의 멱급수형 프리디스토터에 관한 것이다. 멱급수형 프리디스토터는 멀티 밴드 무선 시스템의 주파수 대역을 제어하는 오퍼레이션 센터 또는 기지국내 제어기에 의해 증폭해야 할 주파수대에의 전환을 수행한다. 또한 본 발명은 왜곡 보상 대역의 동적인 변경이 가능한 송신 증폭기의 구성을 가은하게 하는 다주파대용 멱급수형 프리디스토터를 제공하는 데 있다. 또한 각각의 주파수대마다 멱급수형 프리디스토터를 구성하면, 단일의 멱급수형 프리디스토터로 실현하는 경우에 비하여 장치 규모, 소비 전력이라는 점에서 불리하다. 복수의 주파수대의 프리디스토션 처리를 일괄적으로 할 수 있으면, 장치의 간이화, 저소비 전력화, 소형화를 가능하게 한다.

본 발명에 의하면, 다주파대용 멱급수형 프리디스토터는,

입력 신호를 지연시키는 지연기로 이루어지는 선형 전달 경로와,

N개의 왜곡 발생 경로와, N은 2이상의 정수이고,

입력 신호를 상기 선형 전달 경로와 상기 N개의 왜곡 발생 경로에 분배하는 분배 수단과,

상기 N개의 왜곡 발생 경로의 각각에 삽입되며, 상기 입력 신호로부터 다른 N개의 주파대의 신호를 추출하는 N개의 가변 대역 신호 추출기와,

상기 N개의 왜곡 발생 경로에 각각 삽입되며, 추출된 상기 N개의 주파대의 신호의 미리 결정된 홀수차의 왜곡 성분을 발생하는 N개의 왜곡 발생기와,

상기 선형 전달 경로의 출력과, 상기 N개의 왜곡 발생 경로의 출력을 합성하 여 프리디스토터의 출력으로 하는 합성 수단과,

상기 N개의 가변 대역 신호 추출기의 주파수 대역을 제어하는 주파수대 제어기를 포함하도록 구성된다.

(발명을 실시하기 위한 최량의 형태)

이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다. 각 도면에 있어서 대응하는 부분에 대해서는 동일한 참조 부호를 붙여 중복 설명을 생략한다.

[제1 실시예]

도 1에 본 발명에 따른 다주파대용 ㄷ어도, 중간 주파 수이어도, 무선 주파수이어도 좋다. 이 프리디스토터(100)는 프리디스토션 회로(10)와, 주파수대 제어기(6)와, 왜곡 검출기(17)와, 벡터 조정 제어기(18)를 포함하고, 프리디스토션 회로(10)는 선형 신호 전달 경로(P_L)와, 제1 주파수대용 3차 왜곡 발생 경로(P_D1)와, 제2 주파수대용 3차 왜곡 발생 경로(P_D2)와, 이들 경로의 출력 신호를 합성하는 합성기(16)를 포함한다. 도 1에 도시한 프리디스토터는 2개의 주파수대(중심 주파수(f1과 f2)로 표시하기로 함)에 있어서의 왜곡 보상을 실현하는 것이며, 2개의 주파수대는 이동 무선에 적용하면, f1을 예컨대 800MHz대, f2를 예컨대 1.5GHz대로 할 수 있다.

입력 송신 신호(S_T)의 대역이 베이스 밴드의 경우, 800MHz대와 1.5GHz대에 대응하는 2개의 입력 송신 신호의 중심 주파수는 예컨대 -(1500-800)/2=350MHz, +350MHz로 한다. 그 밖의 예로서는 f1이 1.5GHz대, f2가 2GHz대이어도 좋다. 아 울러, 주파수대의 수는 2개에 한정되지 않으며, 2개 이상의 임의의 수로 적응할 수 있다. 또한 각 주파수대의 왜곡 발생 경로에 3차 왜곡 발생기뿐만 아니라, 5차이후의 홀수차 왜곡 발생기를 추가하여도 좋다. 이하의 설명에서는 편의상, 베이스 밴드의 신호라도 그들의 중심 주파수를 대응하는 2개의 고주파의 송신 신호의 주파수대의 중심 주파수(f1과 f2)로 표시하기로 한다.

송신 신호(S_T)는 선형 신호 전달 경로(P_L)와 2개의 주파수대에 대응한 제1 및 제2 왜곡 발생 경로(P_D1, P_D2)에 분배된다. 제1 왜곡 발생 경로(P_D1)는 제1 주파수대의 가변 대역 신호와 추출기(111)(도면에서는 BPF로 표기)와, 3차 왜곡 발생기(131a)와, 벡터 조정기(141a)의 캐스케이드 접속에 의해 구성되어 있다. 제2 왜곡 발생 경로(P_D2)는 제2 주파수대의 가변 대역 신호 추출기(112)와, 3차 왜곡 발생기(132a)와, 벡터 조정기(142a)의 캐스케이드 접속에 의해 구성되어 있다. 제1 및 제2 왜곡 발생 경로(P_D1, P_D2)의 출력은 가산기(16A)에서 합성되고, 그 합성 결과는 가산기(16B)에서 선형 신호 전달 경로(P_L)의 출력과 합성된다. 가산기(16A와 16B)는 합성기(16)를 구성하고 있다.

프리디스토션 회로(10)를 아날로그 구성으로 하는 경우에는, 선형 신호 전달 경로(P_L)의 지연기는 지연 선로로 구성할 수 있다. 2개의 가변 대역 신호 추출기(111, 112)는 가변 대역 통과 필터로 구성하여도 좋고, 가변 대역 저지 필터로 구성하여도 좋다. 이들 가변 필터는 주파수대 제어기(6)에 의해 중심 주파수와 대역 폭이 제어된다. 주파수대 제어기(6)는 오퍼레이션 센터 등으로부터의 제어 신호(S_C)에 따라 이들 가변 대역 신호 추출기(111, 112)를 제어한다. 혹은, 나중에 상세하게 설명하는 바와 같이, 파선으로 표시한 분배기(4)로부터 분배된 송신 신호(S_T)로부터 각각의 주파수대를 검출하고, 검출 결과에 기초하여 가변 대역 신호 추출기(111, 112)를 자동 제어하여도 좋다.

가변 대역 신호 추출기(111)에서 추출한 중심 주파수(f1)의 대역 신호는 3차 왜곡 발생기(131a)에 공급된다. 3차 왜곡 발생기(131a)는 입력 신호를 예컨대 X로 나타내면, 중심 주파수(f1) 대역의 송신 신호의 3차 왜곡(X³)을 발생한다. 벡터 조정기(141a)는 가변 감쇄기와 가변 위상기의 캐스케이드 회로로 구성되어 있다. 프리디스토터의 출력측에 접속되는 전력 증폭기(특별히 도시하지 않음)에서 발생되고, 왜곡 검출기(17)에서 검출된 3차 왜곡 성분이 3차 왜곡 발생기(131a)에서 발생된 3차 왜곡 성분과 진폭이 일치하고, 위상이 역위상이 되도록 벡터 조정 제어기(141a)가 초기 설정되고, 그 초기 설정 상태를 유지하도록 벡터 조정 제어기(18)에 의해 제어된다.

마찬가지로, 가변 대역 신호 추출기(112)에서 추출한 중심 주파수(f2)의 대역 신호는 3차 왜곡 발생기(132a)에 공급되고, 주파수 대역(f2)의 송신 신호의 3차 왜곡 성분을 발생한다. 이 3차 왜곡 성분도 가변 감쇄기와 가변 위상기의 캐스케이드 접속으로 구성된 벡터 조정기(142a)에 의해 전력 증폭기에서 발생하는 대역(f2)의 3차 왜곡 성분과 등진폭, 역위상이 되도록 벡터 조정기(142a)를 초기 설정 하고, 그 설정 상태를 유지하도록 벡터 조정 제어기(18)에서 제어된다. 이 벡터 조정기(141a, 142a)의 조정은, 프리디스토터(100)가 디지털 구성인 경우에는, 도시하지 않은 전력 증폭기의 출력의 일부를 분기하여 주파수 변환기(26)에서 베이스 밴드 신호로 변환하고, 그 베이스 밴드로 변환된 신호를 아날로그 디지털 변환기(이하, ADC) (27)에서 디지털 신호로 변환하고, 얻어진 디지털 신호로부터 왜곡 검출기(17)에 의해 왜곡 성분을 검출하고, 그 왜곡 성분의 전력이 최소가 되도록 제어한다.

제1 및 제2 왜곡 발생 경로(P_D1, P_D2)에서 발생한 왜곡 성분은 가산기(16A)에서 가산되고, 다시 가산기(16B)에서 선형 신호 전달 경로(P_L)로부터의 지연된 송신 신호와 합성됨으로써, 전치 왜곡 성분이 부가된 송신 신호로서 프리디스토터(100)로부터 출력된다. 프리디스토터(100)의 출력은 필요에 따라 도시하지 않은 주파수 변환기에 의해 송신 주파수대로 변환되고, 전력 증폭기에서 증폭되고, 송신 안테나로부터 전파로서 방사된다. 따라서, 신호 검출기에는 주파수대(f1과 f2)를 추출하는 가변 대역 신호 추출기가 포함되어 있다.

가변 대역 신호 추출기(111, 112)의 특성은 각각 중심 주파수를 f1, f2로 하는 원하는 대역폭을 가지며, 각각 제1 및 제2 주파수대의 신호를 추출한다. 이러한 각 대역 신호 추출기는 예컨대 가변 대역 통과 필터(Band Pass Filter:BPF)로 구성하여도 좋고, 혹은 가변 대역 저지 필터(Band Elimination Filter:BEF)로 구성하여도 좋다. 도 1의 실시예에서는, 전력 증폭기에서 발생하는 3차 왜곡 성분을 보상하는 경우로서 왜곡 발생 경로(P_D1, P_D2)에서 3차 왜곡 성분을 발생하는 경우를 나타내었으나, 일반적으로 전력 증폭기가 발생하는 보상해야 할 홀수차 왜곡 성분과 동일한 홀수차의 왜곡 성분을 발생하도록 구성한다.

도 2에 가변 대역 신호 추출기(111, 112)를 가변 대역 통과 필터로 구성한 경우의 주파수쌍 감쇄 특성을 각각 실선과 파선으로 개념적으로 나타내었다. 중심 주파수가 각각 f1, f2인 주파수대의 대역 외에서 급준하게 감쇄량이 증대하여, 주파수대간 분리가 충분한 특성으로 할 필요가 있다. 그러한 특성은 일반적으로 복수의 대역 통과 필터를 캐스케이드 접속하여 얻을 수 있다.

도 3은 예컨대 가변 주파수대 추출기(111, 112)를 가변 대역 저지 필터로 구성한 경우의 주파수쌍 감쇄 특성을 나타낸다. 단, 이 예는 도 1의 프리디스토터에 중심 주파수가 각각 f3, f4인 제3 및 제4 왜곡 발생 경로가 더 추가되어 있는 경우의 제1 가변 대역 신호 추출기(111)에 요구되는 특성을 개념적으로 나타내고 있다. 이 특성은 도 3으로부터 명백한 바와 같이, 제1 주파수대(FB1) 이외의 주파수대인 제2, 제3 및 제4 주파수대(FB2, FB3, FB4)를 각각 저지하는 3개의 가변 대역 저지 필터(BEF2, BEF3, BEF4)를 도 4에 도시한 바와 같이 캐스케이드 접속함으로써 형성할 수 있다.

각 가변 대역 저지 필터는 그 대역에서 충분한 대역 저지 특성을 가지며, 또한 그 이외의 대역에서 충분히 저손실인 통과 특성을 갖도록 구성한다. 그러한 각 가변 대역 저지 필터는 예컨대 노치 필터로 구성할 수 있다. 노치 필터는 유전체 공진기를 이용하는 필터, 마이크로스트립 선로에 의한 스터브를 이용한 필터 등으로 실현할 수 있다. 도면에 도시하지 않으나, 마찬가지로 제2 가변 대역 신호 추출기(112)의 특성은 다른 제1, 제3 및 제4 주파수대(FB1, FB3, FB4)를 각각 저지하는 3개의 대역 저지 필터의 캐스케이드 접속으로 형성할 수 있다. 도시하지 않은 제3 및 제4 주파수의 가변 대역 신호 추출기에 대해서도 동일하다.

각 가변 주파수대 추출기(111, 112)를 가변 대역 통과 필터로 구성하는 경우에는, 중심 주파수의 대역 주변을 추출하기 쉽고, 또한 중심 주파수로부터의 아이솔레이션을 비교적 취하기 쉽다는 이점이 있다. 그러나, 중심 주파수가 대역 통과 필터의 공진 주파수가 되기 때문에, 신호의 지연이 커진다. 따라서, 그 지연량에 맞추어 도 1에 있어서의 선형 신호 경로(P_L)를 구성하는 지연기의 지연량을 크게 할 필요가 있으며, 그에 따라 프리디스토터의 안정성이 저하한다. 특히, 후술하는 바와 같이 프리디스토터를 아날로그 회로로 구성하는 경우에는, 선형 신호 전달 경로(P_L)의 지연기를 구성하는 지연 선로가 길어져 신호의 감쇄가 커진다. 각 가변 주파수대 추출기(111, 112)를 가변 대역 저지 필터로 구성하는 경우에는, 추출하는 주파수 대역에 있어서 신호는 중심 주파수로부터 충분히 떨어져 있으므로 지연이 작다. 따라서, 선형 신호 경로의 선로 길이는 짧고, 저손실이 되는 이점이 있다. 이것은 프리디스토터의 안정성에 공헌한다. 아울러, 가변 대역 저지 필터의 설계도 용이하다.

이하의 모든 실시예에 있어서도, 각 가변 대역 신호 추출기는 가변 대역 통 과 필터로 구성하여도 좋고, 가변 대역 저지 필터로 구성하여도 좋다.

가변 대역 통과 필터 또는 가변 대역 저지 필터는 그 중심 주파수 및/또는 대역폭을 가변할 수 있다. 중심 주파수의 가변 방법에 대해서는 예컨대 마이크로스트립 선로에서의 필터의 경우에는, 공진기 길이를 다이오드나 MEMS(Micro-Electro Mechanical System) 스위치 등의 스위치에 의해 가변하는 방법이다. 대역 통과 필터의 대역폭의 가변 방법에 대해서는 중심 주파수가 다른 필터 뱅크의 뱅크 전환 수에 의한 방법이 있다.

도 5에 4개의 필터(BPF1∼BPF4)에 의한 필터 뱅크로 가변 대역 신호 추출기(11)를 구성한 예를 나타내었다. 주파수대 제어기(6)는 필터(BPF1∼BPF4)의 전후에 있는 스위치(11A, 11B)의 ON/OFF에 의해 동작시키는 필터의 선택을 제어한다. 도 6에 필터(BPF1)의 주파수 특성을 굵은 실선으로, 다른 필터(BPF2, BPF3, BPF4)의 주파수 특성을 각각 파선으로 나타내었다. 도 7에 필터(BPF1)와 필터(BPF2)를 동시에 선택한 경우의 필터 뱅크의 합성 주파수 특성을 일점 쇄선으로 나타내었다. BPF1과 BPF2는 실선으로 도시한 인접한 주파수 특성을 가지며, 필터 뱅크의 주파수 특성은 BPF1과 BPF2를 합성한 주파수 특성이 된다. BPF1과 BPF2의 대역폭이 같다면, 합성 대역폭의 중심 주파수는 (f1+f2)/2가 된다. 이와 같이 필터 뱅크를 사용함으로써, 통과 대역폭 및 중심 주파수를 가변할 수 있는 가변 필터를 구성할 수 있다. 대역 저지 필터의 대역폭의 가변 방법에 대해서는 마이크로스트립 선로에 의한 공진기를 다이오드 또는 MEMS 스위치 등으로 스위칭하는 방법이 있다.

가변 주파수대 추출기(111, 112)는 주파수대 제어기(6)의 지시에 의해 중심 주파수 또는 통과 대역폭의 어느 한쪽 또는 모두를 가변한다. 주파수대 제어기(6)는 통신망의 오퍼레이션 센터 등의 커맨드에 의한 제어 신호(S_C)에 따라 멱급수형 프리디스토터로 왜곡 보상하는 주파수대의 중심 주파수 또는 대역폭을 가변한다. 이들 제어 주기 또는 제어 속도는 각각의 무선 시스템에 따라 다르나, 멱급수형 프리디스토터의 왜곡 보상과 관련된 초기 인입 동작이 고속이므로, 적어도 그 초기 인입 동작 시간 이상의 제어 주기 또는 제어 속도이면, 제1 실시예에서 이들 가변 대역 신호 추출기(111, 112)의 설정을 변경할 수 있다.

[제2 실시예]

도 8에 본 발명에 따른 프리디스토터의 제2 실시예를 나타내었다. 본 실시예에서는 아날로그 회로에 의해 프리디스토터(100)를 구성하고, 송신기(41과 42)로부터 중심 주파수가 f1과 f2인 중간 주파수대의 송신 신호(S_T1, S_T2)를 입력하는 경우를 나타낸다. 송신 신호(S_T1, S_T2)의 중심 주파수(f1과 f2)는 각각 각 대역의 대역폭보다 충분히 큰 수100MHz 정도 떨어져 있는 것으로 한다. 나아가 본 실시예에서는, 전력 증폭기의 3차 왜곡과 5차 왜곡을 보상하기 위하여, 각 주파수대(f1, f2)의 왜곡 발생 경로(P_D1, P_D2)는 3차 왜곡 성분과 5차 왜곡 성분을 생성하도록 구성되어 있다.

아날로그 프리디스토션 회로(10)의 입력에 있어서의 분배기(8)는 광대역(입력 신호의 대역폭 이상)의 방향성 결합기 또는 전력 분배기로 구성된다. 왜곡 발 생 경로(P_D1)는 주파수대(FB1)의 신호를 추출하는 가변 대역 신호 추출기(111)와, 그 추출 신호를 2분배하는 분배기(121)와, 2분배의 어느 한쪽이 제공되어 송신 신호(S_T1)의 3차 왜곡 성분을 발생하는 3차 왜곡 발생기(131a)와, 2분배의 다른 한쪽이 제공되어 송신 신호(S_T1)의 5차 왜곡 성분을 발생하는 5차 왜곡 발생기(131b)와, 그들 왜곡 발생기(131a, 131b)의 출력의 위상과 진폭을 조정하는 벡터 조정기(141a, 141b)와, 그들 벡터 조정기(141a, 141b)의 출력을 합성하는 합성기(151)를 가지고 있다.

마찬가지로, 왜곡 발생 경로(P_D2)는 주파수대(FB2)의 신호를 추출하는 가변 대역 신호 추출기(112)와, 그 추출 신호를 2분배하는 분배기(122)와, 2분배의 어느 한쪽이 제공되어 주파수대(f2)에 있어서 송신 신호의 3차 왜곡 성분을 발생하는 3차 왜곡 발생기(132a)와, 2분배의 다른 한쪽이 제공되어 주파수대(FB2)에 있어서 송신 신호의 5차 왜곡 성분을 발생하는 5차 왜곡 발생기(132b)와, 그들 각 왜곡 발생기(132a, 132b)의 출력의 3차 왜곡 성분 및 5차 왜곡 성분의 위상과 진폭을 조정하는 벡터 조정기(142a, 142b)와, 그들 벡터 조정기(142a, 142b)의 출력을 합성하는 합성기(152)를 가지고 있다. 합성기(151과 152)의 출력은 제1 출력 합성기(16B)에서 합성되며, 그 합성 결과는 합성기(16A)에서 선형 신호 전달 경로(P_L)의 출력과 합성된다. 이에 따라, 선형 신호 전달 경로(P_L)를 거쳐 전달된 주파수대(FB1, FB2)의 송신 신호에 대하여 각각의 주파수대에서 발생한 3차 왜곡 성분과 5 차 왜곡 성분이 전치 왜곡 성분으로서 부가된다.

이들 벡터 조정기(141a, 141b, 142a, 142b)도 왜곡 발생기에서 발생하는 왜곡 성분이 각 주파수대(FB1 및 FB2)에서 전력 증폭기가 발생하는 3차 왜곡 성분 및 5차 왜곡 성분과 진폭이 일치하고, 위상이 역위상이 되도록 초기 설정하기 위하여 설치된다. 이 초기 설정 상태는 벡터 조정 제어기(18)의 제어 동작에 의해 유지된다.

아날로그 프리디스토션 회로(10)의 출력 신호는, 주파수 변환기(23)의 믹서(23A)에서 국부 발진기(23B)로부터의 캐리어 신호와 혼합되고, 소정의 송신 주파수 대로 주파수 변환되어, 전력 증폭기(24)에 제공된다. 전력 증폭기(24)의 출력은 도시하지 않은 송수신 공용기에 송출됨과 함께, 일부가 분배기(25)에 의해 분배되고, 주파수 변환기(26)에 의해 중간 주파수대로 변환되어, 왜곡 검출기(17)에 제공된다. 왜곡 검출기(17)는 각 송신 신호(S_T1과 S_T2)와 관련된 전력 증폭기(24)에 의해 발생된 3차 및 5차 왜곡 성분을 검출하여 벡터 조정 제어기(18)에 제공한다. 벡터 조정 제어기(18)는 검출된 3차 및 5차 왜곡 성분이 최소가 되도록 벡터 조정기(141a, 141b, 142a, 142b)를 조정한다. 이에 따라, 각 주파수대로 아날로그 프리디스토션 회로(10)에서 추가된 전치 왜곡 성분은 전력 증폭기(24)가 다른 주파수대의 송신 신호를 증폭할 때 각각 발생하는 왜곡 성분을 상쇄한다.

복수의 송신 주파수대의 송신 신호에 의해 전력 증폭기(24) 내에서 발생하는 상호 변조 왜곡 성분은 각각의 주파수 간격으로 발생하는데, 그들 상호 변조 왜곡 성분은 비록 발생하여도 전력 증폭기(24)의 출력의 공용기 또는 대역 통과 필터로 용이하게 제거할 수 있다. 제2 실시예에 있어서의 가변 대역 신호 추출기(111, 112)는 방향성 결합기의 조합으로 실현하여도 좋다.

본 실시예에서는 각 주파수대(FB1, FB2)에 있어서 3차 왜곡 성분과 5차 왜곡성분을 발생하는 경우를 나타내었으나, 발생해야 할 왜곡 성분은 보상 대상의 전력 증폭기의 입출력 특성에도 의존하는 것이므로, 필요에 따라 7차 왜곡 성분도 발생하고, 혹은 전술한 3차와 5차의 세트 이외의 조합의 왜곡 성분을 발생하도록 프리디스토터를 구성한다. 그러한 구성은 도 8로부터 용이하게 발전시킬 수 있다. 아울러, 본 실시예에서는 주파수대 수를 FB1과 FB2의 2개로 하였으나, 주파수대를 더 늘리도록 상기 구성을 용이하게 확장할 수 있다. 이들은 후술하는 다른 실시예에 대해서도 적합하다.

[제3 실시예]

도 9에 본 발명에 따른 프리디스토터의 제3 실시예를 나타내었다. 이 실시예는 도 8의 아날로그 프리디스토터(100)를 디지털 신호 처리에 의해 실현하는 구성이며, 각 신호 계통은 동상 신호(I신호)와 직교 신호(Q신호)의 쌍에 의해 구성되어 있다. 본 실시예에 있어서도, 프리디스토션 회로(10)는 입력 신호를 분배하는 분배기(8)와, 지연기(5)로서의 지연 메모리로 구성한 선형 신호 전달 경로(P_L)와, 주파수대(FB1)의 신호를 추출하는 디지털 신호 처리에 의한 가변 대역 신호 추출기(111)와, 주파수대(FB2)의 신호를 추출하는 디지털 신호 처리에 의한 가변 대역 신 호 추출기(112)와, 주파수대(FB1, FB2)의 각각에 있어서의 3차 및 5차 왜곡 성분을 발생하는 3차 및 5차 왜곡 발생기(131a, 131b, 132a, 132b)와, 벡터 조정기(141a, 141b, 142a, 142b)를 구비하고 있다.

도 8에 있어서의 각 합성기(43, 151, 152, 16A, 16B)는 도 9에 있어서 각각 가산기(30)에 의해 구성되어 있다. 또한 왜곡 검출기(17)에서는 주파수 변환기(26)로부터의 베이스 밴드의 검출된 신호가 아날로그 디지털 변환기(ADC)(27)에 의해 디지털 신호로서 제공되고, 그 디지털 변환된 신호로부터 왜곡 성분을 추출하고, 그것을 직교 검파하여 동상 성분(I신호)과 직교 성분(Q신호)을 출력한다. 이들 왜곡 성분은 벡터 조정 제어기(18)에 제공된다. 벡터 조정 제어기(18)는 검출된 왜곡 성분의 전력이 최소가 되도록 벡터 조정기(141a, 141b, 142a, 142b)를 조정한다.

입력 신호의 중심 주파수(f1과 f2)는 각각의 대역폭보다 충분히 큰 수 100MHz정도 떨어져 있다고 한다. 분배기(8)는 디지털 신호 처리에 의한 가변 대역 통과 필터의 조합으로 구성된다. 가변 대역 신호 추출기(111, 112)는 각각 주파수대(FB1 및 FB2)의 신호만을 추출한다. 가변 대역 신호 추출기(111)에서 추출된 주파수대(FB1)의 신호는 본 예에서는 3차 및 5차의 왜곡 성분을 각각 발생하는 홀수차 왜곡 발생기(131a, 131b)에 제공되어 3차 및 5차 왜곡 성분이 발생된다. 이들 3차 및 5차 왜곡 성분은 가변 위상기와 가변 감쇄기에 의한 벡터 조정기(141a, 141b)에 있어서 전술한 바와 같이 진폭과 위상이 제어기에 의해 조정된다.

마찬가지로, 가변 대역 신호 추출기(112)에 의해 추출된 주파수대(FB2)의 신 호는 3차 및 5차의 왜곡 신호를 각각 발생하는 홀수차 왜곡 발생기(132a, 132b)에 제공되어 3차 및 5차 왜곡 성분이 발생된다. 이들 3차 및 5차 왜곡 성분은 가변 위상기와 가변 감쇄기에 의한 벡터 조정기(142a, 142b)에 있어서 진폭과 위상을 벡터 조정 제어기(18)에 의해 조정한다.

이와 같이 하여 주파수대(FB1 및 FB2)의 왜곡 발생 경로(P_D1 및 P_D2)에 의해 발생된 3차 및 5차 왜곡 성분이 가산기(151, 152)에서 합성되고, 가산기(16)에 있어서 선형 신호 전달 경로(P_L) 출력의 송신 신호에 합성된다. 합성된 신호는 디지털 아날로그 변환기(21I, 21Q)에서 아날로그 신호로 변환된다. 아날로그 신호는 벡터 변조기(22)에서 직교 변조되고, 주파수 변환기(23)의 믹서(23A)에 의해 국부 발진기(23B)로부터의 주파수(f_C)의 캐리어 신호에 의해 소정의 송신 주파수대로 주파수변환되고, 전력 증폭기(24)에서 증폭된다. 이 때, 각 주파수대에 디지털 프리디스토션 회로(10)에서 추가된 3차 및 5차 왜곡 성분은 전력 증폭기(24)가 생성한 왜곡 성분과 상쇄된다. 또한, 복수의 송신 주파수대(FB1, FB2)의 송신 신호에 의해 상호 변조 왜곡 성분이 각각의 주파수 간격으로 발생하는데, 그들의 상호 변조 왜곡 성분은 비록 발생하여도 송신 주파수대 밖으로서, 전력 증폭기 출력의 공용기 또는 대역 통과 필터로 용이하게 제거할 수 있다.

본 실시예에서는 송신 신호의 주파수대의 수를 2로 하였으나, 2 이상의 주파수대수에는 상기 구성을 이용하여 용이하게 확장할 수 있다.

[제4 실시예]

도 10은 도 1, 8의 각 아날로그 프리디스토터의 실시예에 있어서 가변 대역 신호 추출기(111, 112)를 자동 제어하기 위한 주파수대 제어기(6)의 구성예를 나타낸다. 본 실시예의 주파수대 제어기(6)는 대역 검출기(6A)와 대역 설정부(6B)로 구성되며, 대역 검출기(6A)는 믹서(6A1)와, 국부 발진기(6A2)와, 스위프 신호 발생기(6A3)와, 저역 통과 필터(LPF라고 함)(6A4)로 구성되어 있다.

상기 각 실시예의 분배기(4)에 의해 프리디스토터(100)의 입력 송신 신호(S_T)가 주파수대 제어기(6)의 믹서(6A1)에 분배된다. 송신 신호(S_T)는 여기서도 예컨대 도 11A에 도시한 바와 같이 중심 주파수가 f1과 f2인 2개의 주파대(FB1, FB2)의 신호를 포함하는 것으로 한다. 주파대(FB1)의 하한 주파수는 f1L, 상한 주파수는 f1H이며, 주파대(FB2)의 하한 주파수는 f2L, 상한 주파수는 f2H이다. 국부 발진기(6A2)는 예컨대 전압 제어 발진기이며, 스위프 신호 발생기(6A3)로부터의 전압이 톱니 형상으로 변화하는 스위프 신호(V_S)에 의해 주파수가 스위프된 국부 발진 신호(S_L)를 발생한다. 이 주파수 스위프는 예컨대 도 11A에 도시한 2개의 주파대(FB1, FB2)보다 낮은 미리 결정한 스위프 하한 주파수(F_L)에서 이들 2개의 주파대보다 높은 미리 결정한 스위프 상한 주파수(F_H)까지를 연속적으로 반복 스위프한다(도 11B 참조).

믹서(6A1)에서는, 국부 발진기(6A2)로부터의 국부 발진 신호(S_L)와 입력 신호(S_T)를 승산한다. 믹서(6A1)의 출력으로부터 LPF(6A4)에 의해 직류 부근의 성분 을 추출하고, 대역 검출기(6A)의 출력으로서 대역 설정부(6B)에 제공한다. 입력 신호(S_T)의 주파수 성분과 국부 발진 신호(S_L)의 스위프 주파수가 일치하고 있는 구간에서 LPF(8A4)로부터 도 11C에 도시한 바와 같이 직류 성분이 출력된다. 스위프 신호 전압(V_S)과 스위프 주파수의 관계는 도 11D에 도시한 바와 같이 미리 측정되고 있으며, 대역 설정부(6B)는 스위프 신호 전압(V_S)과 LPF(6A4)로부터의 대역 검출 신호를 이용하여 주파대(FB1)의 하한 주파수(f1L)와 상한 주파수(f1H) 및 주파대(FB2)의 하한 주파수(f2L)와 상한 주파수(f2H)를 검출한다. 또한, 각 대역의 중심 주파수를 f1=(f1L+f1H)/2, f2=(f2L+f2H)/2로서 구한다.

구체적으로는, 대역 설정부(6B)는 도 11E에 도시한 바와 같이 주파수의 스위프에 따라 LPF(6A4)로부터 출력되는 직류 성분 전압의 상승 및 하강에서 임계치(V_th)와 일치하는 시점의 스위프 주파수를 순차적으로 f1L, f1H, f2L, f2H로 결정한다. 그러나, 도 11E로부터 이해되는 바와 같이, 임계치에 의해 결정된 f1L, f1H, f2L, f2H로부터 구해지는 주파대(FB1, FB2)의 대역폭은 실제의 대역폭보다 좁아지므로, 예컨대 검출된 f1L, f1H, f2L, f2H에 소정의 계수를 각각 승산함으로써 보다 정확하게 하한 주파수 및 상한 주파수를 결정할 수 있다.

대역 설정부(6B)는 이와 같이 하여 결정한 주파대(FB1)의 중심 주파수(f1),하한 주파수(f1L) 및 상한 주파수(f1H)를 가변 대역 신호 추출기(111)에 설정하고, 주파대(FB2)의 중심 주파수(f2), 하한 주파수(f2L) 및 상한 주파수(f2H)를 가변 대역 신호 추출기(112)에 설정한다. 가변 대역 신호 추출기(111)로서 예컨대 도 5에 도시한 가변 대역 신호 추출기(11)를 사용하는 경우, 결정된 중심 주파수, 하한 주파수, 상한 주파수에 의해 대역 통과 필터(BPF1∼BPF4)로부터 선택하는 대역 통과 필터의 세트를 지정한다.

멱급수형 프리디스토터(100)의 입력 신호(S_T)의 주파수가 동적으로 변경되는 경우, 즉, 전력 증폭기에 입력되는 신호의 주파수가 동적으로 변경되는 경우, 주파수대 제어기(6)는 그 동적으로 변경되는 주파수에 맞추어 가변 대역 신호 추출기를 제어할 필요가 있다. 이 변경할 수 있는 시간은, 국부 발진기(6A2)의 주파수 스위프 시간으로 결정된다. 즉, 주파수 스위프의 1주기의 시간에 의해 결정된다. 도 10의 예에서는, 국부 발진기(6A2)의 주파수 스위프를 고속으로 함으로써 대역 검출기(6A)의 검출 속도를 높일 수 있다.

주파수 스위프할 수 있는 전압 제어 발진기는 일반적인 신호 발생기에 사용되고 있다. 저역 통과 필터(6A4)는 LC 필터나 연산 증폭기를 이용한 액티브 필터로 실현할 수 있다. 대역 설정부(6B)는 직류 전압을 디지탈화하는 아날로그 디지털 변환기와 마이크로프로세서에 의해 실현할 수 있다. 도 10에 도시한 주파수대 제어기(6)는 아날로그 프리디스토터를 전제로 하고 있으나, 디지털 프리디스토터의 경우도 동일한 기능 구성으로 실현할 수 있다.

예컨대, 이동 통신 기지국에 설치되는 송신 장치의 멱급수형 프리디스토터에 도 10의 주파수대 제어기(6)를 사용함으로써, 변복조 장치로부터 주파수대에 관한 정보를 얻을 필요 없이 입력 신호로부터 주파수 대역 정보를 얻을 수 있으므로, 프 리디스토터 단독으로 가변 대역 신호 추출기의 주파수 대역을 설정할 수 있다. 따라서, 제어 계통을 단순하게 할 수 있다. 또한, 변조 장치를 안테나탑 각부(脚部)의 중계 장치 내에 설치하고, 멱급수형 프리디스토터를 포함하는 전력 증폭 장치를 중계 장치로부터 떨어진 안테나 바로 아래의 탑정 장치 내에 설치하는 경우, 이들 변조 장치와 전력 증폭 장치 사이에서 운용 주파수에 관한 정보를 주고받을 필요가 없으므로, 각각의 장치를 독립적으로 조정, 개수 등의 보수가 가능하다.

[제5 실시예]

도 12는 도 9에 도시한 디지털 구성된 프리디스토터의 실시예에 있어서 가변 대역 신호 추출기(111, 112)를 자동 제어하기 위한 주파수대 제어기(6)의 구성을 나타낸다. 본 실시예의 주파수대 제어기(6)에서는 분배기(4)로부터 제공되는 베이스 밴드의 입력 신호(S_T)(I신호와 Q신호)에 포함되는 송신 주파대를 검출한다.

주파수대 제어기(6)는 대역 검출기(6A)와 대역 설정부(6B)로 구성되며, 대역 검출부(6A)는 고속 푸리에 변환기(FFT)로 구성되고, 대역 설정부(6B)는 레벨 판정기(6B1)와, 가산기(6B2, 6B4)와, 1/2 승산기(6B3, 6B5)로 구성되어 있다.

분배기(4)로부터 분배된 입력 신호(S_T)는, FFT에 의해 시간 영역에서 주파수 영역으로 변환됨으로써 입력 신호(S_T)의 주파수 성분이 검출된다. 레벨 판정기(6B1)는 FFT에 의해 검출된 주파수 성분을 도 11E의 경우와 마찬가지로 미리 설정한 임계치(V_th)와 비교하고, 임계치와 일치하는 주파수를 각각 주파대(FB1)의 하한 주파수(f1L), 상한 주파수(f1H), 주파대(FB2)의 하한 주파수(f2L), 상한 주파수 (f2H)로서 검출한다. 가산기(6B2)에 의해 f1L과 f1H의 합이 계산되고, 1/2 승산기(6B3)에 의해 그 합에 1/2이 승산되고, 승산 결과를 주파대(FB1)의 중심 주파수(f1)로 결정한다. 마찬가지로, 가산기(6B4)에 의해 f2L과 f2H의 합이 계산되고, 그 합에 1/2승산기(6B5)에 의해 1/2이 승산되고, 승산 결과가 주파대(FB2)로 결정된다. 이와 같이 하여 결정된 f1, f1L, f1H, f2, f2L, f2H에 의해 가변 대역 신호 추출기(111, 112)의 각 중심 주파수와 대역이 설정된다.

FFT로는 이미 상용화되어 있는 IC를 사용할 수 있다. FFT 대신 DSP(Digital Signal Processor)나 FPGA(Field Progra㎜able Gate Array)를 사용하여 대역 검출기(6A)를 실현하여도 좋다. 레벨 판정기(6B1)는 비교기에 의해 구성할 수 있다. 이와 같이 간단한 회로에 의해 저역 검출기(6A)와 대역 설정부(6B)를 구성할 수 있다. 대역 설정부(6B)에 DSP를 사용하여 수치 연산에 의해 하한 주파수, 상한 주파수 및 중심 주파수를 산출하여도 좋다.

[제6 실시예]

도 13은 도 8의 실시예에 있어서의 주파수대 제어기(6)의 다른 실시예를 나타낸다. 본 실시예에서는, 대역 검출기(6A)는 가변 필터(6A5)와, 주파수 스위프부(6A6)와, 제곱기(6A7I, 6A7Q)와, 적분기(6A8I, 6A8Q)와, 가산기(6A9)로 구성되어 있다. 제곱기(6A7I, 6A7Q)와, 적분기(6A8I, 6A8Q)와, 가산기(6A9)는 파워 검출부(6A10)를 구성하고 있다. 대역 설정부(6B)는 레벨 판정기(6B1)와, 가산기(6B2, 6B4)와, 1/2 승산기(6B3, 6B5)로 구성되어 있다.

분배기(4)로부터의 디지털 입력 송신 신호(S_T)로부터 가변 필터(6A5)에 의해 그 협대역의 주파수 성분이 추출된다. 가변 필터(6A5)의 협통과 대역의 중심 주파수는 주파수 스위프부(6A6)에서 생성되는 주파수 스위프 신호에 의해 도 14A에 도시한 바와 같이 이산적으로 스위프된다. 가변 필터(6A5)의 출력은 I신호와 Q신호이며, 각각 제곱기(6A7I, 6A7Q)에서 절대값의 제곱이 계산된다. 적분기(6A8I, 6A8Q)는 가변 필터(6A5)의 중심 주파수가 고정인 경우는, 그 주파수에서의 시간평균을 산출하고, 가변 필터(6A5)의 중심 주파수가 스위프되는 경우에는, 이동 평균을 산출한다. 어느 것이나 가변 필터(6A5)의 출력의 흔들림을 평균화하기 위하여 수행된다. 적분기(6A8I, 6A8Q)의 출력은 가산기(6A9)에서 가산되고, 도 14B에 도시한 바와 같이 가산 결과는 대역 검출기(6A)의 출력으로서 레벨 판정기(6B1)에 제공된다.

레벨 판정기(6B1)는 주파수 스위프 회로(6A6)로부터의 주파수 스위프 신호가 나타내는 이산적 주파수를 참조하여, 파워 검출부(6A10)의 출력이 도 11E에서 도시한 바와 같이 미리 설정되어 있는 임계치(V_th) 이상이 되는 주파수를 신호 주파대(FB1, FB2)의 하한 주파수와 상한 주파수로서 검출한다. 이 경우, 주파수를 이산적으로 스위프함에 따라, 임계치와의 비교 결과가 반전하는 주파수를 하한 주파수 혹은 상한 주파수로 판정한다.

대역 검출기(6A)의 가변 필터(6A5)는 디지털 필터이며, 통과 대역폭과 중심 주파수는 디지털 필터의 계수에 의해 결정된다. 주파수 스위프부(6A6)의 출력에 따라 가변 필터(6A5)는 미리 계산되어 있는 계수 리스트를 이용하여, 통과 대역폭과 중심 주파수를 설정한다. 그 통과 대역폭은 입력 송신 신호(S_T)의 대역폭에 비교하여 충분히 좁게 설정된다. 예컨대 베이스 밴드의 송신 신호(S_T)의 대역폭이 15MHz이면, 가변 필터(6A5)의 통과 대역폭은 1KHz 정도로 설정된다. 주파수 스위프부(6A6)는 예컨대 1주기분의 이산적 스위프 주파수의 값을 시프트 레지스터에 유지하고, 순환시키면서 출력시키는 구성으로 하여도 좋고, 1주기분의 이산적 주파수의 값을 ROM에 저장해 두고, 일련의 주파수값을 반복하여 읽어내는 구성으로 하여도 좋다. 적분기(6A8I, 6A8Q)는 예컨대 FIR 필터에 의해 구성하여도 좋고, 혹은 제곱기의 출력 데이터를 RAM에 축적하고, 단순 평균을 구하는 구성으로 하여도 좋다.

상기 제4∼6 실시예에서는 디지털 프리디스토터(100)의 입력 신호(S_T)를 분배기(4)에서 주파수대 제어부(6)에 분배하고, 그 입력 신호(S_T)로부터 그에 포함되는 주파수대(FB1, FB2)를 대역을 검출하는 예를 설명하였으나, 예컨대 도 8에 있어서, 전력 증폭기(24)의 출력으로부터 얻어진 왜곡 검출기(17)의 입력 신호를 주파수대 제어부(6)에 분배하여, 분배된 신호로부터 주파수대(FB1, FB2)를 검출하여도 좋음은 명백하다.

본 발명에 따른 다주파대용 멱급수형 프리디스토터는 복수 주파수대의 신호를 송신하는 이동 통신의 기지국 등에 이용할 수 있다.

본 발명에 따른 다주파대 멱급수형 프리디스토터에 의하면, 복수의 대역 신호를 각 대역별로 주파수 분리하고, 각 주파수대 별로 홀수차의 왜곡을 발생시켜, 그 왜곡 성분에 의해 전력 증폭기에서 발생하는 왜곡 성분을 억압하도록 각 주파수대로 조정하고, 송신 신호에 합성하여 전력 증폭기에 입력한다. 이 결과로서 전력 증폭기의 출력측에 있어서의 각 주파수대의 홀수차 왜곡 성분은 제거된다.

즉, 각 주파수대 별로 독립적으로 왜곡 보상량을 조정할 수 있고, 복수의 주파수대의 왜곡 보상량을 일괄적으로 처리할 수 있다. 따라서 본 발명에 의하면, 장치의 간이화, 저소비 전력화, 소형화가 가능해진다.

이와 같이 본 발명의 다주파대용 멱급수형 프리디스토터를 사용한 증폭기 구성은, 무선 시스템의 서비스 상황에 대응한 주파수대를 선형 증폭할 수 있으므로, 주파수대의 변경이나 반송파의 증가에 따른 추가 설비를 불필요하게 할 수 있는 특징이 있다.

본 발명은, 주파수대의 변경을 용이하고 저렴하게 하기 위하여, 멱급수형 프리디스토터에 가변 필터를 이용하고 있다. 가변 필터는 중심 주파수와 주파수 대역폭을 가변할 수 있는 것으로서, 가변 필터의 통과 대역은 그 때 서비스하는 대역으로 제어됨으로써 단일의 멱급수형 프리디스토터로 무선 시스템의 주파수 변경에 대응할 수 있다. 이와 같이 본 발명의 다주파대용 멱급수형 프리디스토터는 오퍼레이션 센터의 주파수 전환 커맨드만으로 동작 대역을 전환할 수 있으므로, 종래의 멱급수형 프리디스토터에서 필요로 하였던 엄청난 노동력을 들여 조정을 수행하는 작업이 불필요해지는 이점이 있다.

Claims

다주파대용 멱급수형 프리디스토터로서,

입력 신호를 지연시키는 지연기로 이루어지는 선형 전달 경로와,

N개(N은 2이상의 정수)의 왜곡 발생 경로와,

입력 신호를 상기 선형 전달 경로와 상기 N개의 왜곡 발생 경로에 분배하는 분배 수단과,

상기 N개의 왜곡 발생 경로의 각각에 삽입되며, 상기 입력 신호로부터 다른 N개의 주파수대의 신호를 추출하는 N개의 가변 대역 신호 추출기와,

상기 N개의 왜곡 발생 경로에 각각 삽입되며, 추출된 상기 N개의 주파수대의 신호의 미리 결정된 홀수차의 왜곡 성분을 발생하는 N개의 왜곡 발생기와,

상기 선형 전달 경로의 출력과, 상기 N개의 왜곡 발생 경로의 출력을 합성하여 프리디스토터의 출력으로 하는 합성 수단과,

상기 N개의 가변 대역 신호 추출기의 주파수대를 제어하는 주파수대 제어기를 포함하는 것을 특징으로 하는 다주파대용 멱급수형 프리디스토터.
제 1 항에 있어서, 상기 N개의 왜곡 발생 경로의 각각에 삽입되며, 상기 N개의 주파수대의 신호의 상기 미리 결정된 홀수차의 왜곡 성분의 위상과 진폭을 조정하는 N개의 벡터 조정기를 더 포함하는 것을 특징으로 하는 프리디스토터.
제 2 항에 있어서, 상기 N개의 왜곡 발생 경로의 각각은, 상기 N개의 주파수대의 신호의 상기 미리 결정된 홀수차와는 다른 적어도 더 한개의 홀수차의 왜곡 성분을 발생하는 적어도 더 한개의 왜곡 발생기와, 각 상기 주파수대의 신호의 상기 더 한개의 홀수차의 왜곡 성분의 위상과 진폭을 조정하는 적어도 더 한개의 벡터 조정기와, 상기 벡터 조정기의 출력과 상기 더 한개의 벡터 조정기의 출력을 합성하여 상기 N개의 왜곡 발생 경로의 각각의 출력으로 하는 적어도 더 한개의 벡터 합성기를 포함하는 것을 특징으로 하는 프리디스토터.
제 1 항에 있어서, 상기 N개의 가변 대역 신호 추출기의 각각은 대역 통과 필터로 구성되는 것을 특징으로 하는 프리디스토터.
제 1 항에 있어서, 상기 N개의 가변 대역 신호 추출기의 각각은 대역 저지 필터로 구성되는 것을 특징으로 하는 멱급수형 프리디스토터.
제 1 항에 있어서, 상기 N개의 가변 대역 신호 추출기의 각각은 그 중심 주파수가 상기 주파수대 제어기에 의해 제어되는 것을 특징으로 하는 프리디스토터.
제 1 항에 있어서, 상기 N개의 가변 대역 신호 추출기의 각각은 그 대역폭이 상기 주파수대 제어기에 의해 제어되는 것을 특징으로 하는 프리디스토터.
제 1 항에 있어서, 상기 주파수대 제어기는, 상기 송신 신호로부터 상기 N개의 주파대의 신호를 검출하는 대역 검출기와, 검출된 상기 N개의 주파수대의 신호에 기초하여 상기 N개의 가변 대역 신호 추출기를 제어하는 대역 설정부를 포함하는 것을 특징으로 하는 프리디스토터.
제 8 항에 있어서, 상기 대역 검출기는,

스위프 신호를 발생하는 스위프 신호 발생기와,

상기 스위프 신호에 따라 주파수 스위프된 국부 발진 신호를 발생하는 국부 발진 신호 발생기와,

상기 국부 발진 신호와 상기 입력 송신 신호를 승산하는 믹서와,

상기 믹서의 출력으로부터 직류 성분을 추출하고, 대역 검출 신호로서 출력하는 저역 통과 필터를 포함하고,

상기 대역 설정부는, 상기 스위프 신호를 참조하여 상기 대역 검출 신호로부터 상기 N개의 주파수대의 각각의 하한 주파수, 상한 주파수 및 중심 주파수를 결정하고, 상기 N개의 가변 대역 신호 추출기에 설정하는 것을 특징으로 하는 프리디스토터.
제 8 항에 있어서, 상기 대역 검출기는, 상기 송신 신호를 주파수 영역 신호로 변환하여 상기 N개의 주파대의 신호를 검출하는 주파수 영역 변환 수단을 포함하고, 상기 대역 설정부는, 검출된 상기 N개의 주파대의 신호의 레벨을 임계치와 비교하여 각 주파대의 하한 주파수와 상한 주파수를 결정하는 레벨 비교기와, 각 상기 주파대의 하한 주파수와 상한 주파수로부터 그 평균을 중심 주파수로서 결정하는 수단을 포함하는 것을 특징으로 하는 프리디스토터.
제 8 항에 있어서, 상기 대역 검출기는,

주파수 스위프 신호를 발생하는 주파수 스위프 신호 발생기와,

상기 주파수 스위프 신호에 의해 중심 주파수가 스위프되고, 상기 송신 신호로부터 각 스위프 주파수에서의 주파수 성분을 추출하는 가변 필터와,

상기 주파수 성분의 파워를 검출하는 파워 검출부를 포함하고,

상기 대역 설정부는,

검출된 상기 주파수 성분의 파워를 임계치와 비교하여 각 주파수대의 하한 주파수와 상한 주파수를 결정하는 레벨 비교기와,

각 상기 주파수대의 하한 주파수와 상한 주파수로부터 그 평균을 중심 주파수로서 결정하는 수단을 포함하는 것을 특징으로 하는 프리디스토터.