KR20060123287A - 화합물 반도체 에피택셜 기판의 제조 방법 - Google Patents

화합물 반도체 에피택셜 기판의 제조 방법 Download PDF

Info

Publication number
KR20060123287A
KR20060123287A KR1020067011373A KR20067011373A KR20060123287A KR 20060123287 A KR20060123287 A KR 20060123287A KR 1020067011373 A KR1020067011373 A KR 1020067011373A KR 20067011373 A KR20067011373 A KR 20067011373A KR 20060123287 A KR20060123287 A KR 20060123287A
Authority
KR
South Korea
Prior art keywords
substrate
compound semiconductor
epitaxial substrate
inp
layer
Prior art date
Application number
KR1020067011373A
Other languages
English (en)
Inventor
도모유키 다카다
겐지 고히로
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20060123287A publication Critical patent/KR20060123287A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 오목형 결함이 적은 화합물 반도체 에피택셜 기판의 제조 방법을 제공한다. 화합물 반도체 에피택셜 기판의 제조 방법은 InP 단결정 기판 위, 또는 InP 단결정 기판과 격자 정합하는 층 위에 에피택셜 성장에 의해, V/III비: 10 ∼ 100, 성장 온도: 630℃ ∼ 700℃, 성장 속도: 0.6 μm/h ∼ 2 μm/h의 조건하에, InGaAs층을 형성하는 공정을 포함한다.

Description

화합물 반도체 에피택셜 기판의 제조 방법{METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR EPITAXIAL SUBSTRATE}
본 발명은, 화합물 반도체 에피택셜 기판의 제조 방법에 관한 것이다. 상세하게 본 발명은, 오목형 결함이 적은 화합물 반도체 에피택셜 기판의 제조 방법에 관한 것이다.
종래의 기상 에피택셜 성장법, 특히 유기 금속 열분해법(MOCVD법)에 의해 단결정 기판상에 에피택셜층을 성장시키는 경우, 에피택셜층 표면에 볼록형 결함 또는 오목형 결함이 생기는 경우가 있었다.
볼록형 결함은 눈물형상 결함, 힐록이라고 칭해지는 것이고, 결함의 직경은 약 10 μm ∼ 약 30 μm이며, 높이는 수십 nm 이다. 볼록형 결함은 디바이스 제작이 불가능한 것이 아니지만, 경우에 따라서 볼록형 결함은 제작 공정에서 사용되는 포토마스크를 손상시키거나, 패턴에 어긋남을 발생시키는 경우가 있었다. 볼록 결함의 발생을 억제하기 위해 단결정 기판의 오프 각을 제어하는 방법(예컨대, 일본 특허 공개 평2-239188호 공보, 일본 특허 공개 평8-78348호 공보)이 제안되어 있다.
한편, 오목형 결함은 결함의 직경이 수 μm이며, 깊이가 단결정 기판과 에피 택셜층의 계면 근방에 도달하는 것이다. 오목형 결함이 있는 화합물 반도체 에피택셜 기판으로부터 디바이스를 제작한 경우, 디바이스의 수율이 저하한다.
또한, 상기한 볼록형 결함의 발생을 억제하는 방법으로는 오목형 결함을 저감하는 것은 곤란했었다.
본 발명의 목적은, 오목형 결함이 적은 화합물 반도체 에피택셜 기판의 제조 방법을 제공하는 것에 있다.
본 발명자들은 오목형 결함의 발생을 억제하는 것에 관해서 예의 검토를 거듭한 결과, 본 발명을 완성하였다.
즉 본 발명은, InP 단결정 기판에 또는 InP 단결정 기판과 격자 정합하는 에피택셜층에, V/III비: 10 ∼ 100, 성장 온도: 630℃ ∼ 700℃, 성장 속도: 0.6 μm/h ∼ 2 μm/h의 조건하에, 에피택셜 성장에 의해 InGaAs층을 형성하는 공정을 포함하는 화합물 반도체 에피택셜 기판의 제조 방법을 제공한다.
또한 본 발명은, InP 단결정 기판에 또는 InP 단결정 기판과 격자 정합하는 에피택셜층에, V/III비: 10 ∼ 100, 성장 온도: 630℃ ∼ 700℃, 성장 속도: 0.6 μm/h ∼ 2 μm/h의 조건하에, 에피택셜 성장에 의해, InGaAs층을 형성하는 공정을 포함하는 화합물 반도체 에피택셜 기판의 오목형 결함 생성 억제 방법을 제공한다.
또한 본 발명은, 상기 방법에 의해 얻어지는 화합물 반도체 에피택셜 기판을 제공하는 것이다.
도 1은 본 발명의 제조 방법에 의해 얻어지는 화합물 반도체 에피택셜 기판의 단면도를 도시한다.
도 2는 실시예1에 의해 얻어지는 화합물 반도체 에피택셜 기판의 단면도를 도시한다.
도 3은 실시예 1에 의해 얻어지는 화합물 반도체 에피택셜 기판 표면의 사진이다.
도 4는 실시예 1에 의해 얻어지는 화합물 반도체 에피택셜 기판의 InGaAs층의 In 조성 분포를 도시한다.
도 5는 실시예 2에 의해 얻어지는 화합물 반도체 에피택셜 기판의 InGaAs층의 In 조성 분포를 도시한다.
도 6은 비교예 2에 의해 얻어지는 화합물 반도체 에피택셜 기판 표면의 사진이다.
도 7은 InGaAs층의 성장 온도와, 얻은 화합물 반도체 에피택셜 기판의 표면 결함 밀도의 관계를 도시한다.
도 8은 InGaAs층의 성장 속도와, 얻은 화합물 반도체 에피택셜 기판의 표면 결함 밀도의 관계를 도시한다.
도 9는 InGaAs층의 성장시의 V/III비와, 얻은 화합물 반도체 에피택셜 기판의 표면 결함 밀도의 관계를 도시한다.
화합물 반도체 에피택셜 기판의 제조 방법
본 발명의 화합물 반도체 에피택셜 기판의 제조 방법을 도 1에 의해 설명한다. 도 1은 상기 제조 방법에 의해 얻어지는 화합물 반도체 에피택셜 기판(이하, 「에피택셜 기판」으로 생략하는 경우가 있다.)(1)을 도시하고, 에피택셜 기판(1)은 InP 기판(2), 임의의 InP층(3), InGaAs층(4) 및 임의의 InP층(5)을 이 순서로 포함한다.
InP 기판(2)은, 예컨대 오프 각[면방위 (100)로부터 어긋남)이 약 5° 이하, 바람직하게는 0.5° 이하의 단결정 기판이다. InP 기판(2)은 에피택셜층의 불순물 취입량을 제어하는 것, 또한 반도체 레이저 용도의 관점에서 오프 각이 약 0°인 기판(저스트 기판)이 바람직하다. 또한, 기판의 면방위 정밀도는 ± 0.05° 이내인 것이 바람직하다.
InP 기판(2) 위에 InP 기판(2)과 격자 정합하는 층[예컨대, 도 1 중의 InP층(3)]을 형성하는 것이 바람직하다. InP 기판(2)과 격자 정합하는 에피택셜층으로서는, 예컨대 InP, InGaAs, InAlAs, InGaAsP, GaAsSb를 들 수 있다. InP 기판(2)과 격자 정합하는 층은 MOCVD, 분자선 에피택시(Molecular Beam Epitaxy)(이하, MBE라고 함)와 같은 기상 성장법에 의해 형성하면 좋다. InP 기판(2)의 기상 성장은 공지의 조건으로 행하면 좋다.
InGaAs층(4)은 InP 기판(2) 위 또는 InP 기판(2) 위에 형성되고, InP 기판(2)과 격자 정합하는 임의의 에피택셜층 위에 형성된다. InGaAs층(4)은, 예컨대 MOCVD, MBE와 같은 기상 성장법에 의해 형성하면 좋고, 바람직하게는 MOCVD에 의해 형성된다.
InGaAs층(4)의 기상 성장에서의 V/III비는 10 이상, 바람직하게는 50 이상이며, 또한 100 이하, 바람직하게는 70 이하이다. V/III비가 상기 범위 내이면 오목형 결함이 적은 에피택셜 기판을 얻을 수 있다. V/III비가 10 미만이 되면 에피택셜층에 V족 공극이 발생하거나, III족 원소가 V족 사이트를 차지하는 안티 사이트 결함이 발생한다. V족 공극의 발생은 V족 원소가 부족한 것이 영향을 미친다고 추찰된다. V/III비는 III ∼ V족 에피택셜 기판 제작에서의 V족 원료와 III족 원료의 공급량의 비이다. 예컨대, 기상 성장법으로는 원료인 유기 금속은 봄베나 버블러로부터 기체의 상태로 공급된다.
봄베를 사용하는 경우, 원료 가스의 공급량은 공급 라인에 설치된 매스 플로우 컨트롤러와 같은 유량 제어 장치에 의해 제어하면 좋다. 이 때의 원료 가스의 공급량은 (봄베 내의 원료 가스 농도)×(원료 가스 유량)으로 나타낸다.
버블러를 사용하는 경우, 원료 가스의 공급량은 버블러에 캐리어 가스를 공급하기 위한 공급 라인에 설치된 매스 플로우 컨트롤러와 같은 유량 제어 장치에 의해 제어하면 좋다. 이 때의 원료 가스의 공급량은 (캐리어 가스 유량)×(버블러 내 원료 증기압)/(버블러 내압)으로 나타낸다.
V족 원료는, 예컨대 수소화비소(AsH3 등)가 있다. III족 원료는, 예컨대 트리메틸인듐(TMIn)과 같은 인듐 화합물; 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa)과 같은 갈륨 화합물 등이다. 갈륨화합물은 바람직하게는 TMGa이다. TMGa를 이용함으로써, 인듐(In)의 면 내 분포가 균일한 에피택셜층을 갖는 에피택셜 기판을 얻을 수 있다.
InGaAs층(4)의 기상 성장의 온도는 630℃ 이상, 바람직하게는 640℃ 이상, 보다 바람직하게는 650℃ 이상이며, 또한 700℃ 이하, 바람직하게는 680℃ 이하, 보다 바람직하게는 670℃ 이하이다. 온도가 상기 범위이면 오목형 결함이 적은 에피택셜 기판을 얻을 수 있다.
InGaAs층(4)의 기상 성장의 성장 속도는 0.6 μm/h 이상, 보다 바람직하게는 0.8 μm/h 이상이며, 또한 2 μm/h 이하, 바람직하게는 1.2 μm/h 이하이다. 성장 속도는 원료 가스의 공급량을 변경함으로써 조정하면 좋다.
본 발명의 화합물 반도체 에피택셜 기판의 제조 방법으로는 InGaAs층(4) 위에 층을 더 형성하더라도 좋고, 예컨대, InP층(5)을 형성하더라도 좋다. InP층(5)은 예컨대 MOCVD, MBE와 같은 기상 성장법에 의해 형성하면 좋다.
화합물 반도체 에피택셜 기판의 오목형 결함의 생성 제어 방법
본 발명의 화합물 반도체 에피택셜 기판의 오목형 결함의 생성 억제 방법은 단결정 InP 기판 위에 InGaAs층을 MOCVD, MBE와 같은 기상 성장법에 의해 상기 (V/III비, 온도, 성장 속도, In 원료, Ga 원료, As 원료)와 동일한 조건으로 형성함으로써 오목형 결함의 생성을 억제한다. 단결정 InP 기판에는 오프 각이 약 5° 이하, 바람직하게는 0.5° 이하의 단결정 기판 등을 이용하면 좋다.
화합물 반도체 에피택셜 기판
본 발명의 화합물 반도체 에피택셜 기판은 도 1에 도시하는 바와 같이, 예컨대 InP 기판(2), 임의의 InP층(3), InGaAs층(4), 임의의 InP층(5)을 이 순서로 포 함한다.
InP 기판(2)은, 예컨대 두께가 약 250 μm 이상, 약 700 μm 이하이다. InP층(3)을 포함하는 에피택셜 기판의 경우, InP층(3)의 두께는 예컨대 약 0 μm 이상, 약 3 μm 이하이다. InGaAs층(4)은, 예컨대 두께가 약 0.1 μm 이상, 약 6 μm 이하, In 조성(In 함유율)이 약 0.51 이상, 바람직하게는 약 0.52 이상이며, 또한 약 0.53 이하이다. 또한 InP층(5)을 포함하는 에피택셜 기판의 경우, InP층(5)의 두께는, 예컨대 약 0 μm 이상, 약 2 μm 이하이다.
화합물 반도체 에피택셜 기판은, 예컨대 상기한 화합물 반도체 에피택셜 기판의 제조 방법에 의해 얻어진다.
실시예
이하, 본 발명을 실시예에 의해 상세하게 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것이 아니다.
실시예 1
도 2에 도시하는 층 구조의 p-i-n 다이오드 제조용 화합물 반도체 에피택셜 기판(1')을 하기로써 제조하였다.
MOCVD 박막 제작 장치 내에, 면방위 (100)의 저스트 기판이고, 면방위 정밀도가 ± 0.05° 이내이면서, 직경이 약 8 cm인 InP 기판(2')을 두었다.
장치 내를 660℃로 승온시키고, PH3 가스를 도입하여 InP 기판(2')을 표면 처리한 후, 원료로서 TMIn을 이용하여 InP 기판(2) 위에 두께 1 μm의 InP층(3')을 형성하였다. PH3 가스를 대체하여 AsH3 가스를 도입하고, 원료: TMIn 및 TEGa, V/III비: 70, 성장 온도: 660℃, 성장 속도: 1 μm/h의 조건으로, 두께 3 μm의 InGaAs층(4')을 형성하였다. 다음에, AsH3 가스를 대체하여 PH3 가스를 도입하고 두께 1 μm의 InP층(5')을 형성하였다.
얻은 에피택셜 기판[InP층(5')의] 표면은 양호하며, 오목형 결함은 관찰되지 않았다. 표면의 사진을 도 3에 도시한다. 표면 관찰은 미분 간섭 현미경을 이용하여 행하였다. 얻은 에피택셜 기판의 InGaAs층(4)의 In 조성 분포를 도 4에 도시하였다. 도 4 중, 종축은 In 조성[함유율(%)]이다. In 조성 분포는 고분해능 X선 장치에 의해 구하였다.
실시예 2
InGaAs층(4)의 형성에 사용한 Ga 원료를 TEGa로부터 TMGa로 변경한 것 이외에, 실시예 1과 동일한 조작을 행하여 에피택셜 기판을 얻었다.
얻은 에피택셜 기판의 표면은 양호하고, 오목형 결함은 관찰되지 않았다. 얻은 에피택셜 기판의 InGaAs층(4)의 In 조성 분포를 도 5에 도시한다.
실시예 3
InGaAs층(4)의 형성 조건을 V/III비: 20, 성장 온도: 690℃, 성장 속도: 2 μm/h로 변경한 것 이외에, 실시예 2와 동일한 조작을 행하여 에피택셜 기판을 얻었다. 얻은 에피택셜 기판의 표면은 양호하고, 오목형 결함은 관찰되지 않았다.
비교예 1
InGaAs층(4)의 형성 조건을 V/III비: 70, 성장 온도: 620℃, 성장 속도: 1 μm/h로 변경한 것 이외에, 실시예 1과 동일한 조작을 행하여 에피택셜 기판을 얻었다. 얻은 에피택셜 기판의 표면은 불량하며, 많은 오목형 결함이 관찰되었다.
비교예 2
InGaAs층(4)의 형성 조건을 V/III비: 70, 성장 온도: 660℃, 성장 속도: 3 μm/h로 변경한 것 이외에, 실시예 1과 동일한 조작을 행하여 에피택셜 기판을 얻었다. 얻은 에피택셜 기판의 표면은 불량하며, 많은 오목형 결함이 관찰되었다. 표면의 사진을 도 6에 도시한다.
비교예 3
InGaAs층(4)의 형성 조건을 V/III비: 120, 성장 온도: 660℃, 성장 속도: 1 μm/h로 변경한 것 이외에, 실시예 2와 동일한 조작을 행하여 에피택셜 기판을 얻었다. 얻은 에피택셜 기판의 표면은 불량하며, 많은 오목형 결함이 관찰되었다.
시험예 1
MOCVD 박막 제작 장치 내에, 면방위 (100)의 저스트 기판이며, 면방위 정밀도가 ± 0.05° 이내이고, 또한 직경이 약 8 cm인 InP 기판(2')을 두었다.
장치 내를 660℃로 승온시키고, PH3 가스를 도입하여 InP 기판(2')을 표면 처리한 후, 원료로서 TMIn을 이용하여 InP 기판(2') 위에 두께 1 μm의 InP층(3)을 형성하였다. PH3 가스를 대체하여 AsH3 가스를 도입하고, 원료: TMIn 및 TEGa, V/III비: 63.4, 성장 온도: 600 ∼ 700℃, 성장 속도: 1 μm/h의 조건으로, 두께 3 μm, In 조성 0.53의 InGaAs층(4')을 형성하였다. 다음에, AsH3 가스를 대체하여 PH3 가스를 도입하고, 두께 1 μm의 InP층(5')을 형성하였다. 성장 온도를 상기 범위 내에서 변경하여 각각, 에피택셜 기판(1')을 얻었다.
얻은 에피택셜 기판[InP층(5')의] 표면의 오목형 결함 밀도를 도 2에 도시한다. 오목형 결함 밀도는 표면 결함 측정 장치(Surfscan 6220)에 의해 측정하였다.
시험예 2
InGaAs층(4)의 형성 조건을 V/III비: 63.4, 성장 온도: 650℃, 성장 속도: 0.5 ∼ 3 μm/h로 변경한 것 이외에, 시험예 1과 동일한 조작을 행하였다. 성장 속도를 상기 범위 내에서 변경하여 각각, 에피택셜 기판을 얻었다. 얻은 에피택셜 기판 표면의 오목형 결함 밀도를 도 3에 도시한다.
시험예 3
InGaAs층(4)의 형성 조건을 V/III비: 30 ∼ 112, 성장 온도: 650℃, 성장 속도: 1 μm/h로 변경한 것 이외에, 시험예 1과 동일한 조작을 행하였다. V/III비를 상기 범위 내에서 변경하여 각각, 에피택셜 기판을 얻었다. 얻은 에피택셜 기판 표면의 오목형 결함 밀도를 도 4에 도시한다.
본 발명의 화합물 반도체 에피택셜 기판의 제조 방법에 의하면, 오목형 결함이 적은 화합물 반도체 에피택셜 기판을 얻을 수 있다.
또한, 본 발명의 방법에 의하면, 화합물 반도체 에피택셜 기판의 오목형 결 함 생성을 억제할 수 있다.

Claims (8)

  1. InP 단결정 기판 위, 또는 InP 단결정 기판과 격자 정합하는 층 위에 에피택셜 성장에 의해, V/III비: 10 ∼ 100, 성장 온도: 630℃ ∼ 700℃, 성장 속도: 0.6 μm/h ∼ 2 μm/h의 조건하에, InGaAs층을 형성하는 공정을 포함하는 화합물 반도체 에피택셜 기판의 제조 방법.
  2. 제1항에 있어서, InP 단결정 기판은, 면방위 (100) 방향이고, 면방위 정밀도 ± 0.05° 이내인 것인 방법.
  3. 제1항 또는 제2항에 있어서, 에피택셜 성장은 MOCVD에 의해 행해지는 것인 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 에피택셜 성장에 이용하는 갈륨 원료는 트리메틸갈륨, 트리에틸갈륨인 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 에피택셜 성장에 이용하는 인듐 원료는 트리메틸인듐인 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 에피택셜 성장에 이용하는 비소 원료는 수소화비소인 방법.
  7. InP 단결정 기판 위, 또는 InP 단결정 기판과 격자 정합하는 층 위에 에피택셜 성장에 의해, V/III비: 10 ∼ 100, 성장 온도: 630℃ ∼ 700℃, 성장 속도: 0.6 μm/h ∼ 2 μm/h의 조건하에, InGaAs층을 형성하는 공정을 포함하는 화합물 반도체 에피택셜 기판의 오목형 결함 생성 억제 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 기재한 방법에 의해 얻어지는 화합물 반도체 에피택셜 기판.
KR1020067011373A 2003-11-12 2004-11-08 화합물 반도체 에피택셜 기판의 제조 방법 KR20060123287A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00382116 2003-11-12
JP2003382116A JP2005150187A (ja) 2003-11-12 2003-11-12 化合物半導体エピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
KR20060123287A true KR20060123287A (ko) 2006-12-01

Family

ID=34587246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067011373A KR20060123287A (ko) 2003-11-12 2004-11-08 화합물 반도체 에피택셜 기판의 제조 방법

Country Status (8)

Country Link
US (1) US7393412B2 (ko)
JP (1) JP2005150187A (ko)
KR (1) KR20060123287A (ko)
CN (1) CN100576449C (ko)
DE (1) DE112004002173T5 (ko)
GB (1) GB2423637B (ko)
TW (1) TW200520061A (ko)
WO (1) WO2005048332A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001173A1 (en) * 2006-06-23 2008-01-03 International Business Machines Corporation BURIED CHANNEL MOSFET USING III-V COMPOUND SEMICONDUCTORS AND HIGH k GATE DIELECTRICS
JP7046242B1 (ja) 2021-02-02 2022-04-01 Ｊｘ金属株式会社 リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692278B2 (ja) 1989-03-09 1994-11-16 株式会社ジャパンエナジー エピタキシャル成長方法
JP2945464B2 (ja) * 1990-11-13 1999-09-06 富士通株式会社 半導体装置の製造方法
JP3042186B2 (ja) * 1992-07-02 2000-05-15 日立電線株式会社 化合物半導体ウェハの製造方法
JPH0864614A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタ、ＡｌＧａＡｓエピタキシャル成長層及び結晶成長方法
JP3129112B2 (ja) 1994-09-08 2001-01-29 住友電気工業株式会社 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板
JPH09213641A (ja) * 1996-02-06 1997-08-15 Oki Electric Ind Co Ltd 有機金属気相成長による急峻なヘテロ界面の作製方法

Also Published As

Publication number Publication date
JP2005150187A (ja) 2005-06-09
US7393412B2 (en) 2008-07-01
CN100576449C (zh) 2009-12-30
CN1879198A (zh) 2006-12-13
US20070087539A1 (en) 2007-04-19
WO2005048332A1 (ja) 2005-05-26
GB2423637A (en) 2006-08-30
TW200520061A (en) 2005-06-16
GB2423637B (en) 2007-05-23
GB0609683D0 (en) 2006-06-28
DE112004002173T5 (de) 2006-11-16

Similar Documents

Publication Publication Date Title
KR101549270B1 (ko) 질화물 나노와이어 및 이의 제조 방법
KR101390034B1 (ko) 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
JP3879173B2 (ja) 化合物半導体気相成長方法
KR100301116B1 (ko) 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
Norris et al. Reduced pressure MOVPE growth and characterization of GaAs/GaAlAs heterostructures using a triethylgallium source
KR100249774B1 (ko) 고품위 지에이에이에스(gaas) 양자점의 성장방법
Li et al. Evaluation of growth mode and optimization of growth parameters for GaAs epitaxy in V-shaped trenches on Si
KR19990016925A (ko) ＧａＮ 단결정 제조 방법
KR20090053827A (ko) ＧａＮ 박막 템플레이트 기판의 제조 방법, ＧａＮ 박막 템플레이트 기판, 및 ＧａＮ 후막 단결정
KR20060123287A (ko) 화합물 반도체 에피택셜 기판의 제조 방법
US8643060B2 (en) Method for manufacturing epitaxial crystal substrate, epitaxial crystal substrate and semiconductor device
US20090309189A1 (en) Method for the growth of indium nitride
Yan et al. Growth and characterization of straight InAs/GaAs nanowire heterostructures on Si substrate
Ren et al. Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications
Sun et al. InGaAsP multi-quantum wells at 1.5/spl mu/m wavelength grown on indium phosphide templates on silicon
Ahn et al. Deterministically-grown GaN microrods on a mask-free plateau patterned substrate
JP2007180276A (ja) 半導体量子ドット構造の製造方法
JPH04333220A (ja) ＩｎＰ基板とＩｎＰ半導体装置およびＩｎＰ基板の製造方法
Marx et al. Metalorganic molecular beam epitaxy growth of GaAs on patterned GaAs substrates
JP2008218914A (ja) Ｉｉｉ−ｖ族化合物半導体層の形成方法、半導体光素子の製造方法及び半導体光素子。
JPS62238618A (ja) 半導体ウエハ
Rodak et al. Study of ELOG GaN for Application in the Fabrication of Micro-channels for Optoelectronic Devices
De Castro et al. Lateral InxGa1− x, P Heterostructures Obtained by Single Step Growth on Pre-Patterned Substrate by Chemical Beam Epitaxy

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application