JP2945464B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2945464B2 JP2945464B2 JP30665690A JP30665690A JP2945464B2 JP 2945464 B2 JP2945464 B2 JP 2945464B2 JP 30665690 A JP30665690 A JP 30665690A JP 30665690 A JP30665690 A JP 30665690A JP 2945464 B2 JP2945464 B2 JP 2945464B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- molar ratio
- semiconductor layer
- gas phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔概要〕 化合物半導体、特にInP系のエピタキシャルウェハを
有機金属気相成長（MOVPE）法で製造する方法に関し、 InGaAs（又はInGaAsP）層の結晶性、及び該層とInP層
との界面状態を改善することにより、暗電流や微分効率
等の電気的特性が良好な半導体装置を製造することを目
的とし、 InP単結晶基板上に、有機金属化合物からなるIII族原
料を用いて、少なくとも結晶成長されたInPの第１の半
導体層、該基板と格子整合したInGaAsの第２の半導体
層、InPの第３の半導体層のうち、第２の半導体層を成
長するに際し、結晶成長速度が2.5μm/Hr以下で、か
つ、Asの化合物原料の気相中のモル比が2.5×10-3以下
で成長させる工程を含む。又、第２の半導体層を、Asの
化合物原料の気相中のモル比と、III族の化合物原料の
気相中のモル比との比を16以下にして成長させる。
有機金属気相成長（MOVPE）法で製造する方法に関し、 InGaAs（又はInGaAsP）層の結晶性、及び該層とInP層
との界面状態を改善することにより、暗電流や微分効率
等の電気的特性が良好な半導体装置を製造することを目
的とし、 InP単結晶基板上に、有機金属化合物からなるIII族原
料を用いて、少なくとも結晶成長されたInPの第１の半
導体層、該基板と格子整合したInGaAsの第２の半導体
層、InPの第３の半導体層のうち、第２の半導体層を成
長するに際し、結晶成長速度が2.5μm/Hr以下で、か
つ、Asの化合物原料の気相中のモル比が2.5×10-3以下
で成長させる工程を含む。又、第２の半導体層を、Asの
化合物原料の気相中のモル比と、III族の化合物原料の
気相中のモル比との比を16以下にして成長させる。
本発明は、化合物半導体、特にInP系のエピタキシャ
ルウェハをMOVPE法で製造する方法に関する。
ルウェハをMOVPE法で製造する方法に関する。
例えば光ファイバを用いた光通信には発光素子及び受
光素子が使用されるが、これら発光素子及び受光素子に
は化合物半導体、特にInP系のエピタキシャルウェハが
用いられている。従来、エピタキシャルウエハの製造に
は液相成長（LPE）法が用いられてきたが、最近では、
膜厚の均一性や大面積化の必要からMOVPEが実用化され
つつある。
光素子が使用されるが、これら発光素子及び受光素子に
は化合物半導体、特にInP系のエピタキシャルウェハが
用いられている。従来、エピタキシャルウエハの製造に
は液相成長（LPE）法が用いられてきたが、最近では、
膜厚の均一性や大面積化の必要からMOVPEが実用化され
つつある。
そこで、MOVPE法で製造されたウェハを用いてもIPE法
で製造されたウェハを用いた場合と同等又はそれ以上の
素子特性を得る必要があるが、実際にはMOVPE法で製造
されたウェハを受光素子位に用いた場合は後述のように
暗電流が大きく、弱い光を受けた時には十分な出力電流
を得ることができない。このため、MOVPE法で暗電流の
小さいエピタキシャルウェハ、又、十分な微分効率のエ
ピタキシャルウェハを製造する必要がある。
で製造されたウェハを用いた場合と同等又はそれ以上の
素子特性を得る必要があるが、実際にはMOVPE法で製造
されたウェハを受光素子位に用いた場合は後述のように
暗電流が大きく、弱い光を受けた時には十分な出力電流
を得ることができない。このため、MOVPE法で暗電流の
小さいエピタキシャルウェハ、又、十分な微分効率のエ
ピタキシャルウェハを製造する必要がある。
例えば受光素子であるアバランシェホトダイオード
（APD）に用いられるエピタキシャルウェハをMOVPE法で
製造する場合、トリメチルインジウム（TMI）、トリエ
チルガリウム（TEG）、アルシン（AsH3）、ホスフイン
（PH3）を夫々In,Ga,As,Pの原料として用い、成長温度
を590℃〜650℃，成長圧力を50torr〜100torrとする。
このような条件において、InP基板上にInPバッファ層、
基板と格子整合したInGaAs層、InGaAsPバッファ層、InP
層を成長してダブルヘテロ構造のウェハを製造する。
（APD）に用いられるエピタキシャルウェハをMOVPE法で
製造する場合、トリメチルインジウム（TMI）、トリエ
チルガリウム（TEG）、アルシン（AsH3）、ホスフイン
（PH3）を夫々In,Ga,As,Pの原料として用い、成長温度
を590℃〜650℃，成長圧力を50torr〜100torrとする。
このような条件において、InP基板上にInPバッファ層、
基板と格子整合したInGaAs層、InGaAsPバッファ層、InP
層を成長してダブルヘテロ構造のウェハを製造する。
特に、InGaAs層の結晶成長速度（Rg）は４μm/Hr〜６
μm/Hr,気相中のAsH3のモル比は４×10-3〜６×10-3で
ある。このような成長条件のもので製造されたエピタキ
シャルウェハを用いてアバランシェホトダイオードを構
成した場合、ブレークダウン電圧の90％の電圧を印加し
たときの暗電流は百数十nAである。
μm/Hr,気相中のAsH3のモル比は４×10-3〜６×10-3で
ある。このような成長条件のもので製造されたエピタキ
シャルウェハを用いてアバランシェホトダイオードを構
成した場合、ブレークダウン電圧の90％の電圧を印加し
たときの暗電流は百数十nAである。
一方、受光素子であるPINホトダイオードに用いられ
るエピタキシャルウェハをMOVPE法で製造する場合、APD
の場合と同じ原料を用い、成長温度、成長圧力もAPDの
場合と同じにし、InP基板上にInPバッファ層、基板と格
子整合したInGaAs層、InGaAsPバッファ層、InP層を成長
してダブルヘテロ構造のウェハを製造する。特に、InGa
As層のRgはAPDの、場合と同じ４μm/Hr〜６μm/Hr,気相
中のAsH3のモル比は４×10-3〜６×10-3である。このよ
うな成長条件のもとで製造されたエピタキシャルウェハ
を用いてPINホトダイオードを構成した場合、5V逆方向
電圧を印加したときの暗電流は2nAである。
るエピタキシャルウェハをMOVPE法で製造する場合、APD
の場合と同じ原料を用い、成長温度、成長圧力もAPDの
場合と同じにし、InP基板上にInPバッファ層、基板と格
子整合したInGaAs層、InGaAsPバッファ層、InP層を成長
してダブルヘテロ構造のウェハを製造する。特に、InGa
As層のRgはAPDの、場合と同じ４μm/Hr〜６μm/Hr,気相
中のAsH3のモル比は４×10-3〜６×10-3である。このよ
うな成長条件のもとで製造されたエピタキシャルウェハ
を用いてPINホトダイオードを構成した場合、5V逆方向
電圧を印加したときの暗電流は2nAである。
従来装置は、InGaAs層の成長速度及び成長圧力を前述
のような条件に設定しているので、APDの暗電流が百数
十nA（10nA以下であることが望ましい）、PINホトダイ
オードの暗電流が2nA（0.1nA以下であることが望まし
い）というようにLPE法でエピタキシャルウェハを製造
した場合よりも夫々かなり大きく、特に弱い光を受けた
時などでは十分な出力電流を得ることができず、実用化
が困難である問題点があった。又、半導体レーザに用い
られるエピタキシャルウェハに関しても、前述と同様の
成長条件を用いて製造しているので、十分な微分効率を
得ることができない問題点があった。
のような条件に設定しているので、APDの暗電流が百数
十nA（10nA以下であることが望ましい）、PINホトダイ
オードの暗電流が2nA（0.1nA以下であることが望まし
い）というようにLPE法でエピタキシャルウェハを製造
した場合よりも夫々かなり大きく、特に弱い光を受けた
時などでは十分な出力電流を得ることができず、実用化
が困難である問題点があった。又、半導体レーザに用い
られるエピタキシャルウェハに関しても、前述と同様の
成長条件を用いて製造しているので、十分な微分効率を
得ることができない問題点があった。
このような問題点を生じるのは、後で詳述する如く、
理由は明確でないが、前述の成長条件を用いて成長を行
なうと、InGaAs（又はInGaAsP）層の結晶性、及び該層
とInP層との界面状態が悪化するための考えられる。
理由は明確でないが、前述の成長条件を用いて成長を行
なうと、InGaAs（又はInGaAsP）層の結晶性、及び該層
とInP層との界面状態が悪化するための考えられる。
本発明は、InGaAs（又はInGaAsP）層の結晶性、及び
該層とInP層との界面状態を改善することにより、暗電
流や微分効率等の電気的特性が良好な半導体装置の製造
方法を提供することを目的とする。
該層とInP層との界面状態を改善することにより、暗電
流や微分効率等の電気的特性が良好な半導体装置の製造
方法を提供することを目的とする。
第１図は本発明の原理図を示す。同図（Ａ）は結晶成
長速度及びAsの化合物原料の気相中のモル比と、暗電流
との関係を示す特性図、同図（Ｂ）は本発明方法によっ
て製造された半導体装置の構成図である。上記問題点
は、同図（Ａ）に示す如く、InP単結晶基板20上に、有
機金属化合物からなるIII族原料を用いて、少なくともI
nPの第１の半導体層21,該基板20と格子整合したInGaAs
の半導体層22,InPの第３の半導体層23を有機金属気相成
長法で連続して結晶成長してダブルヘテロ構造の半導体
装置を製造する方法において、第２の半導体層22を、同
図（Ａ）に示す如く、結晶成長速度が2.5μm/Hr以下
で、かつ、Asの化合物原料の気相中のモル比が2.5×10
-3以下で成長させる工程を含むことを特徴とする半導体
装置の製造方法によって解決される。又、この場合、第
２の半導体層22を、Asの化合物原料の気相中のモル比
と、III族の化合物原料の気相中のモル比との比を16以
下にして成長させる。
長速度及びAsの化合物原料の気相中のモル比と、暗電流
との関係を示す特性図、同図（Ｂ）は本発明方法によっ
て製造された半導体装置の構成図である。上記問題点
は、同図（Ａ）に示す如く、InP単結晶基板20上に、有
機金属化合物からなるIII族原料を用いて、少なくともI
nPの第１の半導体層21,該基板20と格子整合したInGaAs
の半導体層22,InPの第３の半導体層23を有機金属気相成
長法で連続して結晶成長してダブルヘテロ構造の半導体
装置を製造する方法において、第２の半導体層22を、同
図（Ａ）に示す如く、結晶成長速度が2.5μm/Hr以下
で、かつ、Asの化合物原料の気相中のモル比が2.5×10
-3以下で成長させる工程を含むことを特徴とする半導体
装置の製造方法によって解決される。又、この場合、第
２の半導体層22を、Asの化合物原料の気相中のモル比
と、III族の化合物原料の気相中のモル比との比を16以
下にして成長させる。
モル比を前述のように設定すると、成長がInGaAsの第
２の半導体層22からInPの第３の半導体層23に切換る時
にその界面にIn−AsXP(1-X)のような中間層（残留又は
反応管などに付着したAsの量に依存して厚く、格子不正
も大きくなると思われる）が形成されないと考えられ、
又、結晶成長速度を前述のように設定すると結晶性が向
上するものと考えられる。また、Asの化合物原料の気相
中のモル比と、III族の化合物原料の気相中のモル比と
の比を前述のように設定したので、III族の化合物原料
の空格子等の欠陥を少なくできる。本発明によると第２
の半導体層22の結晶性、及び第２の半導体層22と第３の
半導体層23との界面状態を改善できるので、これらの相
乗作用からAPDの場合では暗電流を10nA以下、PINホトダ
イオードの場合では暗電流を0.1nA以下にすることがで
きる。又、半導体レーザの場合では微分効率を従来例に
比して25％程度改善できる。
２の半導体層22からInPの第３の半導体層23に切換る時
にその界面にIn−AsXP(1-X)のような中間層（残留又は
反応管などに付着したAsの量に依存して厚く、格子不正
も大きくなると思われる）が形成されないと考えられ、
又、結晶成長速度を前述のように設定すると結晶性が向
上するものと考えられる。また、Asの化合物原料の気相
中のモル比と、III族の化合物原料の気相中のモル比と
の比を前述のように設定したので、III族の化合物原料
の空格子等の欠陥を少なくできる。本発明によると第２
の半導体層22の結晶性、及び第２の半導体層22と第３の
半導体層23との界面状態を改善できるので、これらの相
乗作用からAPDの場合では暗電流を10nA以下、PINホトダ
イオードの場合では暗電流を0.1nA以下にすることがで
きる。又、半導体レーザの場合では微分効率を従来例に
比して25％程度改善できる。
第２図は本発明方法によって製造されたPINホトダイ
オードの構成図を示す。第２図中、１はｎ−InP基板、
２はｎ−InPバッファ層、３はn-−InGaAsキャップ層、
５は窒化珪素膜、６はZn拡散によるP+−InP層、７はｐ
電極、８はｎ電極であり、PINホトダイオードを構成す
る。なお、構造上は従来のものと同じである。ここで、
ｐ電極７に負電圧、ｎ電極８に正電圧を印加し、成長条
件に対する暗電流を測定した結果を第３図及び第４図に
示す。
オードの構成図を示す。第２図中、１はｎ−InP基板、
２はｎ−InPバッファ層、３はn-−InGaAsキャップ層、
５は窒化珪素膜、６はZn拡散によるP+−InP層、７はｐ
電極、８はｎ電極であり、PINホトダイオードを構成す
る。なお、構造上は従来のものと同じである。ここで、
ｐ電極７に負電圧、ｎ電極８に正電圧を印加し、成長条
件に対する暗電流を測定した結果を第３図及び第４図に
示す。
第３図はInGaAs層３の成長速度（Rg）と暗電流（Id）
との関係を気相中のAsH3のモル比（XASH3）をパラメー
タとしてプロットしたもの、第４図はAsH3のモル比（X
ASH3）と暗電流（Id）との関係をInGaAs層３の成長速度
（Rg）をパラメータとしてプロットしたものである。PI
Nホトダイオードではその性能上、暗電流は0.1nA以下で
あることが望ましいとされるが、このような望ましい値
を得るには、第３図、第４図より明らかな如く、InGaAs
層３のRGが25μm/Hr以下で、かつ、AsH3のモル比（X
ASH3）が2.5×10-3以下であることが必要であることが
わかる。
との関係を気相中のAsH3のモル比（XASH3）をパラメー
タとしてプロットしたもの、第４図はAsH3のモル比（X
ASH3）と暗電流（Id）との関係をInGaAs層３の成長速度
（Rg）をパラメータとしてプロットしたものである。PI
Nホトダイオードではその性能上、暗電流は0.1nA以下で
あることが望ましいとされるが、このような望ましい値
を得るには、第３図、第４図より明らかな如く、InGaAs
層３のRGが25μm/Hr以下で、かつ、AsH3のモル比（X
ASH3）が2.5×10-3以下であることが必要であることが
わかる。
そこで、本発明では、MOVPE法でエピタキシャルウェ
ハを製造する際の成長条件として、InGaAs層３のRgを2.
5μm/Hr以下、Asの化合物原料の気相中のモル比を2.5×
10-3以下とする。なお、成長圧力は76torr,成長温度は6
30℃とする。この場合、理由が明確でないが、AsH3のモ
ル比（XASH3）が必要以上に大きいと気相中に残留するA
s化合物（AsH3）や、リアクタ（反応管）及びサセプタ
等に付着したAsが再離脱し、成長がInGaAs層３からInP
層４に切換る時に中間層（InAsXP(1-X)がAsの量に依存
して厚く形成され、この中間層によって格子不正が大き
くなるからと思われる。このため、本発明は、AsH3のモ
ル比を必要以上に大きくとらず、2.5×10-3以下に設定
してInGaAs層３とInPキャップ層４との界面に中間層を
形成しないようにして、界面状態を改善する。一方、Rg
が必要以上に大きいとInGaAs層３の結晶性が悪化するの
で、本発明はRgを2.5μm/Hr以下にする。このとき、気
相中のAsH3のモル比（XASH3）とIII族の化合物原料（In
とGa）のモル比（XIII）との比（XASH3/XIII）が大きい
とIII族の化合物原料の空格子等の欠陥が多く生成され
ると思われるので、この欠陥を少なくするためには、成
長表面からのいわゆるAs抜けによる欠陥を生じない範囲
でXASH3/XIIIを14と小さくする。
ハを製造する際の成長条件として、InGaAs層３のRgを2.
5μm/Hr以下、Asの化合物原料の気相中のモル比を2.5×
10-3以下とする。なお、成長圧力は76torr,成長温度は6
30℃とする。この場合、理由が明確でないが、AsH3のモ
ル比（XASH3）が必要以上に大きいと気相中に残留するA
s化合物（AsH3）や、リアクタ（反応管）及びサセプタ
等に付着したAsが再離脱し、成長がInGaAs層３からInP
層４に切換る時に中間層（InAsXP(1-X)がAsの量に依存
して厚く形成され、この中間層によって格子不正が大き
くなるからと思われる。このため、本発明は、AsH3のモ
ル比を必要以上に大きくとらず、2.5×10-3以下に設定
してInGaAs層３とInPキャップ層４との界面に中間層を
形成しないようにして、界面状態を改善する。一方、Rg
が必要以上に大きいとInGaAs層３の結晶性が悪化するの
で、本発明はRgを2.5μm/Hr以下にする。このとき、気
相中のAsH3のモル比（XASH3）とIII族の化合物原料（In
とGa）のモル比（XIII）との比（XASH3/XIII）が大きい
とIII族の化合物原料の空格子等の欠陥が多く生成され
ると思われるので、この欠陥を少なくするためには、成
長表面からのいわゆるAs抜けによる欠陥を生じない範囲
でXASH3/XIIIを14と小さくする。
このように、本発明ではInGaAs層３のRg2.5μm/Hr以
下で、かつ、Asの化合物原料の気相中のモル比を2.5×1
0-3以下にすることにより、InGaAs層３の結晶性、及びI
nGaAs層３とInP層４との界面状態を改善できるので、こ
れらの相乗作用により、暗電流を0.1nA以下にでき、弱
い光を受けた時にでも十分な出力電流を取出すことがで
きる。
下で、かつ、Asの化合物原料の気相中のモル比を2.5×1
0-3以下にすることにより、InGaAs層３の結晶性、及びI
nGaAs層３とInP層４との界面状態を改善できるので、こ
れらの相乗作用により、暗電流を0.1nA以下にでき、弱
い光を受けた時にでも十分な出力電流を取出すことがで
きる。
以上の実施例はPINホトダイオードの場合であるが、
アバランシェホトダイオード（APD）の場合もPINホトダ
イオードの場合に準じた考え方でもよい。第５図は本発
明方法によって製造されたAPDの構成図を示し、同図
中、第２図と同一構成部分には同一番号を付してその説
明を省略する。第５図中、4aはパイルアップ防止のため
のInGaAsPバッファ層、4bはn+−InP層、4cはｎ−InP増
倍層、6aはガードリング、９は無反射コートであり、AP
Dを構成する。なお、構造上は従来のものと同じであ
る。
アバランシェホトダイオード（APD）の場合もPINホトダ
イオードの場合に準じた考え方でもよい。第５図は本発
明方法によって製造されたAPDの構成図を示し、同図
中、第２図と同一構成部分には同一番号を付してその説
明を省略する。第５図中、4aはパイルアップ防止のため
のInGaAsPバッファ層、4bはn+−InP層、4cはｎ−InP増
倍層、6aはガードリング、９は無反射コートであり、AP
Dを構成する。なお、構造上は従来のものと同じであ
る。
このAPDのエピタキシャルウェハの製造に際し、成長
圧力を76torr,成長温度を630℃とし、AsH3を使用し、不
純物はSiをドーピングし、InGaAs層３のRgを２μm/Hr,X
ASH3を1.5×10-3,XASH3/XIIIを14としてエピタキシャル
ウェハの成長を行なう。この結果、このエピタキシャル
ウェハを用いて作成したAPDの暗電流（Id）は10nAと、
前述の従来例（百数十nA）に比して大幅に小さくでき、
弱い光を受けた時にでも十分な出力電流を取出すことが
できる。APDの場合も、従来の成長条件で成長を行なう
と、InGaAs層３とInGaAsPバッファ層4aとの間にInyGa
(1-y)AsXP(1-X)（AsXが多量に含まれる）なる中間層が
形成されるが、本発明の成長条件にすればこの中間層が
形成されないと考えられ、又、InGaAs層３の結晶性を改
善できると考えられる。この場合、Rg及びXASH3を夫々
前記の1/2にすると、暗電流を更に小さくすることがで
きる。
圧力を76torr,成長温度を630℃とし、AsH3を使用し、不
純物はSiをドーピングし、InGaAs層３のRgを２μm/Hr,X
ASH3を1.5×10-3,XASH3/XIIIを14としてエピタキシャル
ウェハの成長を行なう。この結果、このエピタキシャル
ウェハを用いて作成したAPDの暗電流（Id）は10nAと、
前述の従来例（百数十nA）に比して大幅に小さくでき、
弱い光を受けた時にでも十分な出力電流を取出すことが
できる。APDの場合も、従来の成長条件で成長を行なう
と、InGaAs層３とInGaAsPバッファ層4aとの間にInyGa
(1-y)AsXP(1-X)（AsXが多量に含まれる）なる中間層が
形成されるが、本発明の成長条件にすればこの中間層が
形成されないと考えられ、又、InGaAs層３の結晶性を改
善できると考えられる。この場合、Rg及びXASH3を夫々
前記の1/2にすると、暗電流を更に小さくすることがで
きる。
更に他の実施例として、第６図に示す半導体レーザが
あるが、この場合のエピタキシャルウェハの製造につい
ても前述の実施例と同様の考え方でよい。第６図中、10
はｐ−InP基板、11はｐ−InPバッファ層、12はInGaAsP
活性層、13はｎ−InPクラッド層であり、構造上は従来
のものと同じである。その製造に際し、InGaAsP活性層1
2（波長は1.3μｍ）の成長を成長温度630℃，成長圧力7
6torr,Rg＝1.5μm/Hr,XASH3＝5.9×10-4,XASH3/XIII＝
8.3の諸条件で行ない、成長後のウェハをストライプ状
にメサエッチ後、従来と同様にLPE法で埋込み、その後
素子化する。このようにして製造された半導体レーザの
微分効率は従来例に比して25％程度改善され、0.2mW/mA
程度のものが得られた。このように前述の各実施例と同
様の考え方に基づく成長条件で成長した場合、InGaAsP
層12とInP層13との界面状態が前述の実施例のように改
善され、この界面でのパワーロスが少なくなるためと考
えられる。
あるが、この場合のエピタキシャルウェハの製造につい
ても前述の実施例と同様の考え方でよい。第６図中、10
はｐ−InP基板、11はｐ−InPバッファ層、12はInGaAsP
活性層、13はｎ−InPクラッド層であり、構造上は従来
のものと同じである。その製造に際し、InGaAsP活性層1
2（波長は1.3μｍ）の成長を成長温度630℃，成長圧力7
6torr,Rg＝1.5μm/Hr,XASH3＝5.9×10-4,XASH3/XIII＝
8.3の諸条件で行ない、成長後のウェハをストライプ状
にメサエッチ後、従来と同様にLPE法で埋込み、その後
素子化する。このようにして製造された半導体レーザの
微分効率は従来例に比して25％程度改善され、0.2mW/mA
程度のものが得られた。このように前述の各実施例と同
様の考え方に基づく成長条件で成長した場合、InGaAsP
層12とInP層13との界面状態が前述の実施例のように改
善され、この界面でのパワーロスが少なくなるためと考
えられる。
なお、As化合物としてターシャルブチルアルシン（TB
A）を用いると分解率が高くなるので、AsH3の代りにこ
のTBAを用いてもよい。TBAを用いると、更に気相中のモ
ル比XTBAを下げることができ、更に暗電流を下げること
ができる。
A）を用いると分解率が高くなるので、AsH3の代りにこ
のTBAを用いてもよい。TBAを用いると、更に気相中のモ
ル比XTBAを下げることができ、更に暗電流を下げること
ができる。
以上説明した如く、本発明によれば、InGaAs層を、Rg
が2.5μm/Hr以下で、かつ、Asの化合物原料の気相中の
モル比が2.5×10-3以下で成長させているため、InGaAs
の結晶性、及びこれら２層の界面状態を改善でき、これ
らの相乗作用によりAPDやPINホトダイオードでは従来例
よりも暗電流を小さくでき、又、半導体レーザでは従来
例よりも効率の高いものを得ることができる。
が2.5μm/Hr以下で、かつ、Asの化合物原料の気相中の
モル比が2.5×10-3以下で成長させているため、InGaAs
の結晶性、及びこれら２層の界面状態を改善でき、これ
らの相乗作用によりAPDやPINホトダイオードでは従来例
よりも暗電流を小さくでき、又、半導体レーザでは従来
例よりも効率の高いものを得ることができる。
第１図は本発明の原理図、 第２図は本発明によって製造されたPINホトダイオード
の構成図、 第３図はPINホトダイオードのRg対暗電流特性図、 第４図はPINホトダイオードのXASH3対暗電流特性図、 第５図は本発明によって製造されたAPDの構成図、 第６図は本発明によって製造されは半導体レーザの構成
図である。 図において、 1,10はInP基板、 2,11はInPバッファ層、 ３はInGaAs層、 ４はInPキャップ層、 4aはInGaAsPバッファ層、 4b,4c,6,11,13はInP層、 ５は窒化珪素膜、 ７はｐ電極、 ８はｎ電極、 ９は無反射コート、 12はInGaAsP活性層、 20はInP単結晶基板、 21はInPの第１の半導体層、 22はInGa,Asの第２の半導体層、 23はInPの第３の半導体層 を示す。
の構成図、 第３図はPINホトダイオードのRg対暗電流特性図、 第４図はPINホトダイオードのXASH3対暗電流特性図、 第５図は本発明によって製造されたAPDの構成図、 第６図は本発明によって製造されは半導体レーザの構成
図である。 図において、 1,10はInP基板、 2,11はInPバッファ層、 ３はInGaAs層、 ４はInPキャップ層、 4aはInGaAsPバッファ層、 4b,4c,6,11,13はInP層、 ５は窒化珪素膜、 ７はｐ電極、 ８はｎ電極、 ９は無反射コート、 12はInGaAsP活性層、 20はInP単結晶基板、 21はInPの第１の半導体層、 22はInGa,Asの第２の半導体層、 23はInPの第３の半導体層 を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 修 山梨県中巨摩郡昭和町紙漉阿原1000番地 株式会社富士通山梨エレクトロニクス 内 (72)発明者 今川 伸次 山梨県中巨摩郡昭和町紙漉阿原1000番地 株式会社富士通山梨エレクトロニクス 内 (56)参考文献 特開 平２−181978（ＪＰ，Ａ) 特開 昭62−2526（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 H01L 33/00
Claims (3)
- 【請求項１】InP単結晶基板上に、有機金属化合物から
なるIII族原料を用いて、少なくともInPの第１の半導体
層、該基板と格子整合したInGaAsの第２の半導体層、In
Pの第３の半導体層を有機金属気相成長法で連続して結
晶成長してダブルヘテロ構造の半導体装置を製造する方
法において、 上記第２の半導体層を、結晶成長速度が2.5μm/Hr以下
で、かつ、Asの化合物原料の気相中のモル比が2.5×10
-3以下で成長させる工程を含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】上記第２の半導体層を、Asの化合物原料の
気相中のモル比と、III族の化合物原料の気相中のモル
比との比を16以下にして成長させることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】上記第２の半導体層は、Ｐを含む層である
ことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30665690A JP2945464B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30665690A JP2945464B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177881A JPH04177881A (ja) | 1992-06-25 |
| JP2945464B2 true JP2945464B2 (ja) | 1999-09-06 |
Family
ID=17959742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30665690A Expired - Lifetime JP2945464B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2945464B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007226A1 (fr) * | 2000-07-18 | 2002-01-24 | Nippon Sheet Glass Co., Ltd. | Reseau de photo-dectecteurs |
| JP2005150187A (ja) * | 2003-11-12 | 2005-06-09 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板の製造方法 |
| JP2015211166A (ja) * | 2014-04-28 | 2015-11-24 | 日本電信電話株式会社 | 半導体受光素子及びその製造方法 |
| CN115274886B (zh) * | 2022-09-02 | 2024-06-14 | 全磊光电股份有限公司 | 光电探测器的制备方法及光电探测器 |
-
1990
- 1990-11-13 JP JP30665690A patent/JP2945464B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177881A (ja) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906583A (en) | Making a semiconductor photodetector | |
| KR100210591B1 (ko) | 화합물 반도체장치의 제조방법 및 광 반도체 장치 | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US5913107A (en) | Photosemiconductor device and method of fabricating the same | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5257276A (en) | Strained layer InP/InGaAs quantum well laser | |
| JP2945464B2 (ja) | 半導体装置の製造方法 | |
| US6036771A (en) | Method of manufacturing optical semiconductor device | |
| JPH06314657A (ja) | 光半導体素子の製造方法 | |
| US7008805B2 (en) | Optical device and method of manufacture thereof | |
| Tsang et al. | InGaAs/InP p‐i‐n photodiodes grown by chemical beam epitaxy | |
| JPH06268315A (ja) | 半導体レーザ | |
| JP3665911B2 (ja) | 半導体光素子の製造方法，及び半導体光素子 | |
| JPH0233990A (ja) | 半導体発光素子 | |
| JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
| CN221614380U (zh) | 多接面的激光二极管 | |
| JP3830552B2 (ja) | 埋込型半導体レーザ装置の製造方法 | |
| JPH01202880A (ja) | ダブルヘテロウェハ及びダブルヘテロ接合型半導体レーザ装置 | |
| JP3401715B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3298572B2 (ja) | 光半導体装置の製造方法 | |
| KR0161064B1 (ko) | 매립형 반도체 레이저의 제조방법 | |
| JPH09186391A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH04260386A (ja) | 光半導体装置の製造方法 | |
| JPH0823139A (ja) | 半導体レーザ | |
| JP3046161B2 (ja) | アンドープ層を含む半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |