KR20060117772A - 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 - Google Patents

발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 Download PDF

Info

Publication number
KR20060117772A
KR20060117772A KR1020050040310A KR20050040310A KR20060117772A KR 20060117772 A KR20060117772 A KR 20060117772A KR 1020050040310 A KR1020050040310 A KR 1020050040310A KR 20050040310 A KR20050040310 A KR 20050040310A KR 20060117772 A KR20060117772 A KR 20060117772A
Authority
KR
South Korea
Prior art keywords
transistor
signal
pixel
light emitting
data
Prior art date
Application number
KR1020050040310A
Other languages
English (en)
Other versions
KR100700820B1 (ko
Inventor
최웅식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050040310A priority Critical patent/KR100700820B1/ko
Priority to US11/432,181 priority patent/US7417215B2/en
Publication of KR20060117772A publication Critical patent/KR20060117772A/ko
Application granted granted Critical
Publication of KR100700820B1 publication Critical patent/KR100700820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 복수의 화소가 형성되어 있는 기판의 상태를 전기적으로 간단하고 편리하게 테스트하도록 하는 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법에 관한 것이다.
본 발명은 기판 상에 발광소자와 전기적으로 연결되는 제 1 접점을 포함하는 박막 트랜지스터, 캐패시터 및 저항을 포함하는 복수의 화소회로를 형성하며, 상기 화소회로와 연결되는 주사선, 데이터선 및 제 1 전원선을 형성하며 상기 저항에 의해 상기 제 1 전원선과 상기 제 1 접점이 연결되는 단계, 상기 화소회로에 신호를 인가하여 화소회로를 테스트 하는 단계 및 상기 제 1 접점에 발광소자를 연결하고 상기 저항을 제거하는 단계를 포함하는 발광표시장치의 제조방법 및 테스트 방법을 제공하는 것이다.
테스트, 발광표시장치, 유기 발광소자

Description

발광표시장치의 제조방법 및 발광표시장치의 테스트 방법{FABRICATION METHOD AND TEST METHOD FOR LIGHT EMITTING DISPLAY}
도 1은 종래 기술에 의한 발광표시장치의 구조를 나타내는 구조도이다.
도 2는 발광표시장치에서 발광소자가 형성되지 않은 상태의 화소부의 제 1 실시예를 나타내는 회로도이다.
도 3은 발광표시장치에서 발광소자가 형성되지 않은 상태의 화소부의 제 2 실시예를 나타내는 회로도이다.
도 3은 발광표시장치에서 발광소자가 형성되지 않은 상태의 화소부의 제 3 실시예를 나타내는 회로도이다.
도 5a 내지 도 5c는 도 2에 도시된 화소부를 제조하는 과정을 나타내는 도면이다.
도 6은 도 5에 도시된 화소부를 테스트하는 과정을 나타내는 순서도이다.
***도면의 주요부분에 대한 부호설명***
S: 주사선 D: 데이터선
ELVdd: 제 1 전원선
본 발명은 발광 표시장치의 제조방법 및 발광표시장치의 테스트 방법에 관한 것으로, 더욱 상세히 설명하면, 복수의 화소가 형성되어 있는 화소부의 상태를 전기적으로 간단하고 편리하게 테스트하여 제조하도록 하는 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법에 관한 것이다.
근래에 음극선관과 비교하여 무게와 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 발광 표시장치가 주목 받고 있다.
발광 표시장치로는 유기 발광 소자를 이용한 유기 발광 표시장치와 무기 발광 소자를 이용한 무기 발광 표시장치가 있다. 유기 발광 소자는 유기 발광 다이오드(organic light emitting diode, OLED)로도 호칭되며, 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다. 무기 발광 소자는 발광 다이오드(light emitting diode, LED)로도 호칭되며, 유기 발광 다이오드와 달리 무기물인 발광층, 일례로 PN 접합된 반도체로 이루어진 발광층을 포함한다.
도 1은 종래 기술에 의한 발광표시장치의 구조를 나타내는 구조도이다. 도 1을 참조하여 설명하면, 발광표시장치는 화소부(10), 데이터구동부(20), 주사구동부(30) 및 전원공급부(40)를 포함한다.
화소부(10)는 복수의 화소(11), 복수의 주사선(S1,S2...Sn), 복수의 데이터 선(D1,D2...Dm), 복수의 제 1 전원선(ELVdd), 복수의 제 2 전원선(ELVss)을 포함한다. 화소(11)는 화소회로 및 발광소자를 포함하며, 화소회로는 주사선(Sk), 데이터선(Dl), 제 1 전원선(ELVdd)과 연결되어 주사신호, 데이터신호 및 제 1 전원전압을 전달받아 데이터신호에 대응되는 전류를 생성하여 발광소자로 전달한다. 그리고, 발광소자는 제 1 전극과 제 2 전극을 구비하며 제 1 전극에서 제 2 전극 방향으로 전류가 흐르게 되면 발광소자는 전류에 대응되는 계조값에 대응하여 발광하게 된다. 발광소자의 제 1 전극은 화소회로에 연결되고 발광소자의 제 2 전극은 제 2 전원선()에 연결된다. 여기서 제 2 전원선(ELVss)은 복수의 배선으로 표현되어 있지만 이는 등가적으로 나타난 것이며
데이터구동부(20)는 복수의 데이터선(D1,D2...Dm)과 연결되어 화소부(10)에 데이터신호를 전달한다.
주사구동부(30)는 복수의 주사선(S1,S2...Sn)과 연결되어 화소부(0)에 주사신호를 전달한다.
전원공급부(40)는 제 1 배선(L1)을 통해 제 1 전원전압을 전달하고 제 2 배선(L2)을 통해 제 2 전원전압을 전달하며, 제 1 배선(L1)은 제 1 전원선(ELVdd)과 연결되어 제 1 전원전압을 제 1 전원선(ELVdd)을 통해 화소부(10)의 각 화소(11)에 전달하고 제 2 배선은 제 2 전원선(ELVss)와 연결되어 제 2 전원전압을 제 2 전원선(ELVss)을 통해 화소부(10)의 각 화소(11)에 전달하여 화소부(10)의 제 1 전원전압과 제 2 전원전압을 전달하여 화소부(10)가 구동하도록 한다.
상기와 같이 구성되는 발광표시장치는 다수의 화소가 형성되며 각 화소의 발광소자를 형성하기 전에 TFT가 형성된 기판 내의 여러 배선들에 직접접촉 하여 전기적인 신호를 배선을 통해 전달하여 인가한 전기적인 신호에 대응되어 출력되는 신호를 파악하여 기판의 전기적인 상태를 확인하여야 한다. 그리고, 전기적인 상태를 확인하여 이상이 없으면 발광소자를 형성하여 발광표시장치를 완성한다.
하지만, 종래 기술에 의한 발광표시장치는 발광소자가 형성되어 있지 않은 상태에서 개별 화소를 테스트 할 수 없다. 특히, 발광표시장치의 화질의 품위를 높이기 위해 각 화소에는 많은 수의 트랜지스터가 형성되며 각 트랜지스터의 연결에 의해 신호가 전달되는 경로가 복잡해져 더욱 테스트하기가 어려워지는 문제점이 있다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 손쉽게 발광표시장치를 테스트할 수 있도록 하는 발광표시장치 제조방법 및 발광표시장치 테스트 방법에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 기판 상에 발광소자와 전기적으로 연결되는 제 1 접점을 포함하는 박막 트랜지스터, 캐패시터 및 저항을 포함하는 복수의 화소회로를 형성하며, 상기 화소회로와 연결되는 주사선, 데이터선 및 제 1 전원선을 형성하며 상기 저항에 의해 상기 제 1 전원선과 상기 제 1 접 점이 연결되는 단계, 상기 화소회로에 신호를 인가하여 화소회로를 테스트 하는 단계 및 상기 제 1 접점에 발광소자를 연결하고 상기 저항을 제거하는 단계를 포함하는 발광표시장치의 제조방법을 제공하는 것이다.
본 발명의 제 2 측면은, 발광소자가 연결되는 제 1 접점을 포함하는 복수의 화소회로에 화소전원을 전달하는 제 1 전원선과 상기 제 1 접점을 연결하고 복수의 상기 화소회로에 구동신호를 전달하는 단계 및 상기 구동신호에 의해 상기 복수의 화소회로에서 생성된 복수의 화소신호를 파악하는 단계를 포함하는 발광표시장치의 테스트 방법을 제공하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2는 발광표시장치에서 발광소자가 형성되지 않은 상태의 화소부의 제 1 실시예를 나타내는 회로도이다. 화소부는 일부분이 표현되어 3×3개의 화소회로가 표현되어 있다. 도 2를 참조하여 설명하면, 행방향으로 복수의 주사선(S1,S2,S3)이 배열되고 열방향으로 복수의 데이터선(D1,D2,D3)과 복수의 제 1 전원선(ELVdd)이 배열된다. 그리고, 주사선, 데이터선 및 제 1 전원선과 화소회로가 연결된다.
각 화소회로는 제 1 및 제 2 트랜지스터(M1,M2)와 캐패시터(Cst)를 구비하며, 제 1 및 제 2 트랜지스터(M1,M2)는 P 모스 트랜지스터로 소스, 드레인 및 게이트를 구비하며 소스와 드레인은 물리적으로 동일하며 소스와 드레인 중 어느 하나를 제 1 전극으로 나머지 하나를 제 2 전극으로 칭할 수 있다. 또한, 캐패시터(Cst)는 제 1 단자와 제 2 단자를 구비한다. 설명을 간단히 하기 위해 화소회로는 왼쪽에서 오른쪽 방향으로 위에서 아래방향으로 차례로 제 1 내지 제 9 화소회로라 칭하며, 제 1 화소회로를 이용하여 화소회로의 구성을 설명한다.
제 1 트랜지스터(M1)는 소스는 제 1 전원선(ELVdd)에 연결되고 드레인은 제 1 접점(P1)에 연결되며, 제 1 접점(P1)은 폴리저항(R)을 통해 제 1 전원선(ELVdd)에 연결되며 게이트는 제 2 트랜지스터(M2)의 드레인에 연결되어 게이트에 인가된 전압에 대응하여 소스에서 드레인 방향으로 전류를 흐르도록 한다. 따라서, 제 1 트랜지스터(M1)의 소스와 드레인은 제 1 전원선(ELVdd)로부터 제 1 전원을 전달받게 된다.
제 2 트랜지스터(M2)는 소스는 데이터선(D1)에 연결되고 드레인은 제 1 트랜지스터(M1)의 게이트에 연결되며 게이트는 주사선(S1)에 연결되어 주사신호에 대응하여 스위칭 동작을 수행하여 데이터신호가 제 1 트랜지스터(M1)의 게이트에 전달되도록 한다.
캐패시터(Cst)는 제 1 단자는 제 1 전원선(ELVdd)에 연결되고 제 2 단자는 제 1 트랜지스터(M1)의 게이트에 연결되어 제 1 전원선(ELVdd)을 통해 전달되는 제 1 전원선(ELVdd)의 전압과 데이터신호의 전압의 차이에 해당하는 전압을 일정시간 동안 유지하도록 하여 제 2 트랜지스터(M2)가 스위칭동작에 의해 데이터신호를 차단하게 되어도 캐패시터(Cst)에 의해 제 1 트랜지스터(M1)의 게이트에 데이터신호가 인가되어 제 1 트랜지스터(M1)의 소스에서 드레인 방향으로 데이터신호에 대응되는 전류가 흐를 수 있도록 한다.
도 3은 발광표시장치에서 발광소자가 형성되지 않은 상태의 화소부의 제 2 실시예를 나타내는 회로도이다. 화소부는 일부분이 표현되며 3×3개의 화소회로를 구비한다. 도 3을 참조하여 설명하면, 행방향으로 복수의 주사선(S1,S2,S3,S4)이 배열되고 열방향으로 복수의 데이터선(D1,D2,D3)과 복수의 제 1 전원선(ELVdd)이 배열된다. 그리고, 복수의 주사선(S1,S2,S3,S4), 복수의 데이터선(D1,D2,D3) 및 복수의 제 1 전원선(ELVdd)과 복수의 화소회로가 연결된다. 설명을 간단히 하기 위해 화소회로는 왼쪽에서 오른쪽 방향으로 위에서 아래방향으로 차례로 제 1 내지 제 9 화소회로라 칭하며, 제 1 화소회로를 이용하여 화소회로의 구성을 설명한다.
각 화소회로는 동일한 구성을 하며 제 1 내지 제 5 트랜지스터(M1 내지 M5)와 제 1 및 제 2 캐패시터(Cst 및 Cvth)를 구비한다. 제 1 내지 제 5 트랜지스터(M1 내지 M5)는 P 모스트랜지스터로 구현되며 소스, 드레인 및 게이트를 구비하며 소스와 드레인은 물리적으로 차이가 없어 제 1 전극 및 제 2 전극으로 칭할 수 있다. 그리고, 제 1 및 제 2 캐패시터(Cst 및 Cvth)는 제 1 단자와 제 2 단자를 구비한다.
설명을 간단히 하기 위해 제 1 화소회로를 이용하여 설명하면, 제 1 트랜지스터(M1)는 소스는 제 1 전원(ELVdd)에 연결되고 드레인은 제 1 노드(A)에 연결되며 게이트 제 3 노드(C)에 연결되어 제 3 노드(C)에 인가된 전압에 의해 소스에서 드레인방향으로 전류를 흐르게 한다.
제 2 트랜지스터(M2)는 소스는 데이터선(D1)에 연결되고 드레인은 제 2 노드(B)에 연결되고 게이트는 제 2 주사선(S2)에 연결되어 제 2 주사선(S2)을 통해 전 달되는 제 2 주사신호에 의해 데이터신호를 선택적으로 제 2 노드(B)에 전달한다.
제 3 트랜지스터(M3)는 소스는 제 1 노드(A)에 연결되고 드레인은 제 3 노드(C)에 연결되고 게이트는 제 1 주사선(S1)에 연결되어 제 1 주사선(S1)을 통해 전달되는 제 1 주사신호에 의해 선택적으로 제 1 트랜지스터(M1)가 다이오드 연결이 되도록 한다.
제 4 트랜지스터(M4)는 소스는 제 1 전원선(ELVdd)에 연결되고 드레인은 제 2 노드(B)에 연결되며 게이트는 제 1 주사선(S1)에 연결디어 제 1 주사선(S1)을 통해 전달되는 제 1 주사신호에 의해 선택적으로 제 1 전원선(ELVdd)의 전압을 제 2 노드(B)에 전달하도록 한다.
제 5 트랜지스터(M5)는 소스는 제 1 노드(A)에 전달되고 드레인은 제 1 접점(P1)에 연결된다. 게이트는 발광제어선(En)에 연결되어 선택적으로 발광제어선(En)을 통해 전달되는 발광제어신호에 의해 제 1 트랜지스터(M1)의 소스에서 드레인 방향으로 흐르는 전류를 선택적으로 제 1 접점(P1)으로 전달하도록 한다. 그리고, 제 1 접점(P1)은 폴리저항(R)을 통해 제 1 전원선(ELVdd)에 연결되도록 한다. 따라서, 제 5 트랜지스터(M5)가 온 상태가 되면 제 1 트랜지스터(M1)의 드레인에 제 1 전원선(ELVdd)로부터 제 1 전원을 전달받아 제 1 트랜지스터(M1)의 소스와 드레인은 제 1 전원을 전달받게 된다.
제 1 캐패시터(Cst)는 제 1 전극은 제 1 전원선(ELVdd)에 연결되고 제 2 전극은 제 2 노드(B)에 연결되어 제 2 노드(B)에 데이터신호가 전달되면 데이터신호와 제 1 전원선(ELVdd)의 전압에 의해 소정의 전압을 저장하도록 한다.
제 2 캐패시터(Cvth)는 제 1 전극은 제 2 노드(B)에 연결되고 제 2 전극은 제 3 노드(C)에 연결되어 제 3 트랜지스터(M3)에 의해 제 1 트랜지스터(M1)가 다이오드 연결이 되면 제 1 트랜지스터(M1)의 문턱전압을 저장하게 된다.
도 4는 발광표시장치에서 발광소자가 형성되지 않은 상태의 화소부의 제 3 실시예를 나타내는 회로도이다. 도 4를 참조하여 설명하면, 행방향으로 복수의 주사선(S1,S2,S3,S4)이 배열되고 열방향으로 복수의 데이터선(D1,D2,D3)과 복수의 제 1 전원선(ELVdd)이 배열된다. 그리고, 복수의 주사선(S1,S2, S3,S4), 복수의 데이터선(D1,D2,D3) 및 복수의 제 1 전원선(ELVdd)과 복수의 화소회로가 연결된다.
각 화소회로는 동일한 구성을 하며 제 1 내지 제 6 트랜지스터(M1 내지 M6)와 캐패시터(Cst)를 구비한다. 제 1 내지 제 6 트랜지스터(M1 내지 M6)는 P 모스트랜지스터로 구현되며 소스, 드레인 및 게이트를 구비하며 소스와 드레인은 물리적으로 차이가 없어 제 1 전극 및 제 2 전극으로 칭할 수 있다. 그리고, 캐패시터(Cst)는 제 1 단자와 제 2 단자를 구비한다. 설명을 간단히 하기 위해 화소회로는 왼쪽에서 오른쪽 방향으로 위에서 아래방향으로 차례로 제 1 내지 제 9 화소회로라 칭하며, 제 1 화소회로를 이용하여 화소회로의 구성을 설명한다.
제 1 트랜지스터(M1)는 소스는 제 1 노드(A)에 연결되고 드레인은 제 2 노드(B)에 연결되며 게이트 제 3 노드(C)에 연결되어 제 3 노드(C)에 인가된 전압에 의해 소스에서 드레인방향으로 전류를 흐르게 한다.
제 2 트랜지스터(M2)는 소스는 데이터선(D1)에 연결되고 드레인은 제 1 노드 (A)에 연결되고 게이트는 제 2 주사선(S2)에 연결되어 제 2 주사선(S2)을 통해 전달되는 제 2 주사신호에 의해 데이터신호를 선택적으로 제 1 노드(A)에 전달한다.
제 3 트랜지스터(M3)는 소스는 제 2 노드(B)에 연결되고 드레인은 제 3 노드(C)에 연결되고 게이트는 제 1 주사선(S1)에 연결되어 제 1 주사선(S1)을 통해 전달되는 제 1 주사신호에 의해 선택적으로 제 1 트랜지스터(M1)가 다이오드 연결이 되도록 한다.
제 4 트랜지스터(M4)는 소스는 제 1 주사선(S1)에 연결되고 드레인은 제 3 노드(C)에 연결되며 게이트는 제 1 주사선(S1)에 연결디어 제 1 주사선(S1)을 통해 전달되는 제 1 주사신호를 초기화신호로 하여 캐패시터를 선택적으로 초기화하도록 한다.
제 5 트랜지스터(M5)는 소스는 제 1 전원선(ELVdd)에 전달되고 드레인은 제 1 노드(A)에 연결되며 게이트는 발광제어선(En)에 연결되어 선택적으로 발광제어선(En)을 통해 전달되는 발광제어신호에 의해 제 1 전원선(ELVdd)에서 전달되는 전압을 스위칭한다.
제 6 트랜지스터(M6)는 소스는 제 2 노드(B)에 전달되고 드레인은 제 1 접점(P1)에 연결되며 게이트는 발광제어선(En)에 연결되어 선택적으로 발광제어선(En)을 통해 전달되는 발광제어신호에 의해 제 1 트랜지스터(M1)에 의해 형성된 전류를 제 1 접점(P1)에 전달하도록 한다. 그리고, 제 1 접점(P1)은 폴리저항(R)을 통해 제 1 전원선(ELVdd)에 연결되도록 한다.
그리고, 제 5 트랜지스터(M5)와 제 6 트랜지스터(M6)는 동일한 신호에 의해 온 상태가 되며 제 5 트랜지스터(M5)와 제 6 트랜지스터(M6)가 온상태가 되면 제 1 트랜지스터(M1)의 소스와 드레인은 제 1 전원선(ELVdd0을 통해 제 1 전원을 전달받게 된다.
캐패시터는(Cst)는 제 1 전극은 제 1 전원선(ELVdd)에 연결되고 제 2 전극은 제 3 노드(C)에 연결되어 제 3 노드(C)에 데이터신호가 전달되면 데이터신호와 제 1 전원선(ELVdd)의 전압에 의해 소정의 전압을 저장하도록 한다.
도 5a 내지 도 5c는 도 2에 도시된 화소부를 제조하는 과정을 나타내는 도면이다. 설명을 간단히 하기 위해 도 2의 화소부에 한정하여 설명하였지만, 도 3 및 도 4의 화소부에도 적용할 수 있다. 도 5a 내지 도 5c를 참조하여 설명하면,
투명한 기판(200) 상에 버퍼층(미도시)을 형성하고 폴리실리콘층을 증착하고 패터닝하여 도 5a와 같이 폴리실리콘층이 형성되도록 한다. 폴리실리콘층은 제 1 트랜지스터의 채널(213), 제 2 트랜지스터의 채널(211), 캐패시터의 제 1 단자(212) 및 폴리저항(R)이 된다.
그리고, 폴리실리콘이 형성되어 있는 기판(200) 상에 제 1 절연막(미도시)을 증착한 후에 제 1 금속층을 증착하고 패터닝하여 게이트 전극을 형성하여 도 5b와 같이 형성되도록 한다. 게이트 전극은 제 1 트랜지스터의 게이트와 주사선(221), 제 2 트랜지스터의 게이트 및 캐패시터의 제 2 단자(222)가 된다.
그리고, 게이트 전극이 형성되어 있는 기판(200) 상에 제 2 절연막(미도시)을 증착하고 제 2 절연막(미도시) 상부에 금속층을 증착하고 패터닝하여 데이터선 (230), 제 1 전원선(231), 제 1 트랜지스터의 소스와 드레인 메탈(232), 제 2 트랜지스터의 소스와 드레인 메탈(233)을 형성하여 도 5c와 같이 형성되도록 한다. 소스와 드레인 메탈은 컨텍홀을 통해 제 1 트랜지스터 및 제 2 트랜지스터의 채널 영역에 접촉하게 된다. 또한, 컨턱홀을 통해 제 1 전원선과 폴리저항(R)이 전기적으로 연결된다.
그리고, 상기와 같이 형성된 기판에 신호를 입력하여 기판을 테스트 한 후에 애노드 전극을 형성한다. 애노드 전극을 형성하는 과정에서 폴리저항(R)이 제거된다.
폴리저항(R)이 제거되는 과정을 상세히 설명하면, 데이터선(230), 제 1 전원선(231), 제 1 트랜지스터의 소스와 드레인 메탈(232), 제 2 트랜지스터의 소스와 드레인 메탈(233)의 상부에 절연막을 증착한다. 그리고, 제 1 전원선(ELVdd)와 제 1 트랜지스터의 채널영역 사이에 형성되어 있는 폴리저항의 상부에 형성된 절연막을 걷어낸 후 금속막을 형성한다. 그리고, 에칭을 수행하여 패터닝하여 금속막이 애노드 전극이 되도록 한다. 이때, 애노드 전극을 패터닝 하는 과정에서 애노드 전극을 제외한 금속막이 제거될 때 폴리저항(R)이 제거되어 제 1 트랜지스터(M1)의 드레인과 제 1 전원선(ELVdd)사이의 연결이 단락된다.
도 6은 도 5에 도시된 화소부를 테스트하는 과정을 나타내는 순서도이다. 도 6을 참조하여 설명하면,
제 1 단계(ST 100); 화소부의 제 1 전원선, 데이터선 및 주사선을 통해 일정 한 신호를 인가하여 화소부의 화소에 형성되어 있는 캐패시터에 소정의 전압이 충전되도록 한다. 이때, 정상인 화소는 캐패시터에 데이터선을 통해 전달된 신호에 대응하는 전압이 저장된다. 그리고, 불량인 화소는 불량인 경우에는 캐패시터에 전압이 충전되지 않게 된다. 불량인 화소는 캐패시터의 불량, 제 1 트랜지스터(M1)의 불량 및 제 2 트랜지스터(M2)의 불량으로 구분할 수 있으며, 제 1 트랜지스터(M1)의 불량은 제 1 트랜지스터(M1)의 소스와 게이트간의 단락, 소스와 드레인간의 단락으로 세분할 수 있다. 그리고, 캐패시터(Cst)의 불량은 캐피시터(Cst)가 단락되어 있는 것으로 파악할 수 있다.
먼저, 캐패시터(Cst)가 단락이면 캐패시터(Cst) 자체 문제에 의해 캐패시터(Cst)에 전압이 충전되지 않게 된다.
그리고, 제 1 트랜지스터(M1)가 불량인 경우 제 1 트랜지스터(M1)의 소스와 게이트가 단락이면 제 1 트랜지스터(M1)의 소스와 게이트의 전압이 동일해져 캐패시터(Cst)에 전압이 저장되지 않게 된다. 또한, 제 1 트랜지스터(M1)의 드레인과 게이트가 단락이면 제 1 트랜지스터(M1)의 드레인이 폴리저항(R)을 통해 제 1 전원선(ELVdd)에 연결되어 제 1 트랜지스터(M1)의 게이트 전압이 제 1 트랜지스터(M1)의 소스와 동일한 전압을 갖게 된다. 따라서, 캐패시터(Cst)에는 전압이 충전되지 않게 된다.
그리고, 제 2 트랜지스터(M2)가 불량인 경우 제 2 트랜지스터(M2)에 의해 캐패시터(Cst)에 데이터선을 통해 전달되는 신호가 전달되지 않게 되며, 캐패시터(Cst)에 충전되어 있는 신호가 제 2 트랜지스터(M2)에 의해 전달되지 않게 된다.
제 2 단계(ST 120); 화소부(100)의 제 1 전원선, 주사선에 일정한 신호가 유지되도록 한 상태에서 데이터선을 통해 캐패시터에 충전되어 있는 전압을 읽어낸다. 이때, 화소부(100)는 각 데이터선으로 일정한 신호를 출력하게 된다.
제 3 단계(ST 130): 화소부의 불량 여부를 판단한다. 정상인 화소는 데이터선을 통해 캐패시터(Cst)에 전달된 신호에 대응하는 신호를 출력하지만, 불량인 화소는 캐패시터(Cst)에 신호가 충전이 되지 않거나 혹은 데이터선을 통해 캐패시터(Cst)에 전달된 신호와 다른 신호가 충전되어 정상인 화소와 다른 신호를 데이터선으로 출력한다. 따라서, 각 데이터선에 일정한 신호를 인가하고 다시 데이터선으로 읽혀지는 신호가 일치하지 않으면 화소부는 불량인 화소를 포함하는 불량인 화소부로 판단할 수 있다.
본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.
본 발명에 따른 발광 표시장치 제조방법 및 발광표시장치 테스트 방법에 의하면, 발광소자를 형성하기 전에 발광표시장치의 각 화소들의 연결상태를 파악하여 불량 화소가 형성되어 있는지를 손쉽게 판단할 수 있다.
또한, 테스트를 위한 배선을 발광표시장치 제조공정 중에 제거하도록 하여 발광표시장치를 실제 사용할 때에는 발광표시장치 동작에 영향을 주지 않게 된다.

Claims (12)

  1. 기판 상에 발광소자와 전기적으로 연결되는 제 1 접점을 포함하는 박막 트랜지스터, 캐패시터 및 저항을 포함하는 복수의 화소회로를 형성하며, 상기 화소회로와 연결되는 주사선, 데이터선 및 제 1 전원선을 형성하며 상기 저항에 의해 상기 제 1 전원선과 상기 제 1 접점이 연결되는 단계;
    상기 화소회로에 신호를 인가하여 화소회로를 테스트 하는 단계; 및
    상기 제 1 접점에 발광소자를 연결하고 상기 저항을 제거하는 단계를 포함하는 발광표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 테스트하는 단계는 상기 주사선, 상기 데이터선 및 상기 제 1 전원선으로 신호를 전달하여 화소회로를 구동시키는 단계; 및
    상기 데이터선으로 출력되는 신호를 파악하는 단계를 포함하는 발광표시장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 테스트하는 단계는 상기 주사선, 상기 데이터선 및 상기 제 1 전원선으 로 신호를 전달하여 화소회로를 구동시키는 단계; 및
    상기 제 1 전원선으로 출력되는 신호를 파악하는 단계를 포함하는 발광표시장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 저항은 폴리실리콘으로 형성되며, 상기 박막트랜지스터의 채널 영역과 동일한 공정상에서 형성되는 발광표시장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 화소회로는
    게이트에 데이터신호를 전달받아 상기 데이터신호에 대응되는 전류를 생성하는 제 1 트랜지스터;
    상기 데이터신호를 선택적으로 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터; 및
    상기 데이터신호에 대응되는 전압을 저장하여 상기 제 1 트랜지스터의 게이트의 전압을 일정시간 동안 유지하는 캐패시터를 포함하며,
    상기 제 1 접점은 상기 제 1 트랜지스터의 드레인인 발광표시장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 화소회로는,
    게이트에 데이터신호를 전달받아 상기 데이터신호에 대응되는 전류를 생성하는 제 1 트랜지스터;
    상기 데이터신호를 선택적으로 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터;
    상기 제 1 트랜지스터를 선택적으로 다이오드 연결이 되도록 하는 제 3 트랜지스터;
    상기 데이터신호에 대응되는 전압을 저장하는 제 1 캐패시터;
    상기 제 1 트랜지스터의 문턱전압에 대응되는 전압을 저장하는 제 2 캐패시터;
    제 1 전원의 전압을 선택적으로 상기 제 2 캐패시터에 전달하는 제 4 트랜지스터; 및
    발광제어신호를 전달받아 상기 전류를 선택적으로 상기 폴리저항 또는 상기 발광소자에 전달하는 제 5 트랜지스터를 포함하며,
    상기 제 1 접점은 상기 제 5 트랜지스터의 드레인인 발광표시장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 화소회로는,
    제 1 트랜지스터;
    데이터신호를 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터;
    상기 제 1 트랜지스터가 다이오드 연결이 되도록 하는 제 3 트랜지스터;
    초기화신호를 전달하는 제 4 트랜지스터;
    상기 제 1 전원의 전압을 선택적으로 차단하는 제 5 트랜지스터;
    상기 제 1 전원의 전압을 선택적으로 차단하는 제 6 트랜지스터; 및
    상기 초기화신호를 전달받아 초기화되며 상기 데이터신호에 대응되는 전압을 일정시간 유지하여 상기 제 1 트랜지스터의 게이트에 전달하는 캐패시터를 포함하며,
    상기 제 1 접점은 상기 제 6 트랜지스터의 드레인인 발광표시장치의 제조방법.
  8. 발광소자가 연결되는 제 1 접점을 포함하는 복수의 화소회로에 화소전원을 전달하는 제 1 전원선과 상기 제 1 접점을 연결하고 복수의 상기 화소회로에 구동신호를 전달하는 단계; 및
    상기 구동신호에 의해 상기 복수의 화소회로에서 생성된 복수의 화소신호를 파악하는 단계를 포함하는 발광표시장치의 테스트 방법.
  9. 제 8 항에 있어서,
    상기 구동신호는 데이터신호, 주사신호 및 화소전원인 발광표시장치의 테스트 방법.
  10. 제 8 항에 있어서,
    상기 복수의 화소신호는 복수의 데이터선을 통해 외부로 전달되며, 상기 화소신호가 동일한 신호이면, 화소회로는 정상인 것으로 판단하고,
    상기 복수의 데이터선을 통해 출력되는 상기 복수의 신호 중 적어도 하나의 신호가 다른 신호이면, 상기 복수의 화소회로 중 적어도 하나의 화소회로는 불량인 것으로 판단하는 발광표시장치의 테스트 방법.
  11. 제 8 항에 있어서,
    상기 복수의 화소신호는 복수의 화소전원을 전달하는 제 1 전원선을 통해 외부로 전달되며, 상기 화소신호가 동일한 신호이면, 화소회로는 정상인 것으로 판단하고,
    상기 복수의 상기 제 1 전원선을 통해 출력되는 상기 복수의 신호 중 적어도 하나의 신호가 다른 신호이면, 상기 복수의 화소회로 중 적어도 하나의 화소회로는 불량인 것으로 판단하는 발광표시장치의 테스트 방법.
  12. 제 10 항에 있어서,
    테스트 모듈이 상기 데이터선에 연결되어 상기 화소신호를 파악하도록 하는 발광표시장치의 테스트 방법.
KR1020050040310A 2005-05-13 2005-05-13 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법 KR100700820B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050040310A KR100700820B1 (ko) 2005-05-13 2005-05-13 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법
US11/432,181 US7417215B2 (en) 2005-05-13 2006-05-11 Fabrication method and test method for light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050040310A KR100700820B1 (ko) 2005-05-13 2005-05-13 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20060117772A true KR20060117772A (ko) 2006-11-17
KR100700820B1 KR100700820B1 (ko) 2007-03-27

Family

ID=37418255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050040310A KR100700820B1 (ko) 2005-05-13 2005-05-13 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법

Country Status (2)

Country Link
US (1) US7417215B2 (ko)
KR (1) KR100700820B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259095B2 (en) * 2009-08-20 2012-09-04 Global Oled Technology Llc Optically testing chiplets in display device
KR20140141373A (ko) 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN104809970B (zh) 2015-05-14 2017-11-28 京东方科技集团股份有限公司 用于检测显示面板的方法
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
CN107731143B (zh) * 2017-11-24 2020-12-25 武汉华星光电半导体显示技术有限公司 Amoled显示器的测试电路和测试方法、amoled显示器
CN110827730B (zh) * 2019-11-28 2022-12-13 京东方科技集团股份有限公司 一种检测ltpsamoled显示基板像素区晶体管特性的电路与方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322874A (ja) 2002-04-30 2003-11-14 Optrex Corp 液晶表示素子
JP4089289B2 (ja) * 2002-05-17 2008-05-28 株式会社日立製作所 画像表示装置
JP3912313B2 (ja) * 2003-03-31 2007-05-09 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器

Also Published As

Publication number Publication date
KR100700820B1 (ko) 2007-03-27
US20060255244A1 (en) 2006-11-16
US7417215B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
KR100809179B1 (ko) 픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치
US20220309970A1 (en) Pixel circuit, driving method thereof and display device
CN108806602B (zh) 有机发光显示面板
US7839479B2 (en) Thin film transistor array substrate comprising a first insulating layer completely covering the dummy testing pad, display using the same, and fabrication method thereof
CN106157883B (zh) 有机发光二极管显示器
CN100421145C (zh) 发光显示器及构造该发光显示器的方法
KR100699997B1 (ko) 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
KR20140141373A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR101931175B1 (ko) 쇼트 불량 검사 방법, 표시 장치의 쇼트 불량 검사 방법 및 유기 발광 표시 장치의 쇼트 불량 검사 방법
CN107393456B (zh) 一种显示面板及其检测方法、检测系统
KR100700820B1 (ko) 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법
KR20130124008A (ko) 유기 발광 표시 장치, 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치
JP5899292B2 (ja) 画素駆動回路及びディスプレイ装置
WO2020199540A1 (zh) 阵列基板及其测试方法、制造方法和测试装置以及显示面板制造方法
KR20130120315A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
CN100517445C (zh) 有源矩阵器件
JP6927805B2 (ja) 発光素子基板の検査方法および発光素子基板
KR100599607B1 (ko) 발광 표시 장치 및 그 구동 방법
WO2023159425A1 (zh) 显示基板和显示装置
KR20140010305A (ko) 표시장치 및 유기발광표시장치
US20050140603A1 (en) Light emitting display device and display panel thereof
KR100589384B1 (ko) 신호 체크 방법 및 이를 이용한 발광 표시 장치
KR20060001532A (ko) 발광 표시 장치 및 그 데이터 구동장치
KR20210134158A (ko) 전자 장치 및 이의 제조 방법
KR20210084063A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13