KR20060113281A - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 소자분리 공정에서 트랜치 마스크인 질화막 패턴 형성 후, 반도체기판에 경사 이온주입을 실시하여 트랜치의 에지 상부의 반도체기판에 이온주입영역을 형성하고, 트랜치 형성 및 소자분리 산화막을 형성하였으므로, 상기 이온주입영역에 의해 활성영역의 폭 감소로 인한 Vt감소가 방지되어 소자의 동작 특성 및 리플레쉬 특성이 향상된다.

소자분리 산화막, 이온주입

Description

반도체소자의 제조방법 {Manufacturing method for semiconductor device}

도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 제조공정도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체기판 12 : 패드산화막

14 : 질화막 16 : 감광막 패턴

18 : 이온주입영역 20 : 트랜치

본 발명은 반도체소자의 소자분리방법에 관한 것으로서, 특히 얕은 트랜치 소자분리(shallow trench isolation; 이하 STI라 칭함) 공정에서 트랜치 형성 전에 경사이온주입을 통하여 트랜치의 에지 부분 상부에 이온주입 영역을 형성하여 활성영역 폭 감소에 따른 Vt 감소를 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리방법에 관한 것이다.

일반적으로 반도체소자는 트랜지스터나 캐패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조 방법으로는 질화막 패턴을 마스크로 하여 실리콘 반도체기판을 열산화시키는 통상의 LOCOS나, 반도체기판 상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트랜치(trench) 분리 등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅이 생성되어 기판 스트레스에 의한 격자 결함이 발생되는 단점이 있다.

따라서 고집적 소자에서는 비교적 기판 손상이 적은 얕은 깊이의 트랜치를 형성하고 이를 산화막으로 메운 후에 활성영역상의 산화막을 제거하는 STI 방법이 사용되고 있다.

도시되어 있지는 않으나, 종래 기술에 따른 반도체소자의 소자분리 공정을 살펴보면 다음과 같다.

먼저, 실리콘 웨이퍼 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고, 상기 패드 산화막 상에 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키고 후속 화학-기계적 연마(chemical-mechanical polishing; 이하 CMP라 칭 함) 공정에서 식각정지층이 되는 질화막 패턴을 전면 도포 및 사진식각 방법으로 형성한다.

그다음 상기 질화막 패턴을 식각 마스크로 하여 반도체기판의 소정 두께를 제거하여 트랜치를 형성한 후, 상기 구조의 전표면에 고밀도 플라즈마 CVD 공정으로 소자분리산화막을 형성하여 상기 트랜치를 메우고, 상기 질화막 패턴을 식각정지층으로 하여 CMP 공정을 실시하여 상기 트랜치를 메운 소자분리 산화막만 남게 한 후, 상기 질화막 패턴을 제거하여 소자분리 공정을 완성한다.

상기와 같이 종래 기술에 따른 반도체소자의 제조방법은, 트랜치 소자분리는 활성영역 폭이 감소됨에 따라 Vt가 감소되어 소자의 동작 특성을 열화시키고, 리플레쉬 특성을 저하시키는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 STI 공정에서 트랜치의 에지 상부에 별도의 불순물 이온주입을 실시하여 Vt 감소를 방지하여 공정수율 및 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 소자분리 방법의 특징은,

반도체기판 상에 패드산화막을 형성하는 공정과,

상기 패드산화막상에 트랜치 식각용의 질화막 패턴을 형성하는 공정과,

상기 질화막 패턴에 의해 노출되어있는 패드산화막을 식각하여 소자분리영역의 반도체기판을 노출시키는 공정과,

상기 노출되어 있는 반도체기판에 경사 이온주입을 실시하여 트랜치 에지 상부에 이온주입영역을 형성하는 공정과,

상기 노출되어 있는 반도체기판을 일정 깊이를 식각하여 트랜치를 형성하는 공정과,

상기 트랜치를 메우는 소자분리 산화막을 형성하는 공정을 구비함에 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.

도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 제조 공정도이다.

먼저, 실리콘 웨이퍼 반도체기판(10)의 표면을 열산화시켜 질화막의 스트레스에 의한 기판 손상을 방지하는 패드산화막(12)을 형성하고, 상기 패드 산화막(14) 상에 후속 식각 공정에서의 식각정지층으로 사용될 질화막(14)을 형성한 후, 상기 질화막(14) 상에 소자분리 마스크인 감광막 패턴(16)을 형성한다. (도 1a 참조).

그다음 상기 감광막 패턴(16)을 마스크로 노출되어 있는 질화막(14)과 패드산화막(12)을 순차적으로 제거하여 반도체기판(10)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 질화막(14) 패턴을 형성한다. (도 1b 참조).

그후, 상기 질화막(14) 패턴 및 감광막 패턴(16)을 마스크로 상기 반도체기판(10)에 경사 이온주입을 실시하여 상기 트랜치로 예정되어 있는 부분의 에지 상부에 이온주입영역(18)을 형성한다. (도 1c 참조).

그다음 상기 질화막(14) 패턴에 의해 노출되어있는 반도체기판(10)의 일정깊이를 식각하여 트랜치(20)를 형성하고, 상기 감광막 패턴(16)을 제거한다. (도 1d 참조).

그후 도시되어 있지는 않으나, 상기 구조의 전표면에 소자분리 산화막을 형성하여 상기 트랜치를 메우되, 고밀도 플라즈마 유.에스.지(HDP- USG)막과 같은 매립특성이 우수한 산화막 재질로 형성하고, 상기 질화막 패턴을 식각정지층으로 하여 그 상부의 소자분리산화막을 CMP 방법으로 제거한 후, 상기 질화막 패턴을 제거하여 소자분리 공정을 완성한다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조공정에서의 소자분리방법은 트랜치 마스크인 질화막 패턴 형성 후, 반도체기판에 경사 이온주입을 실시하여 트랜치의 에지 상부의 반도체기판에 이온주입영역을 형성하고, 트랜치 형성 및 소자분리 산화막을 형성하였으므로, 상기 이온주입영역에 의해 활성영역의 폭 감소로 인한 Vt감소가 방지되어 소자의 동작 특성 및 리플레쉬 특성이 향상되는 이점이 있다.

Claims (1)

1. 반도체기판 상에 패드산화막을 형성하는 공정과,

   상기 패드산화막상에 트랜치 식각용의 질화막 패턴을 형성하는 공정과,

   상기 질화막 패턴에 의해 노출되어있는 패드산화막을 식각하여 소자분리영역의 반도체기판을 노출시키는 공정과,

   상기 노출되어 있는 반도체기판에 경사 이온주입을 실시하여 트랜치 에지 상부에 이온주입영역을 형성하는 공정과,

   상기 노출되어 있는 반도체기판을 일정 깊이를 식각하여 트랜치를 형성하는 공정과,

   상기 트랜치를 메우는 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 제조방법.

Images