KR20060107930A - 전기 광학 장치 및 그 제조 방법, 및 전자 기기 - Google Patents

전기 광학 장치 및 그 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20060107930A
KR20060107930A KR1020060032306A KR20060032306A KR20060107930A KR 20060107930 A KR20060107930 A KR 20060107930A KR 1020060032306 A KR1020060032306 A KR 1020060032306A KR 20060032306 A KR20060032306 A KR 20060032306A KR 20060107930 A KR20060107930 A KR 20060107930A
Authority
KR
South Korea
Prior art keywords
pixel
substrate
data line
potential side
side electrode
Prior art date
Application number
KR1020060032306A
Other languages
English (en)
Other versions
KR100769070B1 (ko
Inventor
야스지 야마사키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060107930A publication Critical patent/KR20060107930A/ko
Application granted granted Critical
Publication of KR100769070B1 publication Critical patent/KR100769070B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05G—SAFES OR STRONG-ROOMS FOR VALUABLES; BANK PROTECTION DEVICES; SAFETY TRANSACTION PARTITIONS
    • E05G1/00—Safes or strong-rooms for valuables
    • E05G1/02—Details
    • E05G1/024—Wall or panel structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05G—SAFES OR STRONG-ROOMS FOR VALUABLES; BANK PROTECTION DEVICES; SAFETY TRANSACTION PARTITIONS
    • E05G2700/00—Safes or accessories thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 등의 전기 광학 장치에 있어서, 적층 구조나 제조 프로세스의 단순화를 도모하며, 또한 고품질의 표시를 가능하게 한다.
전기 광학 장치는, 데이터선 및 주사선과, 기판상에서 데이터선보다 하층측에 배치된 박막 트랜지스터를 구비한다. 또한, 기판상에서 평면적으로 보아 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 데이터선보다 상층측에 배치되어 있으며, 화소 전위측 전극, 유전체막 및 고정 전위측 전극이 하층측부터 순서대로 적층된 축적 용량과, 화소마다 배치되고 또한 축적 용량보다 상층측에 배치되어 있으며, 화소 전위측 전극 및 박막 트랜지스터에 전기적으로 접속된 화소 전극을 구비한다. 고정 전위측 전극 및 화소 전위측 전극의 적어도 한 쪽은, 제 1 도전성 차광막을 포함하여 이루어진다.
화소 전극, 도전성 차광막

Description

전기 광학 장치 및 그 제조 방법, 및 전자 기기 {ELECTRO-OPTICAL DEVICE, METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1 은 본 발명의 제 1 실시 형태에 관련된 액정 장치의 전체 구성을 나타내는 평면도.
도 2 는 도 1 의 H-H'의 단면도.
도 3 은 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도.
도 4 는 제 1 실시 형태에 관련된 TFT 어레이 기판상의 화소군의 평면도이고, 하층 부분 (도 7에 있어서의 부호 6a (데이터선) 까지의 하층 부분) 에 관련된 구성만을 나타내는 것임.
도 5 는 제 1 실시 형태에 관련된 TFT 어레이 기판상의 화소군의 평면도이고, 상층 부분 (도 7에 있어서의 부호 6a (데이터선) 을 초과한 상층 부분) 에 관련된 구성만을 나타내는 것임.
도 6 은 도 4 및 도 5 를 중첩한 경우의 평면도이고, 일부를 확대한 것임.
도 7 은 도 4 및 도 5 를 중첩한 경우의 A-A' 단면도.
도 8 은 제 1 실시 형태의 변형예에 있어서의 도 7 과 동일한 취지의 단면도.
도 9 는 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내 는 단면도 (단면도 1).
도 10 은 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 2).
도 11 은 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 3).
도 12 는 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 4).
도 13 은 제 1 실시 형태에 관련된 액정 장치의 제조 공정을 순서대로 나타내는 단면도 (단면도 5).
도 14 는 전기 광학 장치를 적용한 전자 기기의 일례인 프로젝터의 구성을 나타내는 평면도.
도 15 는 전기 광학 장치를 적용한 전자 기기의 일례인 PC 의 구성을 나타내는 사시도.
도 16 은 전기 광학 장치를 적용한 전자 기기의 일례인 휴대 전화의 구성을 나타내는 사시도.
부호의 설명
1a···반도체층 1a'···채널 영역
3a, 3b···게이트 전극 6a···데이터선
9a···화소 전극 10···TFT 어레이 기판
10a···화상 표시 영역 11a···주사선
12···하지 절연막 12cv···컨택트홀
16···배향막 20···대향 기판
21···대향 전극 22···배향막
23···차광막 30···TFT
41,42,43···층간 절연막 50···액정층
70···축적 용량 71···하부 전극
75···유전막 81,83,84,85···컨택트홀
300···용량 전극 600···중계층.
[특허문헌 1] 일본 공개특허공보 제2002-156652호
[특허문헌 2] 일본 공개특허공보 평6-3703호
[특허문헌 3] 일본 공개특허공보 평7-49508호
기술분야
본 발명은 예를 들어, 액정 장치 등과 같은 전기 광학 장치 및 그 제조 방법, 또는 예를 들어, 액정 프로젝터 등과 같은 전자 기기의 기술분야에 관한 것이다.
배경기술
이러한 종류의 전기 광학 장치는, 기판상에, 화소 전극과, 그 화소 전극의 선택적인 구동을 행하기 위한 주사선, 데이터선, 및 화소 스위칭용 소자로서의 TFT (Thin Film Transistor) 를 구비하여, 액티브 매트릭스 구동이 가능하도록 구성된다. 또한, 고콘트라스트화 등을 목적으로 하여, TFT 와 화소 전극 사이에 축적 용량이 형성되는 경우가 있다. 이상의 구성 요소는 기판상에 고밀도로 만들어져, 화소 개구율의 향상이나 장치의 소형화가 도모된다 (예를 들어, 특허문헌 1 참조).
이와 같이, 전기 광학 장치에는 더욱 더 표시의 고품질화나 소형화·고세밀화가 요구되고 있고, 상기 이외에도 여러 가지 대책이 강구되고 있다. 예를 들어, TFT 의 반도체층에 광이 입사하면, 광리크 전류가 발생하여 표시 품질이 저하되어버리므로, 그 반도체층 주위에 차광층이 형성된다. 또한, 축적 용량은 가능한 한 용량이 큰 것이 바람직하지만, 그 반면에, 화소 개구율을 희생시키지 않도록 설계하는 것이 바람직하다. 또한, 이들 많은 회로 요소는, 장치를 소형화하기 위해, 기판에 고밀도로 만들어지는 것이 바람직하다.
한편, 이러한 종류의 전기 광학 장치에 있어서의 축적 용량 등의 전자 소자의 형상이나 제조 방법을 연구하여, 장치 성능이나 제조 수율을 높이기 위한 각종 기술도 제안되어 있다 (예를 들어, 특허문헌 2 및 3 참조) .
그러나, 상술한 종래의 각종 기술에 의하면, 고기능화 또는 고성능화에 따라, 기판상에 있어서의 적층 구조가 기본적으로 복잡 고도화되고 있다. 이것은 또한, 제조 방법의 복잡 고도화, 제조 수율의 저하 등을 초래하고 있다. 반대로, 기판상에 있어서의 적층 구조나 제조 프로세스를 단순화하고자 하면, 차광 성능의 저하나, 특히 화소 전극과 그 하층측에 위치하는 기생 용량에 의한 화상 신호의 열화 등에 의한 표시 품위의 저하를 초래하게 된다는 기술적 문제가 있다.
본 발명은, 예를 들어 상기 문제점을 감안한 것이며, 적층 구조나 제조 프로세스의 단순화를 도모하는데 적합하고, 또한 고품질인 표시가 가능한 전기 광학 장치 및 그 제조 방법, 그리고 그와 같은 전기 광학 장치를 구비하여 이루어지는 전자 기기를 제공하는 것을 과제로 한다.
과제를 해결하기 위한 수단
본 발명의 전기 광학 장치는 상기 과제를 해결하기 위해, 기판상에, 서로 교차하여 연장되는 데이터선 및 주사선과, 상기 기판상에서 상기 데이터선보다 하층측에 배치된 박막 트랜지스터와, 상기 기판상에서 평면적으로 보아 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 데이터선보다 상층측에 배치되며, 화소 전위측 전극, 유전체막 및 고정 전위측 전극이 하층측부터 순서대로 적층된 축적 용량과, 상기 기판상에서 평면적으로 보아 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 배치되고 또한 상기 축적 용량보다 상층측에 배치되며, 상기 화소 전위측 전극 및 상기 박막 트랜지스터에 전기적으로 접속된 화소 전극을 구비하고, 상기 고정 전위측 전극 및 상기 화소 전위측 전극의 적어도 한 쪽은, 제 1 도전성 차광막을 포함하여 이루어진다.
본 발명의 전기 광학 장치에 의하면, 그 동작시에는, 박막 트랜지스터가, 주사선에 선택되는 화소 위치의 화소 전극에 대하여 데이터선으로부터 데이터 신호를 인가함으로써 액티브 매트릭스 구동이 가능하다. 이 때, 축적 용량에 의해 화소 전극에 있어서의 전위 유지 특성이 향상되어, 표시의 고콘트라스트화가 가능해진다.
본 발명에서는 특히, 데이터선보다 상층측에 배치되고 또한 채널 영역에 대향하는 영역을 포함하는 영역에 배치된 축적 용량은, 고정 전위측 전극 및 화소 전위측 전극의 적어도 한 쪽에 제 1 도전성 차광막을 포함한다. 이로 인해, 데이터선상에 층간 절연막을 개재시켜 근접 배치 가능한 축적 용량에 의해, 상층측에서의 입사광에 대하여 박막 트랜지스터의 채널 영역을 확실히 차광할 수 있다. 그 결과, 상술한 바와 같은 동작시에, 박막 트랜지스터에 있어서의 광리크 전류는 저감되어 콘트라스트비를 향상시킬 수 있어, 고품위의 화상 표시가 가능해진다.
또한, 화소 전극은, 축적 용량보다 상층측에 화소마다 배치되어 있다. 여기에서, 화소 전극 아래에는 층간 절연막을 사이에 두고, 축적 용량의 고정 전위측 전극이 있기 때문에, 화소 전극의 바로 아래의 도전막의 전위는 고정 전위가 된다. 여기에서 「고정 전위」란, 화상 데이터의 내용에 관계없이 적어도 소정 기간씩 고정된 전위를 의미한다. 예를 들어, 접지 전위 또는 그라운드 전위와 같이, 시간축에 대하여 완전히 일정 전위로 고정된 고정 전위여도 된다. 혹은, 공통 전극 전위 또는 대향 전극 전위와 같이, 예를 들어 화상 신호에 관련된 홀수 필드 기간에는 제 1 고정 전위에 고정되고, 짝수 필드 기간에는 제 2 고정 전위에 고정되는 것과 같이, 시간축에 대하여 일정 기간씩 일정 전위로 고정된 고정 전위여도 된다. 이로 인해, 기판상에서 평면적으로 보아, 축적 용량이 인접하는 화소 전극과 근접하고 혹은 적어도 일부에서 겹쳐져 배치되어 있더라도, 인접하는 화소 전극과 화소 전위측 전극에서 전기적인 간섭, 즉 전기적인 커플링이 생기는 것을 방지할 수 있다. 즉, 인접하는 화소 전극과 화소 전위측 전극의 각 전위가 상이하더라도, 인접하는 화소 전극과 화소 전위측 전극간에는 고정 전위측 전극이 존재하기 때문에, 상호의 전기적 영향을 차단할 수 있다. 따라서, 인접하는 화소 전극과 화소 전위측 전극간, 즉 서로 인접하는 화소 전극간에서 전기적인 간섭이 생기는 것을 방지할 수 있다. 따라서, 콘트라스트비를 향상시킬 수 있어, 고품위인 화상 표시가 가능해진다.
또한, 이러한 차광성 및 전기적인 간섭에 관한 이익은, 기판상에, 박막 트랜지스터, 데이터선, 축적 용량, 및 화소 전극이 순서대로 층간 절연막을 개재시켜 적층되고 있다고 하는, 비교적 간단한 기본 구성에 의해 얻어진다.
이상의 결과, 기판상에 있어서의 적층 구조의 단순화를 도모하면서, 축적 용량의 존재에 의해, 광리크 전류와 화소 전극에 관련된 전기적인 간섭에 의한 악영향을 저감시킬 수 있어, 고품위의 화상 표시가 가능해진다. 또한, 기판상에 있어서의 적층 구조의 단순화는, 제조 프로세스의 단순화, 수율의 향상으로도 이어진다.
본 발명의 전기 광학 장치의 일 양태에서는, 상기 박막 트랜지스터는, 상기 기판상에서 평면적으로 보아 상기 데이터선 및 주사선의 교차에 대응하고, 상기 데 이터선에 의해 상기 채널 영역이 적어도 부분적으로 덮이도록 배치되고, 상기 데이터선은, 제 2 도전성 차광막을 포함하여 이루어진다.
이 양태에 의하면, 박막 트랜지스터는, 상층측에 배치된 데이터선에 의해 채널 영역이 적어도 부분적으로 덮여 있고, 데이터선은, 제 2 도전성 차광막을 포함한다. 이로 인해, 채널 영역에 근접 배치 가능한 데이터선에 의해, 상층측에서의 입사광에 대하여 박막 트랜지스터의 채널 영역을 한층더 확실히 차광할 수 있다. 이 결과, 상술한 바와 같은 동작시에, 박막 트랜지스터에 있어서의 광리크 전류는 저감되어 콘트라스트비를 향상시킬 수 있어, 고품위의 화상 표시가 가능해진다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 주사선은, 상기 기판상에서 평면적으로 보아 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 또한 상기 기판상에서 상기 박막 트랜지스터의 하층측에 배치되며, 상기 박막 트랜지스터의 게이트에 컨택트홀을 개재시켜 접속되고, 제 3 도전성 차광막을 포함하여 이루어진다.
이 양태에 의하면, 박막 트랜지스터의 하층측에, 채널 영역에 대향하는 영역을 포함하도록 배치된 주사선은, 제 3 도전성 차광막을 포함하고 있다. 이로 인해, 기판에 있어서의 이면 반사나, 복판식 프로젝터 등에서 다른 전기 광학 장치로부터 발생되어 합성 광학계를 빠져나오는 광 등의 복귀광에 대해서도, 주사선에 의해 채널 영역을 하층측에서 차광할 수 있다. 이 결과, 상층측에서의 입사광 및 하층측에서의 복귀광의 양쪽에 대하여, 박막 트랜지스터의 채널 영역을 확실히 차광할 수 있다.
한편, 주사선은, 박막 트랜지스터의 게이트에 컨택트홀을 통하여 접속되어 있다. 여기에서 「컨택트홀」이란, 층간 절연막의 상하에 형성되는 도전층을 서로 도통시키기 위해 층간 절연막을 두께 방향으로 관통하는 구멍을 가리키며, 예를 들어, 상측의 도전층이 그 내부에 떨어져 들어가게 된 결과, 하측의 도전층과 접하는 경우 (즉, 이른바 컨택트홀인 경우) 나, 내부에 도전 재료를 매입하여 그 일단을 상측의 도전층에 접촉시키고, 타단을 하측의 도전층에 접촉시키는 경우 (즉, 플러그로서 형성되는 경우) 를 포함한다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 기판상에서, 상기 주사선, 상기 박막 트랜지스터, 상기 데이터선, 상기 축적 용량 및 상기 화소 전극의 층간 중 적어도 1 개소에는, 평탄화 처리가 실행된 층간 절연막이 적층되어 있다.
이 양태에 의하면, 기판상에서, 주사선, 박막 트랜지스터, 데이터선, 축적 용량 및 화소 전극이 층간 절연막을 개재시켜 적층된다. 적층 직후의 층간 절연막의 표면에는, 하층측의 이들 요소에 기인한 요철이 생긴다. 그래서, 이렇게 생긴 요철을, 예를 들어, 화학적 연마 처리 (Chemical Mechanical Polishing : CMP) 나 연마 처리, 스핀 코트 처리, 오목한 부분의 매립 처리 등의 평탄화 처리에 의해 제거하면, 층간 절연층의 표면은 평탄화된다. 예를 들어, 이러한 적층 구조를 갖는 기판과, 이것에 대향하는 대향 기판 사이에 액정 등의 전기 광학 물질을 끼워넣는 경우에는, 기판 표면이 평탄하므로, 전기 광학 물질의 배향 상태에 혼란이 생기게 할 가능성을 저감시킬 수 있어, 보다 고품위인 표시가 가능해진다. 한편, 이러한 평탄화 처리는, 바람직하게는 모든 층간 절연막의 표면에 대하여 행하면 되지만, 어느 하나의 층간 절연막의 표면에 대하여 행하는 경우에도, 전혀 평탄화 처리를 하지 않는 경우와 비교하여 기판 표면이 다소나마 평탄하기 때문에, 전기 광학 물질의 배향 상태에 혼란이 생기게 할 가능성을 저감시킬 수 있다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 유전체막은, 상기 기판상에서 평면적으로 보아 상기 화소마다의 개구 영역의 간격에 위치하는 비개구 영역에 형성되어 있다.
이 양태에 의하면, 유전체막은, 비개구 영역에 형성되어 있도록, 즉, 개구 영역에 거의 또는 전혀 형성되어 있지 않도록 할 수 있다. 따라서, 유전체막이, 가령 불투명한 막이라해도, 개구 영역에 있어서의 투과율을 저하시키지 않는다. 따라서, 용량의 유전체막에 대해서는, 투과율을 고려하지 않아도 되어, 유전율이 높은 규소 질화막 등을 이용할 수 있다.
이로 인해, 유전체막은, 수분이나 습기를 막기 위한 막으로서도 기능시키는 것이 가능해지고, 내수성, 내습성을 높이는 것도 가능해진다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 유전체막은, 상기 기판상에서 평면적으로 보아 상기 화소마다의 개구 영역을 제외한 영역에 형성되어 있다.
이 양태에 의하면, 유전체막은, 화소마다의 개구 영역을 제외한 영역에 형성되어 있고, 화소마다의 개구 영역에 형성되어 있지 않다. 이로 인해, 유전체막이, 가령 불투명한 막이라해도, 개구 영역에 있어서의 투과율을 저하시키지 않는 다. 따라서, 용량의 유전체막에 대해서는, 투과율을 고려하지 않아도 되어, 유전율이 높은 규소 질화막 등을 이용할 수 있다.
이로 인해, 유전체막은, 수분이나 습기를 막기 위한 막으로서도 기능시키는 것이 가능해지고, 내수성, 내습성을 높이는 것도 가능해진다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 데이터선에서의 상기 채널 영역에 대향하는 측에는, 상기 데이터선의 본체를 구성하는 도전막에 비해 반사율이 낮은 도전막이 형성되어 있다.
이 양태에 의하면, 데이터선에 있어서의 채널 영역에 대향하는 측의 면, 즉 데이터선의 하층측의 면에서의, 기판에 있어서의 이면 반사나, 복판식 프로젝터 등에서 다른 전기 광학 장치로부터 발생되어 합성 광학계를 빠져나오는 광 등의 복귀광의 반사를 방지할 수 있다. 따라서, 채널 영역에 대한 광의 영향을 저감시킬 수 있다. 이러한 데이터선은, 데이터선에 있어서의 채널 영역에 대향하는 측의 면, 즉 데이터선의 하층측의 면에, 예를 들어 데이터선의 본체를 구성하는 Al 막 등 보다도 반사율이 낮은 재질의 메탈, 혹은, 배리어 메탈을 형성하면 된다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 화소 전위측 전극에 있어서의, 적어도 상기 고정 전위측 전극에 상기 유전체막을 개재시켜 대향하는 가장자리는, 테이퍼 형상이다.
이 양태에 의하면, 테이퍼 형상이기 때문에, 가장자리 부근에서의 화소 전위측 전극과 고정 전위측 전극과의 간격은, 테이퍼 형상이 아닌 경우와 비교하여 넓다. 따라서, 가장자리 부근에서의 제조 불량으로 쇼트가 생길 가능성이나, 전 계 집중에 의해 결함이 생길 가능성을 저감할 수 있다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 고정 전위측 전극은, 상기 기판상에서 평면적으로 보아, 상기 화소 전위측 전극이 형성된 영역에 포함된 영역에 형성되어 있다.
이 양태에 의하면, 화소 전위측 전극의 가장자리 부근에 있어서, 유전체막을 사이에 두고 대향하는 측에 고정 전위측 전극이 형성되어 있지 않기 때문에, 가장자리 부근에서의 제조 불량으로 쇼트가 생길 가능성이나, 전계 집중에 의해 결함이 생길 가능성을 저감할 수 있다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 기판상에, 상기 데이터선과 동일한 층의 도전막으로 형성되어 있고, 상기 화소 전위측 전극과 상기 박막 트랜지스터의 드레인을 중계 접속하는 중계층을 더 구비한다.
이 양태에 의하면, 화소 전위측 전극 박막 트랜지스터의 드레인은, 중계층을 개재시켜 전기적으로 접속되는, 즉 중계 접속된다. 화소 전위측 전극과 중계층, 및 중계층과 박막 트랜지스터는, 예를 들어 각 사이의 층간 절연막에 뚫린 컨택트홀을 통해 접속된다. 따라서, 화소 전위측 전극 및 드레인간의 층간 거리가 길어서 하나의 컨택트홀로 양자간을 접속하는 것이 곤란해지는 사태를 회피할 수 있다. 여기에서 특히, 데이터선과 중계층은 동일한 층의 도전막으로 형성되어 있기 때문에, 적층 구조 및 제조 공정의 복잡화를 초래하지 않는다. 더구나, 중계층은, 데이터선과 동일하게 제 2 도전성 차광막으로 이루어지기 때문에, 중계층의 존재에 의해 차광 성능을 낮추는 것도 거의 없다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 화소 전극은, 상기 화소 전위측 전극의 연장부를 중계하고, 상기 중계층에 전기적으로 접속되어 있다.
이 양태에 의하면, 화소 전극과 중계층은, 화소 전위측 전극의 연장부를 중계하여 전기적으로 접속된다. 즉, 화소 전극과 연장부, 및 연장부와 중계층은, 예를 들어 각 사이의 층간 절연막에 뚫린 컨택트홀을 통해 접속된다. 따라서, 화소 전극 및 드레인간의 층간 거리가 길어서 하나의 컨택트홀로 양자간을 접속하는 것이 곤란해지는 사태를 회피할 수 있다. 더구나, 적층 구조 및 제조 공정의 복잡화를 초래하지 않는다. 또한, 평면적으로 보아, 연장부와 중계층의 접속 지점, 즉 예를 들어 컨택트홀을 뚫는 지점에, 고정 전위측 전극을 형성하지 않음으로써, 이러한 접속을 용이하게 구축할 수 있다.
본 발명의 전자 기기는, 상술한 본 발명의 전기 광학 장치를 구비하여 이루어지기 때문에, 고품위의 화상을 표시 가능한, 텔레비전, 휴대 전화, 전자수첩, 워드 프로세서, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 워크 스테이션, 텔레비전 전화, POS 단말, 터치 패널 등, 또는 전기 광학 장치를 노광용 헤드로서 사용한 프린터, 복사기, 팩시밀리 등의 화상 형성 장치 등, 각종 전자 기기를 실현할 수 있다. 또한, 본 발명의 전자 기기로서, 예를 들어, 전자 종이 등의 전기 영동 장치, 전자 방출 장치 (Field Emission Display 및 Conduction Electron-Emitter Display) 등을 실현하는 것도 가능하다.
본 발명의 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해서, 기판상에, 서로 교차하여 연장되는 데이터선 및 주사선과, 상기 데이터선보다 하층측 에 배치된 톱게이트형의 박막 트랜지스터와, 상기 데이터선보다 상층측에 배치된 축적 용량과, 상기 축적 용량보다 상층측에 배치된 화소 전극을 구비한 전기 광학 장치의 제조 방법으로서, 상기 기판상의 평면적으로 보아 상기 데이터선 및 주사선의 교차에 대응하는 영역에, 상기 박막 트랜지스터를 형성하는 공정과, 상기 박막 트랜지스터보다 상층측에, 상기 데이터선을 형성하는 공정과, 상기 축적 용량을, 상기 기판상에서 평면적으로 보아 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에, 상기 데이터선보다 상층측에 화소 전위측 전극, 유전체막 및 고정 전위측 전극이 순서대로 적층되도록 또한 상기 고정 전위측 전극 및 상기 화소 전위측 전극의 적어도 한 쪽이 제 1 도전성 차광막이 포함되도록, 형성하는 공정과, 상기 축적 용량상에, 상기 기판상에서 평면적으로 보아 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다, 상기 박막 트랜지스터 및 상기 화소 전위측 전극에 전기적으로 접속되도록, 상기 화소 전극을 형성하는 공정을 포함한다.
본 발명의 전기 광학 장치의 제조 방법에 의하면, 상술한 본 발명의 전기 광학 장치를 제조할 수 있다. 여기에서 특히, 기판상의 적층 구조가 비교적 단순하기 때문에, 제조 프로세스의 단순화를 도모할 수 있고, 수율도 향상 가능하다.
본 발명의 전기 광학 장치의 제조 방법의 일 양태에서는, 상기 축적 용량을 형성하는 공정은, 상기 화소 전위측 전극에서의, 적어도 상기 고정 전위측 전극에 상기 유전체막을 개재시켜 대향하는 가장자리에, 습식 에칭, 플라즈마 에칭, 및 O2 클리닝 중 적어도 하나에 의해 테이퍼를 형성하는 공정을 포함한다.
이 양태에 의하면, 화소 전위측 전극에 있어서의 테이퍼를, 습식 에칭, 플라즈마 에칭, 및 O2 클리닝 중의 적어도 하나에 의해 비교적 간단히 형성할 수 있다. 이와 같이 테이퍼를 형성함으로써, 그 후의 제조 공정 등에 있어서, 화소 전위측 전극의 가장자리 부근에 결함이 생기거나, 전계 집중에 의해 결함이 생길 가능성을 저감할 수 있다. 또한, 테이퍼를 형성하는 공정에 더하여, 고정 전위측 전극을, 기판상에서 평면적으로 보아 화소 전위측 전극보다도 작은 영역에 형성하는 공정을 포함해도 된다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시 형태로부터 분명해진다.
발명을 실시하기 위한 최선의 형태
이하에서는, 본 발명의 실시 형태에 대해 도면을 참조하면서 설명한다. 이하의 실시 형태에서는, 본 발명의 전기 광학 장치의 일례인 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.
<제 1 실시 형태>
본 발명의 제 1 실시 형태에 관련된 액정 장치에 대해서, 도 1 내지 도 8 을 참조하여 설명한다.
<전기 광학 장치의 전체 구성>
우선, 도 1 및 도 2 를 참조하여, 본 실시 형태에 관련된 액정 장치의 전체 구성에 대해 설명한다. 여기에서 도 1 은, 본 실시 형태에 관련된 액정 장치의 구성을 나타내는 평면도이고, 도 2 는, 도 1 의 H-H' 선에서의 단면도이다.
도 1 및 도 2 에 있어서, 본 실시 형태에 관련된 액정 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 액정층 (50) 이 봉입되어 있고, TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 화상 표시 영역 (10a) 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 서로 접착되어 있다.
도 1 에 있어서, 시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 프레임 영역을 규정하는 차광성의 프레임 차광막 (53) 이, 대향 기판 (20) 측에 형성되어 있다. 주변 영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 한 변을 따라 형성되어 있다. 이 한 변을 따른 시일 영역 보다도 내측에, 샘플링 회로 (7) 가 프레임 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또한, 주사선 구동 회로 (104) 는, 이 한 변에 인접하는 2 개의 변을 따른 시일 영역의 내측에, 프레임 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또한, TFT 어레이 기판 (10) 상에는, 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에, 양 기판 사이를 상하 도통재 (107) 로 접속하기 위한 상하 도통 단자 (106) 가 배치되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에서 전기적인 도통을 얻을 수 있다.
TFT 어레이 기판 (10) 상에는, 외부 회로 접속 단자 (102) 와, 데이터선 구동 회로 (101), 주사선 구동 회로 (104), 상하 도통 단자 (106) 등을 전기적으로 접속하기 위해 인회 배선 (90) 이 형성되어 있다.
도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 구동 소자인 화소 스위칭용의 TFT (Thin Film Transistor) 나 주사선, 데이터선 등의 배선이 만들어진 적층 구조가 형성된다. 화상 표시 영역 (10a) 에는, 화소 스위칭용 TFT 나 주사선, 데이터선 등의 배선의 상층에 화소 전극 (9a) 이 형성되어 있다. 또한, 대향 기판 (20) 에 있어서의 TFT 어레이 기판 (10) 과의 대향면 상에, 차광막 (23) 이 형성되어 있다. 그리고, 차광막 (23) 상에, ITO 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9a) 과 대향하여 형성된다.
또한, TFT 어레이 기판 (10) 상에는, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에, 제조 도중이나 출하시의 당해 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로, 검사용 패턴 등이 형성되어 있어도 된다.
<화상 표시 영역의 구성>
다음으로, 본 실시 형태에 관련된 액정 장치의 화소부에서의 구성에 대해서, 도 3 내지 도 8 을 참조하여 설명한다. 여기에서 도 3 은, 액정 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이다. 도 4 내지 도 6 은, TFT 어레이 기판상의 화소부에 관련된 부분 구성을 나타내는 평면도이다. 도 4 및 도 5 는, 각각, 후술하는 적층 구조 중 하층 부분 (도 4) 과 상층 부분 (도 5) 에 상당한다. 도 6 은 적층 구조를 확대한 평면도이고, 도 4 및 도 5 를 중첩시키도록 되어 있다. 도 7 은 도 4 및 도 5 를 중첩시킨 경우의 A-A' 단면도이다. 도 8 은 변형예에 있어서의 도 7 과 동일한 취지의 단면도이다. 또한, 도 7 및 도 8 에 있어서는, 각 층·각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 때문에, 그 각 층·각 부재마다 축척을 다르게 하고 있다.
<화소부의 원리적 구성>
도 3 에 있어서, 본 실시 형태에 관련된 액정 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각 화소 전극 (9a) 및 당해 화소 전극 (9a) 을 스위칭 제어하기 위한 TFT (30) 가 형성되어 있고, 화상 신호가 공급되는 데이터선 (6a) 이 해당 TFT (30) 의 소스에 전기적으로 접속되어 있다. 데이터선 (6a) 에 기입되는 화상 신호 (S1, S2,…, Sn) 는, 이 순서대로 선순차로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선 (6a) 끼리에 대하여, 그룹마다 공급하도록 해도 된다.
또한, TFT (30) 의 게이트에 주사선 (11a) 이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선 (11a) 에 펄스적으로 주사 신호 (G1, G2,···, Gm) 를, 이 순서대로 선순차로 인가하도록 구성되어 있다. 화소 전극 (9a) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT (30) 를 일정 기간만큼 그 스위치를 닫음으로써, 데이터선 (6a) 으로부터 공급되는 화상 신호 (S1, S2,···, Sn) 를 소정 타이밍으로 기입한다.
화소 전극 (9a) 을 개재시켜 전기 광학 물질의 일례로서의 액정에 기입되는 소정 레벨의 화상 신호 (S1, S2,…, Sn) 는, 대향 기판에 형성된 대향 전극과의 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조하여 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위에서 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위에서 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체적으로 액정 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다.
여기에서 유지된 화상 신호가 리크되는 것을 방지하기 위해, 화소 전극 (9a) 과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량 (70) 이 부가되어 있다. 축적 용량 (70) 의 한 쪽 전극은, 화소 전극 (9a) 과 병렬하여 TFT (30) 의 드레인에 접속되고, 다른 쪽의 전극은, 정전위가 되도록 전위 고정의 용량 배선 (400) 에 접속되어 있다.
<화소부의 구체적 구성>
다음으로, 상술한 동작을 실현하는 화소부의 구체적 구성에 대해서, 도 4 내지 도 8 을 참조하여 설명한다.
도 4 부터 도 8 에서는, 상술한 화소부의 각 회로 요소가 패턴화되어, 적층된 도전막으로서 TFT 어레이 기판 (10) 상에 구축되어 있다. TFT 어레이 기판 (10) 은, 예를 들어, 유리 기판, 석영 기판, SOI 기판, 반도체 기판 등으로 이루어지고, 예를 들어 유리 기판이나 석영 기판으로 이루어지는 대향 기판 (20) 과 대향 배치되고 있다. 또한, 각 회로 요소는, 아래부터 순서대로, 주사선 (11a) 을 포함하는 제 1 층, TFT (30) 등을 포함하는 제 2 층, 데이터선 (6a) 등을 포함하는 제 3 층, 축적 용량 (70) 등을 포함하는 제 4 층, 화소 전극 (9a) 등을 포함하는 제 5 층으로 이루어진다. 또한, 제 1 층-제 2 층간에는 하지 절연막 (12), 제 2 층-제 3 층간에는 제 1 층간 절연막 (41), 제 3 층-제 4 층간에는 제 2 층간 절연막 (42), 제 4 층-제 5 층간에는 제 3 층간 절연막 (43) 이 각각 형성되고, 상술한 각 요소 사이가 단락되는 것을 방지하고 있다. 또한, 이 중 제 1 층 내지 제 3 층이 하층 부분으로서 도 4 에 도시되고, 제 4 층 내지 제 5 층이 상층 부분으로서 도 5 에 도시되어 있다.
(제 1 층의 구성 -주사선 등-)
제 1 층은, 주사선 (11a) 으로 구성되어 있다. 주사선 (11a) 은, 도 4 의 X 방향을 따라 연장되는 본선부와, 데이터선 (6a) 이 연재되는 도 4 의 Y 방향으로 연장되는 돌출부로 이루어지는 형상으로 패터닝되어 있다. 이러한 주사선 (11a) 은, 본 발명에 관련된 「제 3 도전성 차광막」의 일례로서, 예를 들어 도전성 폴리규소로 이루어지고, 그 외에도 티탄 (Ti), 크롬 (Cr), 텅스텐 (W), 탄탈 (Ta), 몰리브덴 (Mo) 등의 고융점 금속 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드 또는 이들의 적층체 등에 의해 형성할 수 있다.
본 실시 형태에서는 특히, 주사선 (11a) 은, TFT (30) 의 하층측에, 채널 영역 (1a) 에 대향하는 영역을 포함하도록 배치되어 있고, 도전막으로 이루어진다. 이로 인해, TFT 어레이 기판 (10) 에 있어서의 이면 반사나, 액정 장치를 라이트 밸브로서 사용하여 복판식 프로젝터를 구축한 경우에 다른 액정 장치로부터 발생하여 프리즘 등의 합성 광학계를 빠져나오는 광 등의 복귀광에 대해서도, 주사선 (11a) 에 의해 채널 영역 (1a') 을 하층측에서 차광할 수 있다.
(제 2 층의 구성 -TFT 등-)
제 2 층은 TFT (30) 로 구성되어 있다. TFT (30) 는, 예를 들어 LDD (Lightly Doped Drain) 구조로 되고, 게이트 전극 (3a), 반도체층 (1a), 게이트 전극 (3a) 과 반도체층 (1a) 을 절연하는 게이트 절연막을 포함한 절연막 (2) 을 구비하고 있다. 게이트 전극 (3a) 은, 예를 들어 도전성 폴리규소로 형성된다. 반도체층 (1a) 은, 예를 들어 폴리규소로 이루어지고, 채널 영역 (1a'), 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c), 그리고 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 으로 이루어진다. 또한, TFT (30) 는, LDD 구조를 갖는 것이 바람직하지만, 저농도 소스 영역 (1b), 저농도 드레인 영역 (1c) 에 불순물 주입을 하지 않는 오프셋 구조여도 되고, 게이트 전극 (3a) 을 마스크로 하여 불순물을 고농도로 주입하여 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 자기 정합형이어도 된다.
TFT (30) 의 게이트 전극 (3a) 은, 그 일부분 (3b) 에 있어서, 하지 절연막 (12) 에 형성된 컨택트홀 (12cv) 을 통하여 주사선 (11a) 에 전기적으로 접속되어 있다. 하지 절연막 (12) 은, 예를 들어 규소 산화막 등으로 이루어지고, 제 1 층과 제 2 층의 층간 절연 기능 외에, TFT 어레이 기판 (10) 의 전면에 형성됨으로써, 기판 표면의 연마에 의한 거칠함이나 더러움 등이 야기하는 TFT (30) 의 소자특성의 변화를 방지하는 기능을 갖고 있다.
또한, 본 실시 형태에 관련된 TFT (30) 는 톱 게이트형이지만, 보텀 게이트 형이더라도 상관없다.
(제 3 층의 구성 -데이터선 등-)
제 3 층은, 데이터선 (6a) 및 중계층 (600) 으로 구성되어 있다.
데이터선 (6a) 은, 본 발명에 관련된 「제 2 도전성 차광막」의 일례로서, 아래부터 순서대로 알루미늄, 질화티탄, 질화규소의 3 층막으로서 형성되어 있다. 데이터선 (6a) 은, TFT (30) 의 채널 영역 (1a') 을 부분적으로 덮도록 형성되어 있다. 이로 인해, 채널 영역 (1a') 에 근접 배치 가능한 데이터선 (6a) 에 의해, 상층측에서의 입사광에 대하여, TFT (30) 의 채널 영역 (1a') 을 차광할 수 있다. 또한, 데이터선 (6a) 은, 제 1 층간 절연막 (41) 을 관통하는 컨택트홀 (81) 을 통하여, TFT (30) 의 고농도 소스 영역 (1d) 과 전기적으로 접속되어 있다.
본 실시 형태의 변형예로서, 데이터선 (6a) 에 있어서의 채널 영역 (1a') 에 대향하는 측에는, 데이터선 (6a) 의 본체를 구성하는 Al막 등의 도전막에 비하여 반사율이 낮은 도전막을 형성해도 된다. 변형예에 의하면, 데이터선 (6a) 에 있어서의 채널 영역 (1a') 에 대향하는 측의 면, 즉 데이터선 (6a) 의 하층측의 면에서 전술한 복귀광이 반사하고, 앞으로 다중 반사광이나 미광 (迷光) 등이 발생하는 것을 방지할 수 있다. 따라서, 채널 영역 (1a') 에 대한 광의 영향을 저감할 수 있다. 이러한 데이터선 (6a) 은, 데이터선 (6a) 에 있어서의 채널 영역 (1a') 에 대향하는 측의 면, 즉, 데이터선 (6a) 의 하층측의 면에, 데이터선 (6a) 의 본체를 구성하는 Al 막 등보다도 반사율이 낮은 재질의 메탈, 또는, 배리어 메 탈을 형성하면 된다. 또한, Al 막 등보다도 반사율이 낮은 재질의 메탈, 또는, 배리어 메탈로는, 크롬 (Cr), 티탄 (Ti), 질화티탄 (TiN), 텅스텐 (W) 등을 사용할 수 있다.
중계층 (600) 은, 데이터선 (6a) 과 동일막으로서 형성되어 있다. 중계층 (600) 과 데이터선 (6a) 은, 도 4 에 나타낸 바와 같이, 각각이 분단되도록 형성되어 있다. 또한, 중계층 (600) 은, 제 1 층간 절연막 (41) 을 관통하는 컨택트홀 (83) 을 통하여, TFT (30) 의 고농도 드레인 영역 (1e) 과 전기적으로 접속되어 있다.
제 1 층간 절연막 (41) 은, 예를 들어 NSG (비규산염유리) 에 의해 형성되어 있다. 그 밖에, 제 1 층간 절연막 (41) 에는, PSG (인규산유리), BSG (붕소규산유리), BPSG (붕소인규산유리) 등의 규산유리, 질화규소나 산화규소 등을 사용할 수 있다.
(제 4 층의 구성 -축적 용량 등-)
제 4 층은, 축적 용량 (70) 으로 구성되어 있다. 축적 용량 (70) 은, 용량 전극 (300) 과 하부 전극 (71) 이 유전체막 (75) 을 사이에 두고 대향 배치된 구성으로 되어 있다. 여기에서 용량 전극 (300) 은, 본 발명에 관련된 「고정 전위측 전극」의 일례이며, 하부 전극 (71) 은, 본 발명에 관련된 「화소 전위측 전극」의 일례이다. 하부 전극 (71) 의 연장부는, 제 2 층간 절연막 (42) 을 관통하는 컨택트홀 (84) 을 통하여, 중계층 (600) 과 전기적으로 접속되어 있다.
용량 전극 (300) 또는 하부 전극 (71) 은, 본 발명에 관련된 「제 1 도전성 차광막」의 일례로서, 예를 들어, Ti, Cr, W, Ta, Mo 등의 고융점 금속 중 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드, 폴리실리사이드, 이들을 적층한 것, 혹은 바람직하게는 텅스텐실리사이드로 이루어진다. 이로 인해, 데이터선 (6a) 상에 층간 절연막 (42) 을 개재시켜 근접 배치 가능한 축적 용량 (70) 에 의해, 상층측에서의 입사광에 대하여 TFT (30) 의 채널 영역 (1a') 을, 보다 한 층 더 확실히 차광할 수 있다.
또한, 도 5 및 도 7 에 나타내는 바와 같이, 용량 전극 (300) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아 하부 전극 (71) 보다도 작은 영역에 형성되어 있다 (도 7 중, 원 (C1) 및 (C2) 참조) . 즉, 하부 전극 (71) 의 가장자리 부근에 있어서는, 유전체막 (75) 을 사이에 두고 대향하는 측에 용량 전극 (300) 이 형성되어 있지 않기 때문에, 가장자리 부근에 있어서의 제조 불량으로 쇼트가 생길 가능성이나, 전계 집중에 의해 결함이 생길 가능성을 저감할 수 있다.
도 8 에 변형예로서 나타내는 바와 같이, 하부 전극 (71) 에 있어서의 용량 전극 (300) 에 유전체막 (75) 을 사이에 두고 대향하는 가장자리에 테이퍼를 형성해도 된다 (도 8 중, 원 (C2) 참조). 이와 같이 하면, 가장자리 부근에서의 하부 전극 (71) 과 용량 전극 (300) 의 간격은, 테이퍼를 형성하지 않은 경우와 비교하여 넓다. 따라서, 용량 전극 (300) 을, TFT 어레이 기판 (10) 상에서 평면적으로 보아 하부 전극 (71) 으로부터 튀어나온 영역에 형성하는 경우에도, 가장자리 부근에서의 제조 불량으로 쇼트가 생길 가능성이나, 전계 집중에 의해 결함이 생길 가능성을 저감할 수 있다.
유전체막 (75) 은, 도 5 에 나타내는 바와 같이, TFT 어레이 기판 (10) 상에서 평면적으로 보아 화소마다의 개구 영역의 간극에 위치하는 비개구 영역에 형성되어 있는, 즉, 개구 영역에 거의 형성되어 있지 않다. 따라서, 유전체막 (75) 이, 가령 불투명한 막이더라도, 개구 영역에 있어서의 투과율을 저하시키지 않는다. 따라서, 유전체막 (75) 은, 투과율을 고려하지 않고, 유전율이 높은 규소 질화막 등으로 형성되어 있다. 이로 인해, 유전체막 (75) 은, 수분이나 습기를 막기 위한 막으로서도 기능시키는 것이 가능해지고, 내수성, 내습성을 높이는 것도 가능해진다. 또한, 유전체막에서는, 규소 질화막 외에, 예를 들어, 산화하프늄 (HfO2), 알루미나 (Al2O3), 산화탄탈 (Ta2O5) 등의 단층막 또는 다층막을 사용해도 된다.
제 2 층간 절연막 (42) 은, 예를 들어 NSG 에 의해 형성되어 있다. 그 밖에, 제 2 층간 절연막 (42) 에는, PSG, BSG, BPSG 등의 규산유리, 질화규소나 산화규소 등을 사용할 수 있다. 제 2 층간 절연막 (42) 의 표면은, 화학적 연마 처리 (Chemical Mechanical Polishing:CMP) 나 연마 처리, 스핀 코트 처리, 오목한 부분의 매립 처리 등의 평탄화 처리가 이루어지고 있다. 따라서, 하층측의 이들의 요소에 기인한 요철이 제거되고, 제 2 층간 절연층 (42) 의 표면은 평탄화되어 있다. 이로 인해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 개재된 액정층 (50) 의 배향 상태에 혼란을 생기게 할 가능성을 저감할 수 있어, 보다 고품위인 표시가 가능해진다. 또한, 이러한 평탄화 처리는, 다른 층간 절연막의 표면에 대하여 행해도 된다.
(제 5 층의 구성 -화소 전극 등-)
제 4 층의 전체면에는 제 3 층간 절연막 (43) 이 형성되고, 다시 그 위에, 제 5 층으로서 화소 전극 (9a) 이 형성되어 있다. 제 3 층간 절연막 (43) 은, 예를 들어 NSG에 의해 형성되어 있다. 그 밖에, 제 3 층간 절연막 (43) 에는, PSG, BSG, BPSG 등의 규소유리, 질화규소나 산화규소 등을 사용할 수 있다. 제 3 층간 절연막 (43) 의 표면은, 제 2 층간 절연막 (42) 과 동일하게 CMP 등의 평탄화 처리가 이루어져 있다.
화소 전극 (9a) (도 5 중, 파선 (9a') 으로 윤곽이 나타남) 은, 종횡으로 구획 배열된 화소 영역의 각각에 배치되고, 그 경계에 데이터선 (6a) 및 주사선 (11a) 이 격자 형상으로 배열하도록 형성되어 있다 (도 4 및 도 5 참조). 또한, 화소 전극 (9a) 은, 예를 들어 ITO (Indium Tin Oxide) 등의 투명 도전막으로 이루어진다.
화소 전극 (9a) 은, 층간 절연막 (43) 을 관통하는 컨택트홀 (85) 을 통하여, 하부 전극 (71) 의 연장부와 전기적으로 접속되어 있다 (도 7 참조). 즉, 하부 전극 (71) 의 전위는, 화소 전위로 되어 있다. 여기에서 특히, 화소 전극 (9a) 바로 아래의 도전막인 용량 전극 (300) 의 전위는, 고정 전위로 되어 있다. 이로 인해, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 축적 용량 (70) 이 인접하는 화소 전극 (9a) 과 일부에서 겹쳐져 배치되어 있더라도 (도 5 및 도 7 참조), 인접하는 화소 전극 (9a) 과 하부 전극 (71) 의 상호 전기적 영향을, 고정 전 위의 용량 전극 (300) 의 존재에 의해 차단할 수 있다. 따라서, 서로 인접하는 화소 전극 (9a) 간에서 전기적인 간섭이 생기는 것을 방지할 수 있다.
또한 상술한 바와 같이, 하부 전극 (71) 의 연장부와 중계층 (600), 및 중계층 (600) 과 TFT (30) 의 고농도 드레인 영역 (1e) 은, 각각 컨택트홀 (84) 및 컨택트홀 (83) 을 통하여, 전기적으로 접속되어 있다. 즉, 화소 전극 (9a) 과 TFT (30) 의 고농도 드레인 영역 (1e) 은, 중계층 (600) 및 용량 전극 (300) 의 연장부를 중계하여 중계 접속되어 있다. 따라서, 화소 전극 및 드레인간의 층간 거리가 길어서 하나의 컨택트홀로 양자간을 접속하는 것이 곤란해지는 사태를 회피할 수 있다. 또한, 적층 구조 및 제조 공정의 복잡화를 초래하지 않는다.
화소 전극 (9a) 의 상측에는, 러빙 처리 등의 소정의 배향 처리가 실행된 배향막 (16) 이 형성되어 있다.
이상이, TFT 어레이 기판 (10) 측의 화소부의 구성이다.
한편, 대향 기판 (20) 에는, 그 대향면의 전체면에 대향 전극 (21) 이 형성되고 있고, 다시 그 위 (도 7 에서는 대향 전극 (21) 의 하측) 에 배향막 (22) 이 형성되어 있다. 대향 전극 (21) 은, 화소 전극 (9a) 과 마찬가지로, 예를 들어 ITO 막 등의 투명 도전성막으로 이루어진다. 또한, 대향 기판 (20) 과 대향 전극 (21) 사이에는, TFT (30) 에 있어서의 광리크 전류의 발생 등을 방지하기 위해, 적어도 TFT (30) 와 정면 대향하는 영역을 덮도록 차광막 (23) 이 형성되어 있다.
이와 같이 구성된 TFT 어레이 기판 (10) 과 대향 기판 (20) 간에는 액정층 (50) 이 형성되어 있다. 액정층 (50) 은, 기판 (10) 및 기판 (20) 의 둘레 가 장자리부를 시일재에 의해 밀봉하여 형성한 공간에 액정을 봉입하여 형성된다. 액정층 (50) 은, 화소 전극 (9a) 과 대향 전극 (21) 간에 전계가 인가되어 있지 않은 상태에 있어서, 러빙 처리 등의 배향 처리가 실행된 배향막 (16) 및 배향막 (22) 에 의해, 소정의 배향 상태를 취할 수 있게 되어 있다.
상술한 화소부의 구성은, 도 4 및 도 5 에 나타내는 바와 같이, 각 화소부에 공통이다. 상술한 화상 표시 영역 (10a) (도 1 참조) 에는, 이러한 화소부가 주기적으로 형성되어 있게 된다. 또한, 이러한 액정 장치에서는, 화상 표시 영역 (10a) 의 주위에 위치하는 주변 영역에, 도 1 및 도 2를 참조하여 설명한 바와 같이, 주사선 구동 회로 (104) 및 데이터선 구동 회로 (101) 등의 구동 회로가 형성되어 있다.
<제조 방법>
다음으로, 이러한 전기 광학 장치의 제조 방법에 대해서, 도 9 내지 도 13 을 참조하여 설명한다. 도 9 내지 도 13 은, 제조 프로세스의 각 공정에 있어서의 전기 광학 장치의 적층 구조를, 도 7에 대응하는 단면에서 순서대로 나타내는 공정도이다. 또한, 여기에서는, 본 실시 형태에 있어서의 액정 장치 중, 주요 부분인 주사선, TFT, 데이터선, 축적 용량 및 화소 전극의 형성 공정에 대해서 주로 설명하는 것으로 한다.
우선, 도 9 에 나타낸 바와 같이, TFT 어레이 기판 (10) 상에 주사선 (11a) 부터 제 1 층간 절연막 (41) 까지의 각 층 구조를 형성하여, 적층한다. 이 때, TFT (30) 는, 주사선 (11a) 및 나중에 형성되는 데이터선 (6a) 의 교차에 대응하는 영역에 형성된다. 또한, 각 공정에는, 통상의 반도체 집적화 기술을 사용할 수 있다. 또한, 제 1 층간 절연막 (41) 의 형성 후, 그 표면을 CMP 처리 등에 의해 평탄화해도 된다.
다음으로, 도 10 에 나타낸 공정에 있어서, 제 1 층간 절연막 (41) 표면의 소정 위치에 에칭을 실행하여, 고농도 소스 영역 (1d) 에 도달하는 깊이의 컨택트홀 (81) 및 고농도 드레인 영역 (1e) 에 도달하는 깊이의 컨택트홀 (83) 을 개공한다. 다음으로, 소정 패턴으로 도전성 차광막을 적층하여, 데이터선 (6a) 및 중계층 (600) 을 형성한다. 데이터선 (6a) 은, TFT (30) 의 채널 영역 (1a') 을 부분적으로 덮도록 형성됨과 함께, 컨택트홀 (81) 에 의해 고농도 소스 영역 (1d) 과 한 줄로 접속한다. 또한, 본 실시 형태의 변형예로서, 데이터선 (6a) 을 형성하기 전에, 데이터선 (6a) 에 있어서의 채널 영역 (1a') 에 대향하는 측에, 데이터선 (6a) 의 본체를 구성하는 Al 막 등의 도전막에 비해 반사율이 낮은 도전막을 형성해도 된다. 중계층 (600) 은, 컨택트홀 (83) 에 의해 고농도 드레인 영역 (1e) 과 한 줄로 접속한다. 다음으로, TFT 어레이 기판 (10) 의 전체면에, 제 2 층간 절연막 (42) 의 전구막 (42a) 을 형성한다. 전구막 (42a) 의 표면에는, 하층측의 TFT (30), 데이터선 (6a), 컨택트홀 (81 및 83) 등에 기인한 요철이 생긴다. 그래서, 전구막 (42a) 을 두껍게 막형성하고, 예를 들어 CMP 처리에 의해 도면 중의 점선의 위치까지 깎아 그 표면을 평탄화함으로써 제 2 층간 절연막 (42) 을 얻는다.
다음으로, 도 11 에 나타낸 공정에 있어서, 제 2 층간 절연막 (42) 의 표면 의 소정 위치에 에칭을 실행하여, 중계층 (600) 에 도달하는 깊이의 컨택트홀 (84) 을 개공한다. 다음으로, 소정 패턴으로 도전성 차광막을 적층하여, 하부 전극 (71) 을 형성한다. 하부 전극 (71) 은, TFT (3O) 의 채널 영역 (1a') 에 대향하는 영역을 포함하도록 형성됨과 함께, 컨택트홀 (84) 에 의해 중계층 (600) 과 한 줄로 접속한다. 또한, 하부 전극 (71) 의 소정의 가장자리 (도 11 중, 원 (C2) 참조) 에 습식 에칭을 이용하여, 테이퍼를 형성해도 된다. 이와 같이 테이퍼를 형성함으로써, 그 후의 제조 공정 등에 있어서, 하부 전극 (71) 의 가장자리 부근에 결함이 생기거나, 전계 집중에 의해 결함이 생길 가능성을 저감할 수 있다. 또한, 테이퍼의 형성에는, 습식 에칭에 더하여 또는 대신하여, 플라즈마 에칭이나 O2 클리닝을 사용해도 되고, 비교적 간단히 형성할 수 있다.
다음으로, 도 12 에 나타낸 공정에 있어서, TFT 어레이 기판 (10) 상의 비개구 영역에 유전체막 (75) 을 형성한다. 다음으로, 채널 영역 (1a') 에 대향하는 영역을 포함하는 소정 영역에 도전성 차광막을 적층하여, 용량 전극 (300) 을 형성한다. 이 때, 용량 전극 (300) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 하부 전극 (71) 보다도 작은 영역에 형성한다 (도 11 중, 원 (C1) 및 (C2) 참조). 이와 같이 함으로써, 그 후의 제조 공정 등에 있어서, 하부 전극 (71) 의 가장자리 부근에 결함이 생기거나, 전계 집중에 의해 결함이 생길 가능성을 저감할 수 있다. 다음으로, TFT 어레이 기판 (10) 의 전체면에, 제 3 층간 절연막 (43) 의 전구막 (43a) 을 형성한다. 전구막 (43a) 의 표면에는, 축적 용량 (70) 이나 컨택트홀 (84) 에 기인한 요철이 생긴다. 그래서, 전구막 (43a) 을 두껍게 막형성하고, 예를 들어 CMP 처리에 의해 도면 중의 점선의 위치까지 깎아, 그 표면을 평탄화함으로써 제 3 층간 절연막 (43) 을 얻는다.
다음으로, 도 13 에 나타낸 공정에 있어서, 제 3 층간 절연막 (43) 의 표면의 소정 위치에 에칭을 실행하여, 하부 전극 (71) 의 연장부에 도달하는 깊이의 컨택트홀 (85) 을 개공한다. 다음으로, 제 3 층간 절연막 (43) 표면의 소정 위치에 화소 전극 (9a) 을 형성한다. 이 때, 화소 전극 (9a) 은 컨택트홀 (85) 내부에도 형성되지만, 컨택트홀 (85) 의 구멍 직경이 크기 때문에, 커버리지는 양호해진다.
상술한 액정 장치의 제조 방법에 의하면, 상술한 본 실시 형태의 액정 장치를 제조할 수 있다. 여기에서 특히, TFT 어레이 기판 (10) 상의 적층 구조가 비교적 단순하기 때문에, 제조 프로세스도 단순화를 도모할 수 있고, 수율도 향상 가능하다.
<전자 기기>
다음으로, 상술한 전기 광학 장치인 액정 장치를 각종 전자 기기에 적용하는 경우에 대해 설명한다.
우선, 이 액정 장치를 라이트 밸브로서 사용한 프로젝터에 대해 설명한다. 도 14 는, 프로젝터의 구성예를 도시하는 평면도이다. 이 도 14 에 나타나는 바와 같이, 프로젝터 (1100) 의 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출 된 투사광은, 라이트 가이드 (1104) 내에 배치된 4 장의 미러 (1106) 및 2 장의 다이크로익 미러 (1108) 에 의해 RGB 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 패널 (1110R, 1110B, 및 1110G) 에 입사된다.
액정 패널 (1110R, 1110B, 및 1110G) 의 구성은, 상술한 액정 장치와 동등하고, 화상 신호 처리 회로에서 공급되는 R, G, B의 원색 신호로 각각 구동되는 것이다. 그리고, 이들의 액정 패널에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향에서 입사된다. 이 다이크로익 프리즘 (1112) 에 있어서는, R 및 B 의 광이 90도에 굴절하는 한 편, G 의 광은 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통하여, 스크린 등에 컬러 화상이 투사되게 된다.
여기에서, 각 액정 패널 (1110R, 1110B, 및 1110G) 에 의한 표시상에 대해 주목하면, 액정 패널 (1110G) 에 의한 표시 이미지는, 액정 패널 (1110R 및 1110B) 에 의한 표시 이미지에 대하여 좌우 반전하는 것이 필요해진다.
또한, 액정 패널 (1110R, 1110B, 및 1110G) 에는, 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 광이 입사하기 때문에, 컬러 필터를 형성할 필요는 없다.
다음으로, 액정 장치를, 모바일형의 PC 에 적용한 예에 대하여 설명한다. 도 15 는, 이 PC 의 구성을 나타내는 사시도이다. 도 15 에 있어서, 컴퓨터 (1200) 는, 키보드 (1202) 를 구비한 본체부 (1204) 와, 액정 표시 유닛 (1206) 으로 구성되어 있다. 이 액정 표시 유닛 (1206) 은, 상술한 액정 장치 (1005) 의 배면에 백라이트를 부가함으로써 구성되어 있다.
또한, 액정 장치를 휴대 전화에 적용한 예에 대해서 설명한다. 도 16 은, 이 휴대 전화의 구성을 나타내는 사시도이다. 도 16 에 있어서, 휴대 전화 (1300) 는, 복수의 조작 버튼 (1302) 과 함께, 반사형의 액정 장치 (1005) 를 구비하는 것이다. 이 반사형의 액정 장치 (1005) 에 있어서는, 필요에 따라 그 전면에 프론트 라이트가 형성된다.
또한, 도 14 부터 도 16 을 참조하여 설명한 전자 기기 외에도, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카내비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등을 들 수 있다. 그리고, 이들의 각종 전자 기기에 적용 가능한 것은 말할 필요도 없다.
또한 본 발명은, 상술한 실시 형태에서 설명한 액정 장치 이외에도, 규소기판상에 소자를 형성하는 반사형 액정 장치 (LCOS), 플라즈마 디스플레이 (PDP), 전계 방출형 디스플레이 (FED, SED), 유기 EL 디스플레이 등에도 적용 가능하다.
본 발명은, 상술한 실시 형태에 한정되는 것은 아니며, 청구의 범위 및 명세서 전체에서 파악할 수 있는 발명의 요지 혹은 사상에 반하지 않는 범위에서 적절히 변경 가능하고, 그와 같은 변경을 수반하는 전기 광학 장치, 그 전기 광학 장치를 구비하여 이루어지는 전자 기기 및 그 전기 광학 장치의 제조 방법도 또한 본 발명의 기술적 범위에 포함되는 것이다.
기판상에 있어서의 적층 구조의 단순화를 도모하면서, 축적 용량의 존재에 의해, 광리크 전류와 화소 전극에 관련된 전기적인 간섭에 의한 악영향을 저감시킬 수 있어, 고품위의 화상 표시가 가능해진다. 또한, 기판상에 있어서의 적층 구조의 단순화는, 제조 프로세스의 단순화, 수율의 향상으로도 이어진다.

Claims (14)

  1. 기판상에, 서로 교차하여 연장되는 데이터선 및 주사선;
    상기 기판상에서 상기 데이터선보다 하층측에 배치된 박막 트랜지스터;
    상기 기판상에서 평면적으로 보아 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 상기 데이터선보다 상층측에 배치되고, 화소 전위측 전극, 유전체막, 및 고정 전위측 전극이 하층측부터 순서대로 적층된 축적 용량; 및
    상기 기판상에서 평면적으로 보아 상기 데이터선 및 상기 주사선에 대응하여 규정되는 화소마다 배치되고, 상기 축적 용량보다 상층측에 배치되고, 상기 화소 전위측 전극 및 상기 박막 트랜지스터에 전기적으로 접속된 화소 전극을 구비하고,
    상기 고정 전위측 전극 및 상기 화소 전위측 전극의 적어도 한 쪽은, 제 1 도전성 차광막을 포함하여 이루어지는 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터는, 상기 기판상에서 평면적으로 보아 상기 데이터선 및 상기 주사선의 교차에 대응하고, 상기 데이터선에 의해 상기 채널 영역이 적어도 부분적으로 덮이도록 배치되고,
    상기 데이터선은, 제 2 도전성 차광막을 포함하여 이루어지는 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 주사선은, 상기 기판상에서 평면적으로 보아 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 상기 기판상에서 상기 박막 트랜지스터의 하층측에 배치되며, 상기 박막 트랜지스터의 게이트에 컨택트홀을 통하여 접속되고, 제 3 도전성 차광막을 포함하여 이루어지는 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 기판상에서, 상기 주사선, 상기 박막 트랜지스터, 상기 데이터선, 상기 축적 용량, 및 상기 화소 전극의 층간 중 적어도 일 지점에는, 평탄화 처리가 실행된 층간 절연막이 적층되는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 유전체막은, 상기 기판상에서 평면적으로 보아 상기 화소마다의 개구 영역의 간극에 위치하는 비개구 영역에 형성되는 것을 특징으로 하는 전기 광학 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 유전체막은, 상기 기판상에서 평면적으로 보아 상기 화소마다의 개구 영역을 제외한 영역에 형성되는 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터선에서의 상기 채널 영역에 대향하는 측에는, 상기 데이터선의 본체를 구성하는 도전막에 비하여 반사율이 낮은 도전막이 형성되는 것을 특징으로 하는 전기 광학 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 화소 전위측 전극에서의, 적어도 상기 고정 전위측 전극에 상기 유전체막을 개재시켜 대향하는 가장자리는, 테이퍼 (taper) 형상인 것을 특징으로 하는 전기 광학 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 고정 전위측 전극은, 상기 기판상에서 평면적으로 보아, 상기 화소 전위측 전극이 형성되는 영역에 포함되는 영역에 형성되는 것을 특징으로 하는 전기 광학 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 기판상에, 상기 데이터선과 동일한 층의 도전막으로 형성되고, 상기 화소 전위측 전극과 상기 박막 트랜지스터의 드레인을 중계 접속하는 중계층을 더 구비하는 것을 특징으로 하는 전기 광학 장치.
  11. 제 10 항에 있어서,
    상기 화소 전극은, 상기 화소 전위측 전극의 연장부를 중계하고, 상기 중계층에 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  12. 제 1 항 또는 제 2 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
  13. 기판상에, 서로 교차하여 연장되는 데이터선 및 주사선,
    상기 데이터선보다 하층측에 배치된 톱게이트형의 박막 트랜지스터,
    상기 데이터선보다 상층측에 배치된 축적 용량, 및
    상기 축적 용량보다 상층측에 배치된 화소 전극을 구비한 전기 광학 장치의 제조 방법으로서,
    상기 기판상에서 평면적으로 보아 상기 데이터선 및 상기 주사선의 교차에 대응하는 영역에, 상기 박막 트랜지스터를 형성하는 공정;
    상기 박막 트랜지스터보다 상층측에, 상기 데이터선을 형성하는 공정;
    상기 축적 용량을, 상기 기판상에서 평면적으로 보아 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에, 상기 데이터선보다 상층측에 화소 전위측 전극, 유전체막, 및 고정 전위측 전극이 순서대로 적층되도록, 또한 상기 고정 전위측 전극 및 상기 화소 전위측 전극의 적어도 한 쪽이 제 1 도전성 차 광막을 포함하여 이루어지도록, 형성하는 공정; 및
    상기 축적 용량상에, 상기 기판상에서 평면적으로 보아 상기 데이터선 및 상기 주사선에 대응하여 규정되는 화소마다, 상기 박막 트랜지스터 및 상기 화소 전위측 전극에 전기적으로 접속되도록, 상기 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 축적 용량을 형성하는 공정은, 상기 화소 전위측 전극에서, 적어도 상기 고정 전위측 전극에 상기 유전체막을 사이에 두고 대향하는 가장자리에, 습식 에칭, 플라즈마 에칭 및 O2 클리닝 중 적어도 하나에 의해 테이퍼를 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020060032306A 2005-04-11 2006-04-10 전기 광학 장치 및 그 제조 방법, 및 전자 기기 KR100769070B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005113145 2005-04-11
JPJP-P-2005-00113145 2005-04-11
JPJP-P-2006-00031982 2006-02-09
JP2006031982A JP4349375B2 (ja) 2005-04-11 2006-02-09 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
KR20060107930A true KR20060107930A (ko) 2006-10-16
KR100769070B1 KR100769070B1 (ko) 2007-10-22

Family

ID=37082365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032306A KR100769070B1 (ko) 2005-04-11 2006-04-10 전기 광학 장치 및 그 제조 방법, 및 전자 기기

Country Status (4)

Country Link
US (1) US7952094B2 (ko)
JP (1) JP4349375B2 (ko)
KR (1) KR100769070B1 (ko)
TW (1) TWI349821B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882224B1 (ko) * 2006-10-18 2009-02-06 미쓰비시덴키 가부시키가이샤 Ｔｆｔ 기판과 그 제조 방법 및 상기 ｔｆｔ 기판을 구비한표시장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784491B2 (ja) 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP5243310B2 (ja) * 2009-03-09 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示パネル及びその製造方法
US9224759B2 (en) * 2010-12-20 2015-12-29 Japan Display Inc. Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
US9696577B2 (en) * 2014-11-10 2017-07-04 Japan Display Inc. Reflective type display device
CN104882414B (zh) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034155B2 (ja) 1993-02-03 2000-04-17 シャープ株式会社 ２端子非線形素子
JPH063703A (ja) 1992-06-24 1994-01-14 Seiko Epson Corp 非線形能動素子及びその製造方法
JPH0728093A (ja) * 1993-07-13 1995-01-31 Sony Corp 表示用アクティブマトリクス基板
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
JP3924384B2 (ja) * 1998-09-10 2007-06-06 シャープ株式会社 薄膜トランジスタ
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4058869B2 (ja) * 1999-11-19 2008-03-12 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びにプロジェクタ
JP3838332B2 (ja) * 2000-01-24 2006-10-25 日本電気株式会社 透過型液晶表示装置及び液晶プロジェクタ装置
JP3596471B2 (ja) * 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
KR100481593B1 (ko) 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002094078A (ja) * 2000-06-28 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP3608531B2 (ja) * 2000-08-31 2005-01-12 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
US6636284B2 (en) * 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers
JP3873610B2 (ja) 2000-11-17 2007-01-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びにプロジェクタ
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4095518B2 (ja) * 2002-10-31 2008-06-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4186767B2 (ja) * 2002-10-31 2008-11-26 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100870701B1 (ko) * 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
JP4360151B2 (ja) * 2003-08-11 2009-11-11 セイコーエプソン株式会社 基板装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882224B1 (ko) * 2006-10-18 2009-02-06 미쓰비시덴키 가부시키가이샤 Ｔｆｔ 기판과 그 제조 방법 및 상기 ｔｆｔ 기판을 구비한표시장치

Also Published As

Publication number Publication date
TW200639794A (en) 2006-11-16
US7952094B2 (en) 2011-05-31
JP4349375B2 (ja) 2009-10-21
US20060226427A1 (en) 2006-10-12
KR100769070B1 (ko) 2007-10-22
JP2006317904A (ja) 2006-11-24
TWI349821B (en) 2011-10-01

Similar Documents

Publication Publication Date Title
KR100760883B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
KR100820616B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
KR100481593B1 (ko) 전기 광학 장치
KR100769069B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
US20060215068A1 (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
JP4821183B2 (ja) 電気光学装置及びこれを備えた電子機器
KR20080077323A (ko) 전기 광학 장치 및 그 제조 방법, 그리고 전자 기기
JP4640026B2 (ja) 電気光学装置及び電子機器
KR100769070B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
JP4882662B2 (ja) 電気光学装置及び電子機器
JP4599655B2 (ja) 電気光学装置及びプロジェクタ
KR100769068B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
KR20060050198A (ko) 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
JP4973024B2 (ja) 電気光学装置及び電子機器
JP2007199350A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4687724B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4957023B2 (ja) 電気光学装置及び電子機器
JP4973820B2 (ja) 電気光学装置及び電子機器
KR100830381B1 (ko) 전기 광학 장치와 그 제조 방법, 전자 기기, 및 콘덴서
JP2008032780A (ja) 電気光学装置の製造方法、及び電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 12