KR20060107238A - 반도체 소자의 스토리지 노드 형성방법 - Google Patents

Abstract

본 발명은 저장용량을 증가시킬 수 있는 반도체 소자의 스토리지 노드 형성방법에 관한 것이다. 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 캡산화막 및 하드마스크용 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 상부가 더욱 라운드 지도록 상기 하드마스크 패턴을 아르곤 스퍼터링하는 단계; 상기 하드마스크 패턴을 마스크로 이용하여 캡산화막을 식각해서 네거티브 프로파일을 갖는 홀을 형성하는 단계; 상기 하드마스크 패턴을 제거하는 단계; 및 상기 홀 표면을 포함한 캡산화막 상에 스토리지 노드용 도전막을 형성하는 단계;를 포함한다.

Description

반도체 소자의 스토리지 노드 형성방법{Method of forming storage node of semiconductor device}

도 1a 내지 도 1c는 종래의 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.

도 3a 및 도 3b는 도 1b의 단면 및 정면 사진.

도 4a 및 도 4b는 도 2b의 단면 및 정면 사진.

* 도면의 주요 부분에 대한 부호의 설명 *

20: 기판 21: 층간절연막

22: 스토리지 노드 콘택 23: 식각정지 질화막

24: 캡산화막 25: 하드마스크용 폴리실리콘막

26: 감광막 패턴 27: 스토리지 노드

본 발명은 반도체 소자의 스토리지 노드 형성방법에 관한 것으로, 보다 상세 하게는, 저장용량을 증가시킬 수 있는 반도체 소자의 스토리지 노드 형성방법에 관한 것이다.

최근 0.100㎛ 테크의 고집적 메모리 소자에서 패턴이 미세화됨에 따라 스토리지 노드를 형성할 공간 확보가 어려워지고 있다. 이에 따라, 저장용량이 감소하여 전기적 특성 저하를 가져오게 되며 리프레쉬 저하의 주된 원인이 된다. 한편, 저장용량을 증가시키기 위해 마스크 공정 시 스토리지 노드를 형성할 홀의 크기를 증가시키면 마진 부족에 따라 브릿지가 발생할 우려가 있다.

도 1a 내지 도 1c는 종래의 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도이다.

도 1a를 참조하면, 반도체 기판(10) 상에 층간절연막(11) 및 스토리지 노드 콘택(12)을 형성한 상태에서 기판 결과물 상에 식각정지용 질화막(13), 캡산화막(14) 및 하드마스크용 폴리실리콘막(15)을 차례로 형성한다. 그런 다음, 상기 하드마스크용 폴리실리콘막(15) 상에 스토리지 노드 형성영역을 한정하는 감광막 패턴(16)을 형성한다.

도 1b를 참조하면, 감광막 패턴(16)을 식각 장벽으로 이용해서 폴리실리콘막(15)을 식각하여 하드마스크 패턴(15a)을 형성한다. 상기 식각 공정은 15∼25mT의 압력 및 15∼25℃의 온도에서 400∼500W의 탑 파워 및 90∼110W의 바이어스 파워를 인가해서 식각 가스로서 HBr을 170 ∼190sccm, Cl2를 5∼15sccm, O2를 10∼3sccm의 유량으로 흘려주는 방식으로 수행한다.

도 3a 및 도 3b는 도 1b의 단면 및 정면 사진이다.

도 1c를 참조하면, 하드마스크 패턴(15a)을 마스크로 이용하여 캡산화막을 식각해서 홀을 형성하고, 노출된 식각정지용 질화막(13)을 제거한다. 이어서, 기판 결과물 상에 스토리지 노드용 폴리실리콘막을 증착한 다음 폴리실리콘막을 격리시켜 스토리지 노드(17)를 형성한다.

그러나, 상기한 바와 같은 종래 기술에 따른 스토리지 노드 형성 시, 스토리지 노드 형성 공간이 작아 충분한 캐패시턴스를 확보하기 어렵다.

따라서, 작은 공간에서 브릿지를 방지함과 동시에 충분한 캐패시턴스를 확보할 수 있는 스토리지 노드의 형성기술이 요구되고 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 브릿지를 방지함과 동시에 충분한 캐패시턴스를 확보할 수 있는 스토리지 노드의 형성방법을 제공함에 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 캡산화막 및 하드마스크용 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 상부가 더욱 라운드 지도록 상기 하드마스크 패턴을 아르곤 스퍼터링하는 단계; 상기 하드마스크 패턴을 마스크로 이용하여 캡산화막을 식각해서 네거티브 프로파일을 갖는 홀을 형성하는 단계; 상기 하드마스크 패턴을 제거하는 단계; 및 상기 홀 표면을 포함한 캡산화막 상에 스토리지 노드용 도전막을 형성하는 단계;를 포함한다.

상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계는, 35∼40mT의 압력 및 40∼45℃의 온도에서 400∼500W의 탑 파워 및 50∼60W의 바이어스 파워를 인가하여 수행한다.

상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계는, 식각 가스로서 HBr을 170 ∼190sccm, Cl2를 6∼8sccm, O2를 4∼6sccm의 유량으로 흘려주는 방식으로 수행한다.

(실시예)

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 상술하기로 한다.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도이다.

도 2a를 참조하면, 반도체 기판(20) 상에 공지의 공정에 따라 층간절연막(21) 및 스토리지 노드 콘택(22)을 형성한 상태에서 기판 결과물 상에 식각정지용 질화막(23), 캡산화막(24) 및 하드마스크용 폴리실리콘막(25)을 차례로 형성한다. 그런 다음, 상기 하드마스크용 폴리실리콘막(25) 상에 감광막을 도포하고 노광 및 현상공정을 통해 스토리지 노드 형성영역을 한정하는 감광막 패턴(26)을 형성한다.

도 2b를 참조하면, 감광막 패턴(26)을 식각 장벽으로 이용해서 폴리실리콘막(25)을 식각하여 아치형의 하드마스크 패턴(25a)을 형성한다. 상기 식각은 35∼40mT의 압력 및 40∼45℃의 온도에서 400∼500W의 탑 파워 및 50∼60W의 바이어스 파워를 인가하여 수행한다. 식각 가스로서는 HBr을 170 ∼190sccm, Cl2를 6∼8sccm, O2를 4∼6sccm의 유량으로 흘려준다. 이어서, 하드마스크 패턴(25a)의 상부가 더욱 라운드 지도록 상기 하드마스크 패턴(25a)을 아르곤 스퍼터링한다.

도 4a 및 도 4b는 도 2b의 단면 및 정면 사진이다.

도 2c를 참조하면, 산화막과 질화막 간의 식각 선택비를 이용하면서 하드마스크 패턴(25a)을 식각장벽으로 이용하여 캡산화막(24)을 식각해서 네거티브 프로파일을 갖는 홀을 형성한다. 이어서, 노출된 식각정지용 질화막(23)을 제거하고, 기판 결과물 상에 스토리지 노드용 폴리실리콘막을 증착한 다음, 상기 폴리실리콘막을 격리시켜 스토리지 노드(27)를 형성한다.

여기서, 네거티브 프로파일을 갖는 홀을 형성함으로써, 종래의 수직 프로파일 보다 스토리지 노드 형성 공간확보에 유리하여 캐패시턴스를 증가시킬 수 있다.

본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

이상에서와 같이 본 발명은 변경된 식각 레시피를 이용해서 캡산화막을 식각하여 네거티브 프로파일을 갖는 홀을 형성함으로써, 탑 부분의 공간을 20％ 이상 증가시킬 수 있으므로 스토리지 노드의 형성공간을 증가시킬 수 있다. 따라서, 캐패시턴스를 증가시킴과 아울러 리프레쉬를 개선할 수 있다.

Claims (3)

1. 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계;

   상기 기판 상에 캡산화막 및 하드마스크용 폴리실리콘막을 차례로 형성하는 단계;

   상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계;

   상기 하드마스크 패턴의 상부가 더욱 라운드 지도록 상기 하드마스크 패턴을 아르곤 스퍼터링하는 단계;

   상기 하드마스크 패턴을 마스크로 이용하여 캡산화막을 식각해서 네거티브 프로파일을 갖는 홀을 형성하는 단계;

   상기 하드마스크 패턴을 제거하는 단계; 및

   상기 홀 표면을 포함한 캡산화막 상에 스토리지 노드용 도전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
2. 제 1 항에 있어서,

   상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계는, 35∼40mT의 압력 및 40∼45℃의 온도에서 400∼500W의 탑 파워 및 50∼60W의 바이어스 파워를 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
3. 제 2 항에 있어서,

   상기 폴리실리콘막을 식각하여 아치형의 하드마스크 패턴을 형성하는 단계는, 식각 가스로서 HBr을 170 ∼190sccm, Cl2를 6∼8sccm, O2를 4∼6sccm의 유량으로 흘려주는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.

Images