KR20060104871A

KR20060104871A - 내부전원 생성장치

Info

Publication number: KR20060104871A
Application number: KR1020050027356A
Authority: KR
Inventors: 권태휘; 김경환
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-09
Also published as: KR100716662B1

Abstract

본 발명은 외부전원의 레벨에 관계없이 안정적으로 고전압을 공급할 수 있는 내부전원 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부전원의 레벨에 따라 게이트-입력신호의 레벨을 조절하여 출력하기 위한 입력신호 레벨 조절수단; 상기 외부전원을 펌핑하여 상기 외부전원 보다 높은 레벨의 고전압을 공급하기 위한 차지 펌핑수단; 및 복수의 입력신호 및 상기 게이트-입력신호를 인가받아 상기 차지 펌핑수단을 구동을 제어하기 위한 복수의 전달 제어신호 및 펌핑 제어신호를 생성하는 제어신호 생성수단을 구비하는 내부전원 생성장치를 제공한다.

내부전원, 선택, 레벨 감지, 문턱전압, 고전압

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR}

도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도.

도 2는 도 1의 차지 펌핑부의 내부 회로도.

도 3은 제어신호 생성부의 내부 회로도.

도 4는 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도.

도 5는 도 4의 선택신호 생성부의 내부 회로도.

도 6은 외부전원의 레벨에 대한 기준전압의 레벨을 도시한 도면.

도 7은 도 4의 저전압 생성부의 내부 회로도.

도 8은 선택부의 내부 회로도.

도 9는 제어신호 생성부의 내부 회로도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 입력신호 레벨 조절부

120 : 선택신호 생성부

140 : 저전압 생성부

160 : 선택부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 외부전원의 레벨에 관계없이 안정적으로 전원을 공급할 수 있는 내부전원 생성장치에 관한 것이다.

반도체 메모리 소자에서 내부전원으로 사용하는 내부전원 생성장치(Internal Voltage generator)는 외부 전원전압(External voltage, VDD)을 공급받아 다양한 레벨의 내부 전원전압(Internal voltage)을 만드는 회로이다.

특히, 메모리 반도체의 최근 추세가 저전압, 저소비 전력화되어 감에 따라 디램 제품에서 내부전원 생성장치를 채용하고 있다.

한편, 이와같이 소자의 내부에서 사용되는 전압을 자체적으로 생성하므로, 주변온도, 공정, 또는 압력 등의 변동에 관계없이 안정적인 내부전압을 생성하는 것에 많은 노력이 있어왔다.

도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도이다.

도 1을 참조하면, 종래기술에 따른 내부전원 생성장치는 외부전원(VDD)을 차지 펌핑하여 외부전원(VDD) 보다 높은 레벨의 고전압(VPP)을 공급하기 위한 차지 펌핑부(20)와, 입력신호(A1, A2, P1, P2)를 인가받아 차지 펌핑부(20)의 구동을 제어하기 위한 제어신호(TNS, PMP)를 생성하기 위한 제어신호 생성부(10)를 구비한 다.

도 2는 도 1의 차지 펌핑부(20)의 내부 회로도로서, 차지 펌핑부(20)는 전달 제어신호 TNS1를 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 노드 N1 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)와, 일측단이 노드 N1에 접속되고 타측단으로 펌핑 제어신호 PMP1을 인가받는 커패시터(C1)와, 전달 제어신호 TNS2를 게이트 입력으로 가지며 노드 N1과 N2 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)와, 일측단이 노드 N2에 접속되고 타측단으로 펌핑 제어신호 PMP2를 인가받는 커패시터(C2)와, 전달 제어신호 TNS3를 게이트 입력으로 인가받아 노드 N2에 걸린 전압을 고전압(VPP)으로 전달하기 위한 NMOS트랜지스터(NM3)를 구비한다.

차지 펌핑부(20)의 동작을 간략히 살펴보면, 먼저, 전달 제어신호 TNS1의 활성화로 NMOS트랜지스터(NM1)가 턴온되어 노드 N1을 외부전원(VDD) 레벨로 프리차지 시킨다. 이어, 펌핑 제어신호 PMP1가 외부전원(VDD)의 레벨로 상승하면, 이를 일측단으로 인가받는 커패시터(C1)에 의해 노드 N1의 레벨이 2VDD로 상승하게 된다.

이어, 전달 제어신호 TNS2의 활성화로 NMOS트랜지스터(NM2)가 턴온되어 노드 N1에 걸린 전압을 노드 N2로 전달하며, 펌핑 제어신호 PMP2가 외부전원(VDD) 레벨로 상승하므로 노드 N2에 걸린전압이 3VDD로 상승하게 된다.

끝으로, 전달 제어신호 TNS3의 활성화로 턴온된 NMOS트랜지스터(NM3)가 노드 N2에 걸린전압을 고전압(VPP)으로 전달한다.

한편, 전술한 과정에서 커패시터에 의해 차지 펌핑된 노드의 전압을 손실없이 전달하기 위해서는 NMOS트랜지스터의 게이트단에 인가되는 전압이 노드의 전압 보다 높아야 한다. 즉, 노드 N2에 걸린 2VDD의 레벨을 손실없이 전달하기 위해서는 NMOS트랜지스터(NM2)의 게이트단에 3VDD 레벨의 전달 제어신호 TNS2가 인가되어야 하며, 노드 N3에 걸린 3VDD의 레벨을 전달하기 위해서는 4VDD 레벨의 전달 제어신호 TNS3가 인가되어야 한다. 이와같은, 전달 제어신호를 생성하는 과정을 제어신호 생성부의 내부 회로도와 함께 다음에서 살펴보도록 한다.

참고적으로, 펌핑 제어신호 PMP1 및 PMP2는 전원전압 VSS에서 외부전원(VDD)의 레벨로 스윙하는 신호이다.

도 3은 전달 제어신호 TNS2를 생성하기 위한 제어신호 생성부(10)의 내부 회로도이다. 제어신호 생성부는 입력신호(A1, A2, P1, P2)를 인가받아 전달 제어신호 TNS1, 또는 TNS2를 각각 생성하기 위한 별도의 부로 구현되는데, 이는 동일한 회로적 구현을 가지므로 전달 제어신호 TNS2를 생성하는 제어신호 생성부를 구체적 예로서 살펴보도록 한다.

도 3을 참조하면, 제어신호 생성부(10)는 입력신호 A1를 게이트 입력으로 가지며 외부전원의 공급단과 노드 N3 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM4)와, 입력신호 P1를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력단에 일측단이 접속되고 타측단이 노드 N3에 접속된 커패시터(C3)와, 외부전원(VDD)를 게이트단으로 인가받으며 노드 N3와 N4 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)와, 입력신호 P2를 반전시키기 위한 인버터(I2)와, 인버터(I2)의 출력신호를 게이트 입력으로 가지며 노드 N4와 전원전압 VSS의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM5)와, 노드 N4와 노드 N5 사이에 위치하는 커 패시터(C4)와, 입력신호 A2를 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 노드 N5 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM6)를 구비하여, 노드 N5에 걸린 전압을 전달 제어신호 TNS2로 출력한다.

3VDD 레벨의 전달 제어신호 TNS2가 생성되는 과정을 살펴보면, 먼저, 입력신호 A1 및 A2의 활성화로 NMOS트랜지스터 NM4 및 NM6가 노드 N3, N5를 각각 외부전원(VDD)의 레벨로 프리차지시킨다.

이어, 입력신호 P1이 외부전원(VDD)의 레벨로 상승하므로, 이를 일측단으로 인가받는 커패시터(C3)에 전하가 차징되어 노드 N3의 레벨이 2VDD로 상승하게 된다.

따라서, 노드 N3의 레벨 상승으로 PMOS트랜지스터(PM1)가 턴온되어 노드 N4가 2VDD의 레벨로 상승하므로, 이를 일측단으로 인가받는 커패시터에 의해 노드 N5가 3VDD의 레벨로 상승된다.

즉, 노드 N5에 걸린 전압이 출력되는 전달 제어신호 TNS2가 3VDD의 레벨을 갖게 된다.

참고적으로, 전술한와 같은 동일한 회로적 구현을 갖는 제어신호 생성부에 노드 N5를 2VDD의 레벨로 프리차지시키면, 4VDD의 레벨을 갖는 전달 제어신호 TNS2를 생성할 수 있다.

한편, 제어신호 생성부 내 PMOS트랜지스터가 턴온되는 경우에 따른 게이트-소스전압은 VDD - 2VDD로 - VDD의 레벨을 갖는다. 이때, │VDD│의 레벨이 PMOS트랜지스터의 문턱전압을 이상을 가져야 PMOS트랜지스터가 턴온되게 된다.

따라서, 파워소모가 많아 외부전원의 레벨이 낮아지는 경우에는 PMOS트랜지스터가 턴온되지 않아 제어신호가 생성되지 못 하므로, 고전압이 안정적으로 공급되지 못하는 문제점이 발생한다.

또한, 이와같은 문제점은 현재와 같이 외부전원이 레벨이 낮아지는 추세에 더욱 심화되어 나타난다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 외부전원의 레벨에 관계없이 안정적으로 고전압을 공급할 수 있는 내부전원 생성장치를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 내부전원 생성장치는 외부전원의 레벨에 따라 게이트-입력신호의 레벨을 조절하여 출력하기 위한 입력신호 레벨 조절수단; 상기 외부전원을 펌핑하여 상기 외부전원 보다 높은 레벨의 고전압을 공급하기 위한 차지 펌핑수단; 및 복수의 입력신호 및 상기 게이트-입력신호를 인가받아 상기 차지 펌핑수단을 구동을 제어하기 위한 복수의 전달 제어신호 및 펌핑 제어신호를 생성하는 제어신호 생성수단을 구비한다.

바람직하게, 상기 입력신호 레벨 조절수단은, 바이어스신호 및 기준전압을 인가받아 상기 외부전원의 레벨에 따라 선택신호을 생성하기 위한 선택신호 생성부 와, 상기 바이어스신호 및 상기 기준전압을 인가받아 상기 외부전원 보다 소정레벨 낮은 저-전압을 생성하기 위한 저전압 생성부와, 상기 선택신호에 따라 상기 저-전압, 또는 상기 외부전원을 상기 게이트-입력신호로 출력하기 위한 선택부를 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 4는 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도이다.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 내부전원 생성장치는 외부전원(VDD)의 레벨에 따라 게이트-입력신호(GIN)의 레벨을 조절하여 출력하기 위한 입력신호 레벨 조절부(100)와, 외부전원(VDD)을 펌핑하여 외부전원(VDD) 보다 높은 레벨의 고전압(VPP)을 공급하기 위한 차지 펌핑부(300)와, 복수의 입력신호(B1, B2, PB1, PB2) 및 게이트-입력신호(GIN)를 인가받아 차지 펌핑부(300)를 구동하기 위한 복수의 제어신호(TNS, PMP)를 생성하기 위한 제어신호 생성부(200)를 구비한다.

그리고 입력신호 레벨 조절부(100)는 바이어스신호(VBIAS) 및 기준전압(VREF)을 인가받아 외부전원(VDD)의 레벨에 따라 선택신호(VDD_SW)을 생성하기 위한 선택신호 생성부(120)와, 바이어스신호(VBIAS) 및 기준전압(VREF)을 인가받아 외부전원(VDD) 보다 소정레벨(Vm) 낮은 저-전압(VDD - Vm)을 생성하기 위한 저전압 생성부(140)와, 선택신호(VDD_SW)에 따라 저-전압(VDD - Vm) 또는 외부전원(VDD)을 게이트-입력신호(GIN)로 출력하기 위한 선택부(160)를 구비한다.

이와같이 본 발명에 따른 내부전원 생성장치는 외부전원(VDD)의 레벨이 문턱전압(Vt) 이상을 유지하는지 여부를 감지하여, 문턱전압 보다 낮아진 경우에는 외부전원(VDD) 보다 소정레벨(Vm) 낮은 레벨을 게이트-입력신호(GIN)로 전달하기 위한 입력신호 레벨 조절부(100)를 구비하므로서, 외부전원(VDD)의 레벨이 하강하는 경우에도 안정적으로 제어신호를 생성한다.

도 5는 도 4의 선택신호 생성부(120)의 내부 회로도이다.

도 5를 참조하면, 선택신호 생성부(120)는 외부전원(VDD)을 전압 디바이딩하여 피드백전압 VDD_FD1을 생성하기 위한 피드백부(122)와, 바이어스신호(VBIAS)에 응답하여 피드백전압 VDD_FD1과 기준전압(VREF)의 레벨 차이를 증폭하기 위한 차동 증폭기(124)와, 차동 증폭기(124)의 출력신호를 버퍼링하여 선택신호(VDD_SW)로 출력하기 위한 버퍼(126)를 구비한다.

선택신호 생성부(120)의 동작을 살펴보면, 선택신호 생성부(120)는 피드백전압 VDD_FD1의 레벨이 기준전압(VREF) 보다 높은 경우 선택신호(VDD_SW)를 논리레벨 'L'로 출력하며, 피드백전압 VDD_FD1의 레벨이 기준전압(VREF) 보다 낮은 경우 선택신호(VDD_SW)를 논리레벨 'H'로 출력한다.

도 6은 외부전원(VDD)의 레벨에 따른 기준전압(VREF)의 레벨을 도시한 도면으로, 초기에 기준전압(VREF)은 외부전원(VDD)의 레벨 상승과 함께 상승하되, 일정 이상 상승하지 않는다. 더 이상 상승하지 않는 기준전압(VDD)의 레벨은 MOS트랜지 스터의 문턱전압(Vt) 레벨과 같다.

도 7은 도 4의 저전압 생성부(140)의 내부 회로도이다.

도 7을 참조하면, 저전압 생성부(140)는 바이어스신호(VBIAS)에 응답하여 기준전압(VREF)과 피드백전압 VDD_FD2의 레벨 차이를 증폭하여 출력하기 위한 차동증폭기(142)와, 차동증폭기(142)의 출력단에 걸린 전압의 레벨에 따라 저-전압(VDD-Vm)을 공급하고, 공급된 저-전압(VDD-Vm)을 피드백전압 VDD_FD2로 피드백하기 위한 저전압 공급부(144)를 구비한다.

저전압 생성부(140)는 바이어스신호(VBIAS)의 활성화 시 피드백전압 VDD_FD2의 레벨이 기준전압(VREF) 보다 높은 경우에는 저전압 공급부(144)를 통해 저-전압(VDD-Vm)을 공급하도록 하며, 피드백전압 VDD_FD2의 레벨이 기준전압(VREF) 보다 낮은 경우에는 저-전압(VDD-Vm)의 공급하지 않는다.

도 8은 도 4의 선택부(160)의 내부 회로도로서, 선택부(160)는 선택신호(VDD_SW)의 논리레벨 'L'에 응답하여 저-전압(VDD-Vm)을 게이트-입력신호(GIN)로 전달하기 위한 트랜스퍼 게이트 TR2와, 선택신호(VDD_SW)의 논리레벨 'H'에 응답하여 외부전원(VDD)을 게이트-입력신호(GIN)로 전달하기 위한 트랜스퍼 게이트 TR1을 구비한다.

여기서, 트랜스퍼 게이트 TR1 및 TR2는 공통된 출력노드를 갖는다.

도 9은 도 4의 제어신호 생성부(200)의 내부 회로도로서, 종래(도 3 참조)에는 PMOS트랜지스터(PM1)의 게이트 입력으로 외부전원(VDD)을 인가한 반면, 본 발명에서는 외부전원의 레벨에 따라 조절된 전압레벨을 갖는 게이트-입력신호(GIN)를 PMOS트랜지스터(PM1)의 게이트 입력으로 인가한다.

참고적으로, 종래와 동일한 회로적 구현을 가지므로, 동일 도면 부호를 부여하고 이에 대한 구체적 언급은 생략하도록 한다.

한편, 도 5 내지 도 9에 도시된 바와 같이, 입력신호 레벨 조절부(100)는 외부전원(VDD)의 레벨이 PMOS트랜지스터의 문턱전압(Vt) 보다 하강하는 경우에는 외부전원(VDD)의 레벨을 소정레벨(Vm) 하강시킨 저-전압(VDD-Vm)을 게이트-입력신호(GIN)로 출력하며, 외부전원(VDD)의 레벨이 문턱전압(Vt) 보다 높은 레벨을 갖는 경우에는 외부전원(VDD)을 게이트-입력신호(GIN)로 출력한다.

따라서, 게이트-입력신호(GIN)는 외부전원(VDD)이 문턱전압(Vt) 보다 낮아지는 경우에 저-전압(VDD-Vm) 레벨을 가지므로, 이를 인가받는 PMOS트랜지스터(PM1)는 외부전원(VDD)의 레벨 하강에 관계없이 턴온된다. 즉, 외부전원(VDD)의 레벨 하강 시에도 안정적으로 제어신호를 생성할 수 있어, 레벨 손실 없이 고전압(VPP)을 공급할 수 있다.

그러므로, 전술한 본 발명에 따른 내부전원 생성장치는 외부에서 인가되는 외부전원의 레벨이 하강하는 경우에도 안정적으로 제어신호를 생성하여, 전압 레벨의 손실없이 고전압을 공급할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 외부전원의 레벨 하강 시에도 안정적인 레벨의 고전압을 공급한다.

Claims

외부전원의 레벨에 따라 게이트-입력신호의 레벨을 조절하여 출력하기 위한 입력신호 레벨 조절수단;

상기 외부전원을 펌핑하여 상기 외부전원 보다 높은 레벨의 고전압을 공급하기 위한 차지 펌핑수단; 및

복수의 입력신호 및 상기 게이트-입력신호를 인가받아 상기 차지 펌핑수단을 구동을 제어하기 위한 복수의 전달 제어신호 및 펌핑 제어신호를 생성하는 제어신호 생성수단

을 구비하는 내부전원 생성장치.
제1항에 있어서,

상기 입력신호 레벨 조절수단은,

바이어스신호 및 기준전압을 인가받아 상기 외부전원의 레벨에 따라 선택신호을 생성하기 위한 선택신호 생성부와,

상기 바이어스신호 및 상기 기준전압을 인가받아 상기 외부전원 보다 소정레벨 낮은 저-전압을 생성하기 위한 저전압 생성부와,

상기 선택신호에 따라 상기 저-전압, 또는 상기 외부전원을 상기 게이트-입력신호로 출력하기 위한 선택부

를 구비하는 내부전원 생성장치.
제2항에 있어서,

상기 기준전압은 MOS트랜지스터의 문턱전압 레벨과 같은 것을 특징으로 하는 내부전원 생성장치.
제3항에 있어서,

상기 제어신호 생성수단은

제1 입력신호을 게이트 입력으로 가지며 상기 외부전원의 공급단과 제1 노드 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터와,

상기 제2 입력신호를 반전시키기 위한 제1 인버터와,

상기 제1 인버터의 출력단에 일측단이 접속되고 타측단이 상기 제1 노드에 접속된 제1 커패시터와,

상기 게이트-입력신호를 게이트 입력으로 인가 받으며 상기 제1 및 제2 노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터와,

제3 입력신호를 반전시키기 위한 제2 인버터와,

상기 제2 인버터의 출력신호를 게이트 입력으로 가지며 상기 제2 노드와 전원전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터와,

상기 제2 및 제3 노드 사이에 위치하는 제2 커패시터와,

제4 입력신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제3 노드 사이에 드레인-소스 경로를 갖는 제3 NMOS트랜지스터를 구비하여,

상기 제3 노드에 걸린 전압을 상기 제1 전달 제어신호로 출력하는 것을 특징으로 하는 내부전원 생성장치.
제4항에 있어서,

상기 선택신호 생성부는,

상기 외부전원을 전압 디바이딩하여 제1 피드백전압을 생성하기 위한 피드백부와,

상기 바이어스신호에 응답하여 상기 제1 피드백전압과 상기 기준전압의 레벨 차이를 증폭하기 위한 제1 차동 증폭기와,

상기 제1 차동 증폭기의 출력신호를 버퍼링하여 상기 선택신호로 출력하기 위한 버퍼

를 구비하는 내부전원 생성장치.
제5항에 있어서,

상기 저전압 생성부는,

상기 바이어스신호에 응답하여 상기 기준전압과 제2 피드백전압의 레벨 차이를 증폭하여 출력하기 위한 제2 차동증폭기와,

상기 제2 차동증폭기의 출력단에 걸린 전압의 레벨에 따라 상기 저-전압을 공급하고, 공급된 상기 저-전압을 상기 제2 피드백전압으로 피드백하기 위한 저전압 공급부

를 구비하는 내부전원 생성장치.
제6항에 있어서,

상기 선택부는,

상기 선택신호의 제1 논리레벨에 응답하여 상기 저-전압을 상기 게이트-입력신호로 전달하기 위한 제1 트랜스퍼 게이트와,

상기 선택신호의 제2 논리레벨에 응답하여 상기 외부전원을 상기 게이트-입력신호로 전달하기 위한 제2 트랜스퍼 게이트를 구비하는 것

을 특징으로 하는 내부전원 생성장치.
제7항에 있어서,

상기 제1 및 제2 트랜스퍼 게이트는 공통된 출력노드를 갖는 것을 특징으로 하는 내부전원 생성장치.