KR20060103280A

KR20060103280A - 전류 제한 회로 및 모터 드라이브 회로

Info

Publication number: KR20060103280A
Application number: KR1020067013333A
Authority: KR
Inventors: 미쯔아끼 다이오; 다이끼 야나기시마
Original assignee: 로무 가부시키가이샤
Priority date: 2004-01-09
Filing date: 2005-01-07
Publication date: 2006-09-28
Also published as: CN1910813A; WO2005067136A1; KR100830028B1; US20090190280A1; JPWO2005067136A1; TW200531436A

Abstract

규정 전류값 검출을 위한 외장 기준 전압 발생 회로가 고장났을 때에 과전류의 발생을 방지하여 파워 트랜지스터를 보호하고 또한 드라이버 IC로서 계속 사용할 수 있는 전류 제한 회로 및 모터 드라이브 회로를 제공하는 것에 있다. 본 발명은, 출력 전류 검출 회로가 파워 트랜지스터에 직렬로 설치되고, 콤퍼레이터와 제1 기준 전압 발생 회로와 제2 기준 전압 발생 회로를 갖고, 파워 트랜지스터의 출력 전류가 소정의 규정값에 도달했을 때에 출력 전류 검출 회로로부터 얻어지는 그 검출 신호와 제1 기준 전압 발생 회로로부터 얻어지는 제1 기준 전압에 따라 콤퍼레이터가 파워 트랜지스터의 구동을 소정 기간 정지시키기 위한 제어 신호를 발생하고, 파워 트랜지스터의 출력 전류가 규정값을 초과한 소정값으로 되었을 때에 출력 전류 검출 회로로부터 얻어지는 그 검출 신호와 제2 기준 전압 발생 회로로부터 얻어지는 제2 기준 전압에 따라 콤퍼레이터가 제어 신호를 발생하는 것으로서, 제1 기준 전압 발생 회로가 IC에 외장되고, 제2 기준 전압 발생 회로가 IC에 내장되어 있는 것이다.

규정값, 파워 트랜지스터, 기준 전압 발생 회로, 콤퍼레이터

Description

전류 제한 회로 및 모터 드라이브 회로{CURRENT LIMITER CIRCUIT AND MOTOR DRIVE CIRCUIT}

본 발명은, 전류 제한 회로 및 모터 드라이브 회로에 관한 것으로, 특히, 유니폴라(반파) 구동의 스테핑 모터 드라이버 IC에서, 규정 전류값(제한 전류값) 검출을 위한 외장 기준 전압 발생 회로가 고장났을 때에 과전류의 발생을 방지하여 파워 트랜지스터를 보호하고 또한 드라이버 IC로서 계속 사용할 수 있도록 하는 것이 가능한 전류 제한 회로에 관한 것이다.

유니폴라 구동의 스테핑 모터 드라이버(펄스 모터 드라이버)는, 1상 구동, 1상-2상 구동 혹은 2상 구동 등에 의해 모터의 고정자측을 순차적으로 여자함으로써, 소정의 회전각만큼 돌기 형상의 회전자를 회전시킨다.

각 고정자를 여자하기 위한 구동 전류를 흘리는 드라이버는, 전원 라인에 접속되고 고정자에 감긴 코일(여자 코일)에 대하여 이것에 직렬로 파워 트랜지스터(출력단 트랜지스터)가 각 상 대응으로 각각 설치되어 있다. 이 각 상 대응으로 설치된 파워 트랜지스터가 소정의 타이밍에서 ON/OFF됨으로써, 고정자가 순차적으로 여자되어 스테핑 모터가 드라이브된다.

임의의 상의 파워 트랜지스터가 ON하면, 그 상의 여자 코일의 인덕턴스와 파 워 트랜지스터 등의 임피던스에 의해 결정되는 소정의 시상수의 과도 현상에서 ON 기간 동안 순차적으로 구동 전류가 증가해 간다. 이 증가량을 소정값까지 제한하기 위해, 파워 트랜지스터를 ON 시키고나서 소정의 기간 후에 OFF함으로써, 파워 트랜지스터에 과전류가 흐르지 않도록 제어된다. 그 때문에, 파워 트랜지스터는, 통상적으로, ON/OFF하는 "H"(HIGH 레벨), "L"(LOW 레벨)의 논리값 펄스에서 각 상이 쵸핑에 의한 펄스 구동된다.

이러한 펄스 구동 제어의 1개로서, ON 기간을 타이머 회로에서 설정하여 제어하는 쵸퍼 제어의 3상 모터 드라이버와 그 IGBT 파워 트랜지스터의 보호 회로가 공지이다(특허 문헌1).

이 특허 문헌1(일본 특개평11-112313호)에 기재되어 있듯이, 이러한 종류의 드라이버의 과전류 보호 회로는, 출력 전류를 검출하는 전류 검출 회로와 파워 트랜지스터의 구동을 정지하는 과전류 검출 회로로 구성된다. 전류 검출 회로는, 통상적으로, 파워 트랜지스터에 직렬로 설치되어 있다. 과전류 검출 회로는, 출력단 파워 트랜지스터의 출력 전류값이 소정값 이상의 과전류로 되었을 때에 얻어지는 전류 검출 회로로부터의 검출 신호에 따라 동작하여 출력 전류값을 제한한다.

특허 문헌1 : 일본 특개평11-112313호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

전류 제한 회로는, 통상적으로, 콤퍼레이터에 의해 전류 검출 회로로부터의 검출 전압 신호와 기준 전압을 비교하여 기준 전압을 초과했을 때에 파워 트랜지스 터의 구동을 정지한다. 기준 전압을 발생하는 회로가 고장나면, 전류 제한 회로가 기능하지 않게 되어, 파워 트랜지스터가 파괴되는 문제가 있다. 그 때문에, 과전류 보호 회로가 별도로 필요하게 된다.

상기한 전류 제한 회로에 의한 규정 전류값(제한 전류값) 검출을 위한 기준 전압 발생 회로는, 드라이버 IC에 외장된다. 그것은, 파워 트랜지스터의 특성의 변동에 따라 규정 전류값 검출 전압에 변동이 발생하기 때문이며, 이 전압을 외장에 의해 조정함으로써, 제한하는 전류값을 설계 사양에 적합한 값으로 조정할 필요가 있기 때문이다.

그 때문에, IC 내부의 회로보다도 이 외장 회로의 접속 불량, 단선 등이 발생하기 쉽고, 그것에 의해, 이 기준 전압 입력 단자가 오픈으로 되면, 전류 제한 회로가 기능하지 않게 되어 파워 트랜지스터가 ON 상태로 된다. 별도로 설치되는 과전류 보호 회로는, 이 ON 상태일 때에 흐르는 출력 전류의 과전류를 검출하게 되지만, 통상적으로, 과전류 보호 회로는, 드라이버 IC로서의 동작을 정지시키기 위해 계속적으로 드라이버로서 사용할 수 없게 된다. 특히, 모터 드라이브 회로 등의 드라이버에 있어서는, 단지, 기준 전압을 발생하는 회로의 고장만으로 드라이버가 동작하지 않게 되어, 모터도 동작하지 않게 된다. 그 때문에, 때로는, 기구 혹은 장치 전체가 소용없게 되는 문제가 있다.

본 발명의 목적은, 이러한 종래 기술의 문제점을 해결하는 것으로, 규정 전류값 검출을 위한 외장 기준 전압 발생 회로가 고장났을 때에 과전류의 발생을 방지하여 파워 트랜지스터를 보호하고 또한 드라이버 IC로서 계속 사용할 수 있는 전 류 제한 회로 혹은 모터 드라이브 회로를 제공하는 것에 있다.

<과제를 해결하기 위한 수단>

이러한 목적을 달성하기 위한 본 발명의 전류 제한 회로 혹은 모터 드라이브 회로의 구성은, 출력 전류 검출 회로가 파워 트랜지스터에 직렬로 설치되고, 콤퍼레이터와 제1 기준 전압 발생 회로와 제2 기준 전압 발생 회로를 갖고, 파워 트랜지스터의 출력 전류가 소정의 규정값에 도달했을 때에 출력 전류 검출 회로로부터 얻어지는 그 검출 신호와 제1 기준 전압 발생 회로로부터 얻어지는 제1 기준 전압에 따라 콤퍼레이터가 파워 트랜지스터의 구동을 소정 기간 정지시키기 위한 제어 신호를 발생하고, 파워 트랜지스터의 출력 전류가 규정값을 초과한 소정값으로 되었을 때에 출력 전류 검출 회로로부터 얻어지는 그 검출 신호와 제2 기준 전압 발생 회로로부터 얻어지는 제2 기준 전압에 따라 콤퍼레이터가 제어 신호를 발생하는 것으로서, 제1 기준 전압 발생 회로가 IC에 외장되고, 제2 기준 전압 발생 회로가 IC에 내장되어 있는 것이다.

<발명의 효과>

본 발명에서는, 제2 기준 전압 발생 회로가 IC에 내장되어 있으므로, 규정 전류값 검출을 위한 제1 기준 전압 발생 회로가 고장났을 때에 제2 기준 전압 발생 회로에 의해 전류 제한이 걸려, 과전류를 방지하여 파워 트랜지스터를 보호할 수 있다.

IC에 내장되어 있는 제2 기준 전압 발생 회로는, 외장 부품이 아니므로, 접속 불량, 단선 등은 거의 발생하지 않는다. 따라서, 확실하게 이 IC가 보호되고, 게다가, 상기한 소정값을 드라이버 IC로서 계속 동작하는 것에 문제가 없도록 하는, 제1 기준 전압보다 조금 높은 값으로 설정해 두면, 드라이버 IC로서의 동작에 지장이 없다.

따라서, 외부의 부착 부품의 제1 기준 전압 발생 회로를 바꾸지 않아도 드라이버로서 이 IC를 계속하여 사용하는 것이 가능하게 된다.

또한, 제1 기준 전압 발생 회로가 발생할 전압은, 그 접속 단자를 통하여 발생할 전압을 체크할 수 있도록 해 두면 용이하게 판단할 수 있으므로, 제1 기준 전압 발생 회로를 바꿔 정상적인 동작 상태로 복귀시키는 것도 용이하다.

이 경우의 제1 기준 전압 발생 회로가 발생할 전압은, 제2 기준 전압 발생 회로의 전압으로부터 얻는 것을 용이하게 할 수 있다.

여기서의 규정 전류값은, 과전류 보호가 아니라 모터 구동 회로를 쵸핑 구동할 때에 전류값을 임의의 전류값 이하로 제한하는 제한 전류값(설계값)에 대응하는 것이다. 이러한 점, 제2 기준 전압 발생 회로의 전압은, 과전류 보호와 전류 제한을 겸비하는 것이다. 과전류 보호 회로는, 본래 IC로서의 파괴를 방지하기 위해 설치되는 것이지만, 여기서는, 제2 기준 전압 발생 회로의 전압을 제1 기준 전압 발생 회로의 전압에 의한 제한 전류값에 가까운 곳에 설정하여 제1 기준 전압 발생 회로의 전압에 의한 전류 제한 동작을 할 수 없게 되었을 때에 전류 제한 회로로서 동작시킨다.

또한, 제한 전류값에 가까운 곳이란, 외장되는 제1 기준 전압 발생 회로의 전압의 제품 변동의 상한값보다 위로서, 파워 트랜지스터의 최대 정격 전류값이나, 그것보다도 아래이면 된다.

즉, 제2 기준 전압 발생 회로의 전압에 의한 제한 전류값은, 이 때의 규정 전류값을 초과한 전류값이지만, 파워 트랜지스터가 모터 구동 동작을 계속해도 문제가 발생하지 않는 범위에 있다. 예를 들면, 이것은, 전류 제한을 행하는 전류값에 대하여 3%∼10% 정도 높은 범위가 바람직하다.

그 결과, 기준 전압을 발생하는 회로의 고장만으로 드라이버가 동작하지 않게 되거나, 예를 들면, 모터가 동작하지 않게 되거나 하지 않고, 기구 혹은 장치 전체가 소용없게 되는 결점을 방지할 수 있다.

<발명을 실시하기 위한 최량의 형태>

도 1은, 본 발명의 전류 제한 회로를 적용한 일 실시예의 유니폴라 구동의 스테핑 모터 드라이버의 단상 구동 회로를 중심으로 한 블록도이고, 도 2는, 그 전류 제한 회로에서의 콤퍼레이터의 회로도이다.

도 1에서, 참조 부호 10은, 여자 코일이 4개인 유니폴라 구동의 스테핑 모터 드라이버 IC이다. 이것에는, 전류 출력 회로(1a, 1b, 1c, 1d)가 설치되고, 각각이 스테핑 모터(11)의 여자 코일(11a, 11b, 11c, 11d)에 각각 접속되고, 각 여자 코일 (11a, 11b, 11c, 11d)에는, 각각 플라이 휠 다이오드 D가 병렬로 접속되어 있다.

전류 출력 회로(1a, 1b, 1c, 1d)는, 각각 동일한 회로에 의해 구성되어 있으므로, 그 상세 내용을 전류 출력 회로(1a)에 대해서만 기술한다. 이하, 전류 출력 회로(1a)에 대하여 설명하고, 전류 출력 회로(1b, 1c, 1d)는, 마찬가지이므로 그 설명을 생략한다. 또한, 참조 부호 12는, 전원이다.

전류 출력 회로(1a)는, N 채널 MOSFET 파워 트랜지스터 Tr을 갖고 있고, 파워 트랜지스터 Tr은, 드레인이 출력 단자(2a)에 접속되고, 출력 단자(2a)에 여자 전류를 출력한다. 파워 트랜지스터 Tr의 소스는, 단자(2e)를 통하여 IC 외부에 부착된 출력 전류 검출용의 저항 Rs에 접속되고, 이것을 통하여 접지되어 있다. 또한, 출력 단자(2a)의 출력 전류는, 이 출력 단자(2a)에 여자 코일(11a)로부터 싱크하는 전류로 된다. 전류 제한 회로(3)는, ×2배 증폭의 앰프(4)와, 콤퍼레이터(5), 제1 기준 전압 발생 회로(6a), 그리고 제2 기준 전류 발생 회로(6b)로 이루어진다.

앰프(4)는, 단자(2e)와 콤퍼레이터(5)의 (-) 입력 단자 사이에 접속되어 있다. 기준 전압 발생 회로(6a)는, 단자(2c)를 통하여 콤퍼레이터(5)의 (+) 입력 단자에 접속되고, IC 외부에 설치되어 있다. 이에 의해, 기준 전압 발생 회로(6a)는 기준 전압 VREF를 콤퍼레이터(5)의 (+) 입력 단자에 가한다. 한편, 기준 전압 발생 회로(6b)는, IC 내부에 설치되어 있고, 콤퍼레이터(5)의 (+) 입력 단자에 접속되고, 기준 전압 VR(단 VR>VREF)을 콤퍼레이터(5)의 (+) 입력 단자에 가한다.

또한, 기준 전압 VR은, 스테핑 모터 드라이버 IC(1O)가 이것을 기준 전압으로서 동작했을 때에 지장이 없는, 기준 전압 VREF보다 조금 높은 전압이다.

이 기준 전압 VR은, 상기한 바와 같이 기준 전압 VREF에 의한 제한 전류값에 가까운 곳에 있다. 설계 상에서 전류 제한을 행하는 전류값에 대하여 3%∼10% 정도 높은 범위 중 어느 하나에서 제한 전류가 걸리도록 하는 전압이다. 그것은, 외장되는 기준 전압 발생 회로(6a)의 기준 전압 VREF에서의 제품 변동의 상한값보다 위이고, 파워 트랜지스터의 최대 정격 전류값이나, 그것보다도 아래이면 된다.

여기서, 출력 전류 검출용의 저항 Rs의 단자 전압을 Vs라고 하면, 파워 트랜지스터 Tr의 출력 전류가 증가하고, 전압 Vs가 기준 전압 VREF를 초과하도록 하는 구동 전류(출력 전류)가 파워 트랜지스터 Tr에 발생했을 때, 즉, 출력 전류가 규정값(제한 전류값)으로 되었을 때에, 콤퍼레이터(5)의 출력은, "H"로부터 "L"로 바뀌어, 검출 펄스 S("L" 유의)를 발생한다. 이 검출 펄스 S는, 내부 지연 회로(7)에 가해지고 지연되어 하강 트리거 신호로 되고, RS-플립플롭(데이터 래치 회로)(8)의 클럭 단자 CLK에 입력된다. 이 때에는 이미, RS-플립플롭의 D 단자에는 지연되지 않은 검출 펄스 S("L")의 1 비트 데이터가 가해져 있다. 따라서, 지연된 트리거 신호에 의해 이 "L"이 래치된다.

그 결과, RS-플립플롭(8)의 출력이 "L"로 되고, 이 출력은, AND 게이트(9)에 가해진다.

AND 게이트(9)에는, 상 여자 신호 G("H")가 상 여자 신호 생성 회로(도시 생략)로부터 가해져 있고, RS-플립플롭(8)의 온 오프가 "L"로 됨으로써, 그 게이트가 폐쇄된다. 그 결과, 파워 트랜지스터 Tr의 게이트에 가해지는 상 여자 신호 G("H")가 저지되고, 이 때 파워 트랜지스터 Tr은 OFF로 된다. 파워 트랜지스터 Tr이 OFF로 되면, 전압 Vs가 그라운드 전위로 되고, 콤퍼레이터(5)의 출력(검출 펄스 S)은, "L"로부터 "H"로 되돌아가, 검출 펄스 S가 정지한다.

따라서, 여기서는, 검출 펄스 S는, 파워 트랜지스터 Tr을 OFF로 하는 제어 신호로 되어 있다.

한편, 검출 펄스 S("L")는, 타이머 회로(7a)에도 가해져, 일정 시간 후에 RS-플립플롭(8)에 쵸핑 펄스를 발생시킨다. 즉, 파워 트랜지스터 Tr가 OFF로 된 후의 일정 시간 후에 타이머 회로(7a)를 통하여 내부 지연 회로(7)에 인버터(7b)를 통하여 펄스 P("H")가 가해진다. 또한, 펄스 P("H")는, RS-플립플롭(8)의 D 단자에 지연없이 가해진다.

내부 지연 회로(7)는, 이 펄스 P의 상승에 대하여 하강 트리거 펄스를 발생한다. 이에 의해, 이 펄스 P의 "H"의 기간에는, RS-플립플롭(8)에 "H", 즉 "1"이 래치되고, RS-플립플롭(8)은, 타이머 회로(7a)의 타임 카운트에 따른 휴지 기간을 갖는 쵸핑 펄스를 Q 출력에 발생한다. 그 결과, AND 게이트(9)의 게이트가 개방된다. 따라서, 상 여자 신호 G("H")와의 앤드 조건이 성립되어 파워 트랜지스터 Tr에 의해 구동 전류가 여자 코일(11a)에 흘러, 그 전류가 증가해 간다. 이것이 규정값(제한 전류값)에 도달하면, 콤퍼레이터(5)의 출력은, "H"로부터 "L"로 바뀌고, 검출 펄스 S를 발생한다. 이에 의해, 파워 트랜지스터 Tr가 또한 OFF로 된다.

이상의 반복에 의해, 상 여자 신호 G("H")가 파워 트랜지스터 Tr의 게이트에 가해지고 있는 구동 기간에 파워 트랜지스터 Tr이 쵸핑 구동되어, 상 여자 신호 G의 발생 타이밍에 따라 여자 코일(11a)에 구동 전류가 흐른다.

또한, 타이머 회로(7a)는, "H"의 쵸핑 펄스 P를 일정 시간 "L"로 떨어뜨리는 것으로서, 검출 펄스 S를 받지 않을 때에는 "H"의 쵸핑 펄스 P를 발생시켜 RS-플립플롭(8)에 "1"을 세트하고, 게이트(9)를 개방 상태로 유지한다. 따라서, 상 여자 신호 G("H")가 발생했을 때에는 앤드 조건이 성립되어 파워 트랜지스터 Tr에 의해 구동 전류가 여자 코일(11a)에 흘러, 상기한 바와 같은 동작이 상 여자 신호 G의 발생에 따라 개시된다.

이에 의해, 전류 제한 회로(3)는, 저항 Rs에 의한 단자(2c)의 전압 Vs가 기준 전압 VREF를 초과했을 때에, 즉, 파워 트랜지스터 Tr의 출력 전류가 규정 전류값으로 되었을 때에 구동 전류를 정지시켜 파워 트랜지스터 Tr의 출력 전류를 제한한다. 이 점에서 전류 제한 회로(3)는, 과전류 보호 회로를 겸하는 것으로서 설치되어 있다.

여기서, 기준 전압 발생 회로(6a)가 고장나거나 혹은 단자(2f)와의 접속 불량 등에 의해 단자(2f)에 기준 전압 VREF가 발생하지 않게 되었다고 하자.

이 때에는, 파워 트랜지스터 Tr의 출력 전류가 증가하여, 전압 Vs가 기준 전압 VREF를 초과한다. 따라서, 전압 Vs가 기준 전압 VR을 초과하도록 하는 출력 전류가 파워 트랜지스터 Tr에 발생했을 때에는, 즉, 출력 전류가 규정값 이상의 소정값으로 되었을 때에는, 콤퍼레이터(5)의 출력은, "H"로부터 "L"로 바뀌는 검출 펄스 S("L"유의)를 여기서도 발생한다.

즉, 콤퍼레이터의 비교 기준 전압이 기준 전압 발생 회로(6a)의 기준 전압 VREF로부터 기준 전압 발생 회로(6b)의 기준 전압 VR로 교체되어 상기한 동작이 계속적으로 행해진다. 이에 의해 드라이버로서 스테핑 모터 드라이버 IC(10)는, 동작을 계속할 수 있다.

도 2는, 콤퍼레이터(5)의 구체적인 회로도로서, 콤퍼레이터(5)는, PNP 트랜지스터 Q1, Q2로 이루어지는 차동 증폭기(50)를 갖고 있다. 이 차동 증폭기(50)에 대하여, 트랜지스터 Q1의 베이스에는, 이것에 접속된 PNP 트랜지스터 Q3, Q4가 병렬로 설치되어 있다. PNP 트랜지스터 Q3, Q4는, 각각 에미터측이 트랜지스터 Q1의 베이스에, 콜렉터측이 접지되어 있다.

트랜지스터 Q2의 베이스에는, 이것에 접속된 PNP 트랜지스터 Q5가 병렬로 설치되어 있다. 트랜지스터 Q5의 에미터는, 트랜지스터 Q2의 베이스에 접속되고, 콜렉터측이 접지되고, 그 베이스에는, ×2배 증폭의 앰프(4)로부터 전류 검출 신호를 받는다.

트랜지스터 Q3의 베이스와 단자(2f) 사이에는 기준 전압 발생 회로(6a)가 설치되고, 트랜지스터 Q4의 베이스와 그라운드 GND 사이에는 기준 전압 발생 회로(6b)가 설치되어 있다.

참조 부호 51∼53은, 각각 각 트랜지스터 Q1∼Q5를 동작시키기 위한 전류원 으로서, 각 트랜지스터의 에미터와 전원 라인 +VDD 사이에 설치되어 있다. NPN 트랜지스터 Q6, Q7은 커런트 미러 회로로서, 차동 증폭기(50)의 액티브 부하 회로로서 트랜지스터 Q1, Q2의 하류에 설치되고, 에미터측이 접지되어 있다.

NPN 트랜지스터 Q8, Q9는, 출력단 트랜지스터로서, 각각의 에미터측은 그라운드 GND에 접속되고, 트랜지스터 Q8의 콜렉터는, 전류원(54)을 통하여 전원 라인+VDD에 접속되고, 트랜지스터 Q6의 콜렉터로부터 베이스에 출력을 받는다. 트랜지스터 Q9의 콜렉터는, 부하 저항 R을 통하여 전원 라인 +VDD에 접속되고, 트랜지스터 Q8의 콜렉터로부터 그 베이스에 출력을 받아, 검출 펄스 P를 그 콜렉터에 발생한다.

그런데, 제1 기준 전압 발생 회로(6a)가 발생할 전압은, 단자(2f)를 통하여 발생할 전압을 체크할 수 있도록 해 두면 용이하게 판단되므로, 제1 기준 전압 발생 회로(6a)를 바꿔 정상적인 동작 상태로 복귀시키는 것이 용이하다.

이 경우의 제1 기준 전압 발생 회로(6a)가 발생할 전압은, 제2 기준 전압 발생 회로(6b)의 전압이나, 이것보다 소정값 낮은 전압으로서 발생시킬 수 있다. 그 때문에, 제1 기준 전압 발생 회로(6a)의 접속 단자(단자 : 2f)에 제2 기준 전압 발생 회로(6b)의 전압이 출력되도록 하는 회로 구성인 쪽이 낫다. 도 2의 단자(2f)는, 이러한 예로 되어 있다. 그리고, 제2 기준 전압 발생 회로(6b)의 전압이 제2 기준 전압 발생 회로(6b)의 기준 전압 VREF보다 1Vf(베이스-에미터간 순방향 강하 전압) 이상 높은 경우에는, 제1 기준 전압 발생 회로(6a)가 단자(2f)에 접속되어 있는 한, 트랜지스터 Q4는 OFF로 되어 있다.

여기서, 기준 전압 발생 회로(6a)의 기준 전압 VREF에 의해 제한되는 파워 트랜지스터 Tr의 출력 전류의 규정값을 2.6A로 하면, 기준 전압 발생 회로(6b)의 전압 VR에 의해 제한되는 파워 트랜지스터 Tr의 출력 전류를 2.7A 정도(=2.6×1.038)로 설정되어, 동작으로서 지장을 초래하지 않는 값으로 되어 있다. 전류 제한 회로의 동작으로서의 회로 관계도 변경은 없다. 또한, 파워 트랜지스터 Tr의 최대 정격 전류는, 3.0A(>2.6A)인 것으로 한다.

그 결과, 기준 전압 발생 회로(6a)가 고장나 기준 전압 VREF가 콤퍼레이터(5)에 송출되지 않는 상태라도, 기준 전압 VREF보다 조금 높은 값 VR로 설정되어 드라이버 IC로서의 동작에 지장이 없어, 계속해서 드라이버로서 사용 가능하다.

그런데, 실시예에서는, 콤퍼레이터(5)는, 전류 출력 회로(1a, 1b, 1c, 1d)에 각각 설치되는 구성으로 되어 있지만, 콤퍼레이터(5)는, 복수의 전력 출력 회로에 공통으로 설치되어 있어도 된다. 이 경우, 예를 들면, 전류 출력 회로(1a, 1b)의 각각의 콤퍼레이터(5)와, 전류 출력 회로(1c, 1d) 각각의 콤퍼레이터(5b)에 대하여 출력 전류값의 검출 저항 Rs를 각각에 공통화하여 토탈 2개로 할 수 있다.

또한, 실시예의 파워 트랜지스터 Tr은, MOSFET 트랜지스터이지만, 이것은, 바이폴라 트랜지스터라도 되는 것은 물론이다.

또한, 실시예에서는, 유니폴라 구동의 스테핑 모터 드라이버 IC의 모터 구동 회로에 대하여 설명하고 있지만, 파워 트랜지스터의 출력 회로를 푸시 풀 동작의 구동 회로로서, 바이폴라 구동(정위상과 역위상의 양은 구동)의 스테핑 모터 드라이버 IC에 본 발명을 적용해도 되는 것은 물론이다.

이상 설명하여 왔지만, 실시예에서는, 내부 지연 회로(7)와, RS-플립플롭(데이터 래치 회로)(8), AND 게이트(9), 그리고 OFF 타이머 회로(7a)를 통하여 파워 트랜지스터 Tr의 ON/OFF 제어를 하고 있지만, 파워 트랜지스터 Tr이 OFF되는 구성이면, 이들 회로는 본 발명에서 반드시 필요한 구성은 아니다.

또한, 실시예에서는, 콤퍼레이터(5)는, 2개의 (+) 입력 단자를 갖는 것 1개로 하고 있지만, 이것은, 콤퍼레이터(5)의 내부 회로를 병렬로 2개의 콤퍼레이터로 구성하여도 된다. 또한, 이것은, (+) 입력 단자와 (-) 입력 단자가 각각 임의의 2개 있는 콤퍼레이터를 사용하여도 된다.

또한, 실시예에서는, 스테핑 모터 드라이버 IC에 대하여 설명하고 있지만, 규정의 전류값에 의해 파워 트랜지스터를 OFF하여 구동 전류를 제한하는 전류 제한 회로 혹은 과전류 보호 회로를 갖는 드라이브 회로이면, 어떠한 회로라도 본 발명은 적용할 수 있다.

도 1은 본 발명의 전류 제한 회로를 적용한 일 실시예의 유니폴라 구동의 스테핑 모터 드라이버의 단상 구동 회로를 중심으로 한 블록도.

도 2는 그 전류 제한 회로에서의 콤퍼레이터의 회로도.

<부호의 설명>

1a, 1b, 1c, 1d : 전류 출력 회로

2a, 2b, 2c, 2d : 출력 단자

3 : 전류 제한 회로

4 : ×2배 증폭의 앰프

5 : 콤퍼레이터

6a : 제1 기준 전압 발생 회로

6b : 제2 기준 전류 발생 회로

7 : 내부 지연 회로

7a : 타이머 회로

7b : 인버터

8 : RS-플립플롭(데이터 래치 회로)

9 : AND 게이트

10 : 스테핑 모터 드라이버 IC

11a, 11b, 11c, 11d : 여자 코일

12 : 전원

Rs : 저항

Tr : N 채널 MOSFET 파워 트랜지스터

Q1∼Q9 : 바이폴라 트랜지스터

D : 플라이 휠 다이오드

Claims

전류 출력의 파워 트랜지스터와, 출력 전류 검출 회로를 포함하는 IC에서의 전류 제한 회로로서,

상기 출력 전류 검출 회로는, 상기 파워 트랜지스터에 직렬로 설치되고,

콤퍼레이터(comparator)와 제1 기준 전압 발생 회로와 제2 기준 전압 발생 회로를 갖고,

상기 파워 트랜지스터의 출력 전류가 소정의 규정값에 도달했을 때에 상기 출력 전류 검출 회로로부터 얻어지는 그 검출 신호와 상기 제1 기준 전압 발생 회로로부터 얻어지는 제1 기준 전압에 따라 상기 콤퍼레이터가 상기 파워 트랜지스터의 구동을 소정 기간 정지시키기 위한 제어 신호를 발생하고, 상기 파워 트랜지스터의 출력 전류가 상기 규정값을 초과한 소정값으로 되었을 때에 상기 출력 전류 검출 회로로부터 얻어지는 그 검출 신호와 상기 제2 기준 전압 발생 회로로부터 얻어지는 제2 기준 전압에 따라 상기 콤퍼레이터가 상기 제어 신호를 발생하는 것이며, 상기 제1 기준 전압 발생 회로가 상기 IC에 외장되고, 상기 제2 기준 전압 발생 회로가 상기 IC에 내장되어 있는 전류 제한 회로.
제1항에 있어서,

상기 제2 기준 전압은, 상기 파워 트랜지스터가 드라이버로서 동작을 계속해도 문제가 발생하지 않는 범위로 설정되어 있는 전류 제한 회로.
제2항에 있어서,

상기 파워 트랜지스터의 출력 전류는 모터를 드라이브하는 전류로서 출력되는 전류 제한 회로.
제3항에 있어서,

상기 출력 전류는, 상기 파워 트랜지스터가 전류를 출력하는 출력 단자로부터 싱크하는 구동 전류인 전류 제한 회로.
제4항에 있어서,

상기 소정값은, 상기 규정값의 전류값에 대하여 3%∼10% 정도 높은 범위이며, 상기 출력 전류 검출 회로는, 상기 IC의 소정의 단자를 통하여 외장된 저항을 갖고, 이 저항에 발생하는 단자 전압을 상기 검출 신호로 하는 전류 제한 회로.
제5항에 있어서,

쵸핑 펄스 발생 회로(chopping pulse generator circuit)와 타이머 회로를 더 갖고, 상기 소정 기간은 일정 기간 이고, 상기 타이머 회로는, 상기 제어 신호를 받아 상기 일정 기간을 계측하는 것이고, 상기 쵸핑 펄스 발생 회로는, 상기 타이머 회로에 의해 설정된 상기 일정 기간마다 펄스를 발생하고, 이 펄스에 따라 상기 파워 트랜지스터의 ON/OFF가 제어되는 전류 제한 회로.
제1항 내지 제6항 중 어느 한 항의 상기 전류 제한 회로를 갖는 상기 IC의 상기 파워 트랜지스터로부터의 상기 출력 전류에 의해 모터를 구동하는 모터 드라이브 회로.
제7항에 있어서,

상기 모터가 스테핑 모터(stepping motor)인 모터 드라이브 회로.