KR20060115913A - 모터 드라이브 회로의 파워 트랜지스터 보호 회로, 모터드라이브 회로 및 반도체 장치 - Google Patents

Abstract

본 발명의 과제는, 파워 트랜지스터의 출력 단자로부터 모터의 여자 코일의 타단까지의 사이에 단선이 있을 때에 파워 트랜지스터가 파괴되는 것을 방지할 수 있는 모터 드라이브 회로의 파워 트랜지스터 보호 회로, 모터 드라이브 회로 혹은 반도체 장치를 제공하는 것에 있다. 단자 오픈 검출 회로와, 단선 검출 회로와, 구동 정지 회로를 구비하고, 파워 트랜지스터가 구동 전류의 출력 동작을 하고 있을 때에 단자 오픈 검출 회로가 출력 단자에 접속되어 있지 않은 각 여자 코일의 다른쪽의 단자 혹은 이것이 접속되어 있는 라인과, 각 여자 코일에 대응하는 출력 단자 혹은 이것이 접속되어 있는 라인 사이가 오픈 상태인지의 여부를 검출하고, 또한, 오픈 상태에 없음을 검출하며 또한 그 후에 오픈 상태임을 검출함으로써 단선 상태를 검출한다.

파워 트랜지스터, 출력 단자, 여자 코일, 구동 전류, 단자 오픈 검출 회로, 단선 검출 회로

Description

모터 드라이브 회로의 파워 트랜지스터 보호 회로, 모터 드라이브 회로 및 반도체 장치{POWER TRANSISTOR PROTECTING CIRCUIT OF MOTOR DRIVE CIRCUIT, MOTOR DRIVE CIRCUIT, AND SEMICONDUCTOR DEVICE}

본 발명은, 모터 드라이브 회로의 파워 트랜지스터 보호 회로, 모터 드라이브 회로 및 반도체 장치에 관한 것으로, 자세하게는, 유니폴라(반파) 구동의 스테핑 모터 드라이버에서, 파워 트랜지스터의 출력 단자와 모터의 여자 코일 사이가 단선 상태로 되어 있을 때에 파워 트랜지스터가 파괴되는 것을 방지할 수 있는 모터 드라이브 회로의 파워 트랜지스터 보호 회로에 관한 것이다.

유니폴라 구동의 스테핑 모터 드라이버(펄스 모터 드라이버)는, 1상 구동, 1상-2상 구동 혹은 2상 구동 등에 의해 모터의 고정자측을 순차적으로 여자함으로써, 소정의 회전각만큼 돌기 형상의 회전자를 회전시킨다.

각 고정자를 여자하기 위한 구동 전류를 흘리는 드라이버는, 전원 라인에 접속되어 고정자에 감아진 코일(여자 코일)에 대하여 이것에 직렬로 파워 트랜지스터(출력단 트랜지스터)가 각 상 대응으로 각각 설치되어 있다. 이 각 상 대응으로 설치된 파워 트랜지스터가 소정의 타이밍에서 ON/OFF됨으로써, 고정자가 순차적으로 여자되어 스테핑 모터가 드라이브된다.

임의의 상의 파워 트랜지스터가 ON하면, 그 상의 여자 코일의 인덕턴스와 파워 트랜지스터 등의 임피던스에 의해 결정되는 소정의 시정수의 과도 현상으로 ON 기간 동안 순차적으로 구동 전류가 증가해 간다. 이 증가량을 소정치까지 제한하기 위해, 파워 트랜지스터를 ON시키고 나서 소정 기간 후에 OFF함으로써, 파워 트랜지스터에 과전류가 흐르지 않도록 제어된다. 그 때문에, 파워 트랜지스터는, 통상적으로, ON/OFF하는 "H"(HIGH 레벨), "L"(LOW 레벨)의 논리치 펄스로 각 상이 쵸핑에 의한 펄스 구동된다.

이러한 펄스 구동 제어의 하나로서, ON 기간을 타이머 회로에서 설정하여 제어하는 쵸퍼 제어의 3상 모터 드라이버와 그 IGBT 파워 트랜지스터의 보호 회로가 공지이다(특허 문헌1).

특허 문헌1: 일본 특개평11-112313호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

전기와 같은 파워 트랜지스터의 보호 회로는, 과전류 보호 회로나 전류 제한 회로가 일반적이다. 그러나, 모터 구동의 드라이버가 IC화되어 있는 경우에는, 출력 단자에 모터의 여자 코일의 단자가 접속된다는 점에서, 출력 단자와 모터의 접속 불량이 발생하기 쉽다. 또한, 모터 등에서는 회전자가 있으므로 여자 코일의 단선 등도 발생한다.

게다가, 모터 구동 회로 등에서는, 노이즈나 구동 상태 등에 따라서 파워 트랜지스터의 출력 단자 하나가 순간적으로 오픈 상태로 되는 경우가 있어, 단자의 오픈 상태를 검출함으로써 단선을 검출하고자 하면 오류 검출이 발생하기 쉬워, 모터 드라이브 회로의 구동 동작에 영향을 주어, 실용적인 것으로는 되지 않는다. 따라서, 이러한 단선에 대한 보호 회로는 볼 수 없다.

스테핑 모터 드라이버에서, 출력 단자 하나에 접속 불량이나 여자 코일의 단선이 발생했을 때에도 모터의 구동은 계속된다. 이 때, 오픈으로 된 단자에 접속되는 여자 코일에 역 기전력이 발생하지 않게 되기 때문에, 그만큼, 다른 여자 코일에 흐르는 전류가 증가하여 드라이버 전체적으로 과부하 상태에서 모터의 구동이 계속된다. 이에 의해 파워 트랜지스터가 파괴되고, 나아가서는 IC 자체가 파괴되게 된다.

본 발명의 목적은, 이러한 종래 기술의 문제점을 해결하는 것으로, 파워 트랜지스터의 출력 단자로부터 모터의 여자 코일의 타단까지의 사이에 단선이 있을 때에 파워 트랜지스터가 파괴되는 것을 방지할 수 있는 모터 드라이브 회로의 파워 트랜지스터 보호 회로, 모터 드라이브 회로 혹은 반도체 장치를 제공하는 데에 있다.

<과제를 해결하기 위한 수단>

이러한 목적을 달성하기 위한 제1 발명의 모터 드라이브 회로의 파워 트랜지스터 보호 회로, 모터 드라이브 회로 혹은 반도체 장치의 구성은, 출력 단자를 통하여 모터의 여자 코일에 구동 전류를 출력하는 파워 트랜지스터를 복수의 여자 코일에 대응하여 복수 갖는 모터 드라이브 회로에서의 파워 트랜지스터 보호 회로에 있어서,

단자 오픈 검출 회로와, 단선 검출 회로와, 구동 정지 회로를 구비하는 것이다.

그리고, 단자 오픈 검출 회로는, 출력 단자에 접속되어 있지 않은 각 여자 코일의 다른쪽의 단자와 이 다른쪽의 단자가 접속되어 있는 라인 중 어느 한쪽과 다른쪽의 단자를 갖는 여자 코일이 접속되어 있는 출력 단자 혹은 이 출력 단자가 접속되어 있는 라인 중 어느 다른쪽과의 사이에 설치되고 또한 복수의 파워 트랜지스터에 대응하여 각각 설치되어 파워 트랜지스터가 구동 전류의 출력 동작을 하고 있을 때에 어느 하나의 한쪽과 어느 하나의 다른쪽 사이가 오픈 상태에 있는지의 여부를 검출하는 것이고,

단선 검출 회로는, 단자 오픈 검출 회로가 어느 한쪽과 어느 다른쪽 사이가 오픈 상태에 없음을 검출하고 또한 그 후에 오픈 상태에 있음을 검출함으로써 단선 상태 중 어느 하나를 검출하는 것이며,

구동 정지 회로는, 이 단선 검출 회로에 의해 단선 상태가 검출되었을 때에 모터 드라이브 회로의 구동 동작을 정지시키는 것이다.

또한, 제2 발명은, 상기의 단자 오픈 검출 회로가 파워 트랜지스터가 구동 전류의 출력 동작을 하고 있을 때에 어느 한쪽과 어느 다른쪽 사이의 오픈 상태 혹은 접속 상태를 검출하는 것이며,

상기의 단선 검출 회로가 단자 오픈 검출 회로에 의한 오픈 상태 혹은 접속 상태 중 어느 하나의 검출에 따라서 복수회 오픈 상태가 검출되었을 때에 단선 상태를 검출하는 것이다.

<발명의 효과>

이와 같이, 제1 발명은, 파워 트랜지스터가 구동 전류의 출력 동작을 하고 있을 때에 단자 오픈 검출 회로가 출력 단자에 접속되어 있지 않은 각 여자 코일의 다른쪽의 단자 혹은 이것이 접속되어 있는 라인(어느 한쪽)과, 각 여자 코일에 대응하는 출력 단자 혹은 이것이 접속되어 있는 라인(어느 다른쪽) 사이가 오픈 상태인지의 여부를 검출한다. 또한 단선 검출로서, 단자 오픈 검출 회로가 오픈 상태에 없음을 검출하고 또한 그 후에 오픈 상태임을 검출한다.

이와 같이, 제1 발명은, 단자간이 오픈 상태에 없음을 먼저 검출해 놓고, 그 후에 단자간이 오픈 상태에 있음을 검출하는 것을 파워 트랜지스터가 구동 전류의 출력 동작마다 행하여 오픈 상태로 되어 있지 않았던 상태로부터 오픈 상태로 되는 변화를 검출한다. 또한, 제1 발명은, 단자간이 오픈 상태에 없음과 오픈 상태에 있음을 검출 조건으로 함으로써 실질적으로 후의 구동 전류의 출력 시까지 단자간의 오픈 상태가 계속되는지의 여부를 검출한다.

한편, 제2 발명은, 파워 트랜지스터가 구동 전류의 출력 동작을 하고 있을 때에 단자 오픈 검출 회로가 어느 한쪽과 어느 다른쪽 사이의 오픈 상태 혹은 접속 상태 중 어느 하나를 검출한다. 그리고, 단선 검출로서, 단자 오픈 검출 회로에 의한 오픈 상태 혹은 접속 상태 중 어느 하나의 검출에 따라서 복수회 오픈 상태가 검출되었을 때에 단선 상태를 검출한다.

또한, 이상의 검출에서는, 당연히, 접속 상태에 없을 때에는 오픈 상태로 되고, 반대로 오픈 상태에 없을 때에는 접속 상태로 된다.

이들 복수의 조건으로 단선 상태를 판정함으로써, 단선의 오류 검출이 없어져, 모터 드라이브 회로의 구동 동작에 영향을 주지 않아, 확실하게 단선을 검출할 수 있다. 따라서, 단선 시에 모터 드라이브 회로의 구동 동작을 정지시킬 수 있다.

게다가, 파워 트랜지스터가 구동 전류의 출력 동작을 하고 있을 때에 항상 오픈 상태 혹은 오픈 상태가 아님의 검출을 하고, 이 검출 시에는 구동 전류가 모터의 코일에 흐르고 있는 관계로부터 순간적인 노이즈나 구동 상태 등의 변화에 영향받기 어렵다. 특히, 구동 전류의 제한 전류치에 대응하는 전압치에 가까운 곳에서 오픈 상태에 있는지의 여부를 검출하도록 하면, 순간적인 노이즈나 순간적으로 오픈 상태로 되는 것에 대하여 영향받기 어려운 검출을 할 수 있다.

그 결과, 파워 트랜지스터의 출력 단자로부터 모터의 여자 코일의 타단까지의 사이에 단선이 있을 때에 그것을 바로 검출할 수 있기 때문에 파워 트랜지스터가 파괴되는 것을 방지할 수 있다.

<발명을 실시하기 위한 최량의 형태>

도 1은, 본 발명의 모터 드라이브 회로의 파워 트랜지스터 보호 회로를 적용한 일 실시예의 유니폴라 구동의 스테핑 모터 드라이버의 블록도, 도 2는, 파워 트랜지스터 보호 회로의 동작의 타이밍차트이다.

도 1에서, 참조 부호 10은, 여자 코일이 4개인 유니폴라 구동의 스테핑 모터 드라이버 IC이다. 이것에는, 단상 구동 회로(1a, 1b, 1c, 1d)가 설치되고, 각각의 출력 단자(2a, 2b, 2c, 2d)에는 스테핑 모터(11)의 여자 코일(11a, 11b, 11c, 11d) 이 각각 접속되어 있다.

이들 여자 코일(11a, 11b, 11c, 11d)은, 전원(전지)(12)의 전원 라인(13)에 접속되어 이것으로부터 전력 공급을 받는다. 또한, 각 여자 코일(11a, 11b, 11c, 11d)에는, 각각 플라이휠 다이오드 D가 병렬로 접속되어 있다.

또한, 전원(12)은, 단자(2e)를 통하여 IC 내부의 전압 레귤레이터 회로(REG)(2)에 전력을 공급하고, REG2를 통하여 내부 전원 라인 +VDD로 안정화된 소정의 전압, 예를 들면, 3V의 전력을 각종 내부 회로에 송출한다.

단상 구동 회로(1a, 1b, 1c, 1d)는, 각각 동일한 회로로 구성되어 있기 때문에, 그 상세 내용은 단상 구동 회로(1a)만 나타낸다. 이하, 단상 구동 회로(1a)에 대하여 설명하며, 단상 구동 회로(1b, 1c, 1d)는, 마찬가지이므로 그 설명을 생략한다.

단상 구동 회로(1a)에 대하여 설명하면, N 채널 MOSFET 파워 트랜지스터(3)와, 파워 트랜지스터 보호 회로(4), 전류 제한 회로(5), 그리고 기준 전압 발생 회로(6)로 이루어진다. 또한, 설명의 형편상, 각 단상 구동 회로의 전류 제한 회로(5)는, 단상 구동 회로(1a)의 점선틀의 밖으로 나와 있다.

파워 트랜지스터(3)는, 드레인이 출력 단자(2a)에 접속되어, 출력 단자(2a)에 여자 전류를 출력한다. 파워 트랜지스터(3)의 소스측은, 단자(2f)를 통하여 IC 외부에 부착된 출력 전류 검출용의 저항 Rs에 접속되고, 이것을 통하여 접지되어 있다. 또한, 출력 단자(2a)의 출력 전류는, 이 출력 단자(2a)에 여자 코일(11a)로부터 싱크하는 전류로 된다.

파워 트랜지스터 보호 회로(4)는, 전지(12)의 전원 라인(12a)과 출력 단자(2a)의 오픈 상태를 검출하는 단자 오픈 검출 회로(4a)와 단선 검출 회로(4b)로 이루어진다.

단자 오픈 검출 회로(4a)는, 출력 단자(2a)와 상기 여자 코일(11a)의 전원 라인(13)측의 단자(다른쪽의 단자)와의 전압을 검출함으로써 이들 단자간이 오픈 상태에 있음을 검출하는 것으로서, 저항 분압 회로(44)와 저항 분압 회로(45), 그리고 콤퍼레이터(46)로 이루어진다. 저항 분압 회로(44)는, 출력 단자(2a)와 그라운드 GND 사이에 접속된 저항 R1, R2로 이루어진다. 저항 분압 회로(45)는, 단자(2i)를 통하여 전원 라인(13)에 한쪽이 접속되고, 다른쪽이 그라운드 GND에 접속된 저항 R3, R4로 이루어진다.

콤퍼레이터(46)의 (+) 입력은, 저항 분압 회로(44)의 저항의 접속점에 접속되어, 접속점의 분압 전압 Va를 받는다. 그 (-) 입력은, 저항 분압 회로(45)의 저항의 접속점에 접속되어, 접속점의 분압 전압 Vb를 받는다. 여기서, 파워 트랜지스터(3)의 출력이 발생하여 그것이 소정의 구동 전류치로 되었을 때에는, 출력 단자(2a)가 이 전류치에 따른 전압치로 되기 때문에, Va>Vb로 된다. 이 때, 콤퍼레이터(46)의 출력은 "H"로부터 "L"로 된다. 즉, 콤퍼레이터(46)는, "L"일 때에 출력 전류가 발생하고 있음을 나타내는 "L" 유의의 출력 검출 펄스를 발생한다(도 2의 (d) 참조). 이 출력 검출 펄스는, 단자 오픈 검출 회로(4a)가 출력 단자(2a)와 여자 코일(11a)의 다른쪽의 단자가 접속 상태에 있음을 나타내기 위해서 출력하는 검출 신호이다. 반대로 말하면, 이 출력 검출 펄스는, 이들 단자가 오픈 상태에 없음을 나타내고 있다. 따라서, 파워 트랜지스터(3)가 구동 전류의 출력 동작을 하고 있을 때에 이 출력 검출 펄스가 발생하지 않을 때에는 이들 단자가 오픈 상태로 되어 있게 된다.

여기서, 도 2의 (d)에 도시한 바와 같이, 분압 전압 Vb의 전압은, 구동 전류의 제한 전류치에 가까운 전압치(5%∼20% 낮은 곳)로 설정되어 있다. 이와 같이 파워 트랜지스터(3)가 구동 전류의 출력 동작을 하고 있을 때에 출력 단자(2a)가 오픈 상태인지의 여부의 검출을 하고, 또한 그 구동 전류가 제한 전류치에 대응하는 전압치에 가까울 때에 단자가 오픈 상태인지의 여부의 검출을 하도록 하면, 구동 전류가 모터의 코일에 계속 흐르고 있는 관계로부터 단자 오픈 상태의 검출이 노이즈나 순간적으로 오픈 상태에 영향받기 어렵게 된다.

단선 검출 회로(4b)는, 콤퍼레이터(4c)와 8진 카운터(4d)로 이루어지고, 8진 카운터(4d)는, 클럭 발생 회로(14)로부터 단자(2h)를 통하여 송출된 클럭 CLK를 받는다. 콤퍼레이터(4c)의 (+) 입력은, 단상 구동 회로(1a, 1b, 1c, 1d)에 공통으로 설치된 기준 전압 발생 회로(6)로부터 비교 기준 전압 VR을 받고, (-) 입력은, 단자 오픈 검출 회로(4a)로부터 검출 전압 신호를 받는다. 콤퍼레이터(4c)의 출력은, 8진 카운터(4d)의 리세트 단자 R에 접속되어 있다. 또한, 기준 전압 발생 회로(6)는, 레이저 트리밍 등에 의해 그 전압 조정이 가능하게 되어 있다. 이 전압 조정에 의해, 단상 구동 회로(1a, 1b, 1c, 1d)의 각각의 콤퍼레이터(4c)가 각각에 리세트 신호를 발생하도록 그 전압 VR이 설정된다.

또한, 이 리세트 신호는, 콤퍼레이터(46)의 "H"로부터 "L"로 되고, 다음에 "H"로 변화했을 때에 콤퍼레이터(4c)가 "H"로부터 "L"로 하강할 때의 하강 트리거 신호가 이용된다.

단선 검출 회로(4b)는, 단자 오픈 검출 회로(4a)로부터 검출 전압 신호를 받아, 일정 기간 오픈 상태가 계속되고 있음을 8진 카운터(4d)에서 클럭 CLK를 카운트함으로써 단선의 검출을 한다. 즉, 단선 검출 신호는, 8진 카운터(4d)가 카운트 종료(8 카운트나, 그 이상 카운트 업하는 것)함으로써 발생한다. 이에 의해 파워 트랜지스터(3)가 구동 전류의 출력 동작을 하고 있지 않은 기간에 단선 검출 신호를 발생한다. 이에 의해 단선 검출 신호는, 파워 트랜지스터(3)의 동작 중의 노이즈에 영향받지 않는다.

그런데, 파워 트랜지스터(3)를 구동하는 게이트 구동 펄스의 주기 TG는, TG<8×T이며, T는, 클럭 CLK의 주기이다. 여기서는, 주기 TG는, 예를 들면, 8진 카운터(4d)의 6 카운트(6×T) 정도의 주기로 설정되어 있다.

콤퍼레이터(4c)는, 콤퍼레이터(46)가 "L"의 출력 검출 펄스를 발생했을 때에만, "H"의 출력 펄스(리세트 펄스)를 발생하여 8진 카운터(4d)를 리세트한다. 이에 의해 8진 카운터(4d)는, "0"부터 그 카운트를 스타트시킨다. 8×T보다 앞에서 다음 게이트 구동 펄스가 발생하기 때문에, 이에 의해, 파워 트랜지스터(3)의 출력 전류가 발생한다. 이것이 발생하는 한은, 8진 카운터(4d)는 계속해서 리세트된다. 그 결과, 8진 카운터(4d)의 8 카운트 종료 신호는 발생하지 않는다.

여기서, 전원 라인(13)측의 여자 코일(11a)의 단자로부터 접속 단자(2a)까지의 사이에서 단선이 발생했을 때에는, 저항 분압 회로(44)의 분압 전압이 그라운드 GND 전위로 되기 때문에, 콤퍼레이터(46)가 발생하는 출력 검출 펄스는, 설령 게이트 구동 펄스가 발생하더라도, 파워 트랜지스터(3)에 출력 전류가 발생하지 않는 경우에는 "H" 그대로로 된다(도 2의 (e)의 후반 파형 참조). 이 때문에, 콤퍼레이터(4c)의 출력 펄스(리세트 펄스)는 "L" 그대로로 되어, 8진 카운터(4d)는, 콤퍼레이터(4c)의 출력 펄스에 의해서는 리세트되지 않는다. 그 결과, 파워 트랜지스터(3)의 출력 전류가 발생하지 않을 때에는, 8진 카운터(4d)의 8 카운트 종료 신호가 발생하게 된다. 이 8 카운트 종료 신호가 단선 검출 신호로 된다.

참조 부호 41은, 구동 정지 신호 발생 회로로서, OR 게이트(42)와 래치 회로(43)로 이루어진다. 그리고, 단상 구동 회로(1a, 1b, 1c, 1d)의 8진 카운터(4d)의 최종단의 8 카운트 종료 신호 "H"를 단선 검출 신호로서 OR 게이트(42)를 통하여 래치 회로(43)가 받는다. 이에 의해 래치 회로(43)는, 8 카운트 종료 신호 "H"의 "1"을 받아 이것의 여자 코일(11a∼11d)에 대한 논리합 신호를 클럭 CLK에 따라서 래치한다.

단선 검출 신호("1")가 래치되었을 때에는, 래치 회로(43)로부터 이 "1"이 구동 정지 신호 SP로서 상 여자 신호 생성 회로(9)에 가해진다. 이에 의해 상 여자 신호 생성 회로(9)는, 그 동작을 정지한다. 또한, 래치 회로(43)의 리세트 단자 R에 리세트 신호 "1"이 단자 RS를 통하여 입력되면, 래치 회로(43)의 값은, "0" 클리어된다. 이 래치 회로(43)는, 초기 상태에서는, 이 리세트 신호에 의해 "0"이 세트되어 있다.

따라서, 전원 라인(13)측의 여자 코일(11a)의 단자로부터 접속 단자(2a)까지 의 사이에서 단선이 발생했을 때에는, 8진 카운터(4d)로부터 8 카운트 종료 신호("H")가 단선 검출 신호로서 발생하여 래치 회로(43)에 "1"이 래치되어, 상 여자 신호 생성 회로(9)의 동작이 정지한다. 이에 의해, 스테핑 모터 드라이버 IC(10), 특히 파워 트랜지스터(3)는 파괴되지 않는다.

그런데, 단선 검출 신호는, 8진 카운터(4d)의 오버플로우 신호나 캐리 신호를 사용하여도 된다.

전류 제한 회로(5)는, 콤퍼레이터(5a), 그리고, 기준 전압 발생 회로(5b)로 이루어진다. 콤퍼레이터(5a)의 (+) 입력 단자는, 단자(2f)와 접속되고, 기준 전압 발생 회로(5b)는, IC 외부에 설치되며, 단자(2g)를 통하여 콤퍼레이터(5a)의 (-) 입력 단자에 접속되어, 기준 전압 VREF를 (-) 입력 단자에 가한다. 출력 전류 검출용의 저항 Rs의 단자 전압(단자(2f)의 전압)을 Vs로 하면, 파워 트랜지스터(3)의 구동 전류(출력 전류)가 증가하여, 전압 Vs가 기준 전압 VREF를 초과하는 출력 전류가 파워 트랜지스터(3)에 발생했을 때에, 바꾸어 말하면, 출력 전류가 규정치로 되었을 때에, 콤퍼레이터(5a)는 검출 펄스 S를 발생한다. 이 검출 펄스 S는, 쵸핑 펄스 발생 회로(7)에 가해져, "H"의 쵸핑 펄스 P를 OFF("H"로부터 "L")로 함과 함께 OFF 타이머 회로(8)를 구동한다. 이에 의해 파워 트랜지스터(3)는 OFF로 된다(그 동작에 대해서는 후술).

쵸핑 펄스 P의 정지 시간("L"의 기간)은, OFF 시간 설정의 OFF 타이머 회로(8)에 의해 카운트되고, 일정 기간 후, 예를 들면, 15μsec 후에 쵸핑 펄스 P가 "L"로부터 "H"로 된다. 이 쵸핑 펄스 P는, 예를 들면, 30μsec∼50μsec 정도의 범위에서 선택된 기간 동안 "H"로 되는 펄스이다. 즉, 쵸핑 펄스 P는, "H"의 펄스가 검출 펄스 S에 따라서 "L"로 되고, 일정 시간 후에 "H"로 됨으로써, 쵸핑 펄스로서 생성된다.

그 결과, 전류 제한 회로(5)는, 저항 Rs의 단자 전압 Vs가 전압 VREF를 초과했을 때에 구동 전류를 정지시켜 파워 트랜지스터(3)의 출력 전류를 제한한다. 이 점에서 전류 제한 회로(5)는, 모터 드라이브 회로의 과전류 보호 회로를 겸하는 것으로서 설치되어 있다.

정상 상태에서 "H"의 쵸핑 펄스 P는, 상 여자 신호 생성 회로(9)에 송출되어, 예를 들면, 상 여자 신호 생성 회로(9)에서 AND 게이트에 의해 단상 구동 회로(1a)의 게이트 구동 펄스의 "H"와 AND 논리가 채용되어, 파워 트랜지스터(3)의 게이트에 출력된다(도 2의 (a), (b) 참조). 따라서, 파워 트랜지스터(3)에는, 게이트 구동 펄스의 "H"의 기간, 소정의 주파수로 이 트랜지스터(3)를 차단하는 쵸핑 펄스(쵸핑 펄스 P에 대응)가 상 여자 신호 생성 회로(9)로부터 가해지게 된다. 쵸핑 펄스 P가 "L"일 때에는, 게이트 구동 펄스는 "L"로 되고, 파워 트랜지스터(3)가 OFF로 되어, 스테핑 모터(11)의 여자 코일(11a)에 대한 구동 전류가 정지한다.

여기서, 각 여자 코일에는 플라이휠 다이오드 D가 병렬로 설치되어 있기 때문에, 각 여자 코일(11a, 11b, 11c, 11d)에 흐르는 각각의 전류는, 쵸핑 펄스 P가 "L"인 OFF 기간에는 플라이휠 다이오드 D를 통해서 흐른다. 그것은, 쵸핑 펄스 P에 의한 ON 기간과 OFF 기간의 관계로 결정되는 평균적인 전류로 된다.

여기서는, 쵸핑 펄스 발생 회로(7)와 OFF 타이머 회로(8)는, 단상 구동 회 로(1a, 1b, 1c, 1d)에 대응하여 공통으로 설치되어 있으며, 이들 회로에 의해 각 단상 구동 회로(1a, 1b, 1c, 1d)의 여자 코일 구동에 대응하여 쵸핑 펄스 P가 각각에 생성되어, 상 여자 신호 생성 회로(9)에 송출된다.

상 여자 신호 생성 회로(9)는, 각 여자 코일을 단상 구동, 1상-2상 구동, 2상 구동 등에 따라서, 단상 구동 회로(1a, 1b, 1c, 1d)의 각 파워 트랜지스터(3)의 게이트 구동 펄스를 소정의 타이밍에서 생성하는 회로로서, "H", "L"의 게이트 구동 펄스를 발생한다. 또한, 구동 전류를 제한하기 위해서 각 게이트 펄스의 "H"의 기간이 각각에 각각의 쵸핑 펄스 P에 의해 쵸핑된다. 또한, 쵸핑 펄스 P의 주기는, 클럭 CLK의 주기보다도 작다.

도 2는, 파워 트랜지스터 보호 회로(4)의 동작의 타이밍차트이다.

도 2의 (a)는, 단상 구동 회로(1a)의 게이트 구동 펄스이며, 이것이 "H"의 기간 동안, 파워 트랜지스터(3)가 쵸핑 구동된다. 도 2의 (b)는, 그 쵸핑 펄스 P이며, 이것의 "H"의 기간 동안, 스테핑 모터(11)의 여자 코일(11a)에 대하여 구동 전류가 흐르기 때문에, 출력 단자(2a)의 출력 전압 Vout는, 도 2의 (c)와 같이 된다.

여기서, 도 2의 (a)의 게이트 구동 펄스에 따라서 단상 구동 회로(1a)의 파워 트랜지스터(3)가 출력 전류를 발생하고 있는 것으로 한다. 이 경우, 콤퍼레이터(46)는, 출력 단자(2a)의 전압에 따라서 이것을 분압한 분압 전압 Va가 분압 전압 Vb(도 2의 (d) 참조)를 초과했을 때에 "H"로부터 "L"의 출력으로 되기 때문에, 도 2의 (e)에 도시한 바와 같이, 도 2의 (c)의 출력 단자(2a)의 전압 Vout에 따라 서, 그 출력 펄스는, "H", "L", "H", "L"의 출력 검출 펄스로 된다. 쵸핑 펄스 P의 주기는, 클럭 CLK보다도 작기 때문에, 콤퍼레이터(46)의, 이 출력 검출 펄스"L"의 출력 펄스에 따라서, 콤퍼레이터(4c)는, "H"의 출력(리세트 펄스)을 발생하여 8진 카운터(4d)를 리세트한다. 이에 의해, 래치 회로(43)는, 초기치 "0" 그대로로 되어, 구동 정지 신호 SP가 발생하지 않아, 상 여자 신호 생성 회로(9)는 계속해서 동작한다.

이 때 발생하고 있는 콤퍼레이터(46)의 "L"의 최후의 출력 검출 펄스는, 도 2의 (a)의 게이트 구동 펄스가 떨어지기 직전의 쵸핑 펄스 P에 대응하여 발생하고 있다. 그리고 다음에 발생하는 콤퍼레이터(46)의 "L"의 출력 검출 펄스는, 다음 게이트 구동 펄스가 발생하여 그 최초의 쵸핑 펄스 P에 대응하고 있다. 이 때의 콤퍼레이터(46)의 "L"의 출력 검출 펄스의 발생 기간은, 8진 카운터(4d)가 8 클럭분 카운트하는 기간 8×T보다 짧다. 따라서, 전원 라인(13)측의 여자 코일(11a)의 단자로부터 접속 단자(2a)까지의 사이에 단선이 없는 한은, 상 여자 신호 생성 회로(9)에 대한 구동 정지 신호 SP는 래치 회로(43)로부터 발생하지 않는다. 또한, 8진 카운터(4d)의 카운트 기간은, 상기의 최후의 출력 검출 펄스로부터 다음 최초의 출력 검출 펄스까지 이상 긴 기간이 있으면 된다.

한편, 스테핑 모터(11)와의 접속 불량 등에 의해 전원 라인(13)측의 여자 코일(11a)의 단자로부터 접속 단자(2a)까지의 사이에 단선이 있을 때에는, 게이트 구동 펄스에 따라서 단상 구동 회로(1a)의 파워 트랜지스터(3)가 구동되더라도 출력 전류를 발생하지 않는다. 따라서, 도 2의 (c)에 후반에 도시한 바와 같이, 출력 단자(2a)의 전압 Vout가 발생하지 않는다. 그 때문에 분압 전압 Va는 Va≒0V로 된다.

그 결과, Va<Vb로 되어, 콤퍼레이터(46)로부터 발생하는 출력 검출 펄스가 "H" 그대로로 된다. 이에 의해 8진 카운터(4d)는 리세트되지 않고, 클럭 CLK를 카운트한다. 따라서, 다음 출력 전류가 발생하지 않았을 때에는, 콤퍼레이터(46)로부터 "L"의 출력 검출 펄스가 발생하지 않기 때문에, 8진 카운터(4d)로부터 8 카운트 종료 신호("H")가 발생하여 그것이 OR 게이트(42)를 통하여 이것이 래치 회로(43)에 "1"로서 래치된다. 이에 의해, 상 여자 신호 생성 회로(9)의 동작이 정지하기 때문에, 스테핑 모터 드라이버 IC(10)는 파괴되지 않는다.

이 경우, 8진 카운터(4d)로부터의 8 카운트 종료 신호(단선 검출 신호)는, 다음의 출력 전류 발생하는 기간에서, 콤퍼레이터(46)로부터 "L"의 출력 검출 펄스가 복수개분 이상 발생하는 기간 이상의 길이로 하는 것이 바람직하다. 따라서, 여기서는, 8진 카운터(4d)의 8 카운트 종료까지의 기간은, 여기서는, 각 단상 구동 회로(1a, 1b, 1c, 1d)의 각각에서, 각각의 게이트 구동 펄스의 발생 주기보다 긴 값으로 설정하고 있다. 이에 의해 게이트 구동 펄스의 1주기분 이상에 걸쳐서 단자 오픈 상태가 연속하는 것을 검출할 수 있다.

또한, OR 게이트(42)는, 단상 구동 회로(1a, 1b, 1c, 1d)의 8진 카운터(4d)의 최종단으로부터 얻어지는 8 카운트 종료 신호(단선 검출 신호)를 논리합으로 받기 때문에, 단상 구동 회로(1a, 1b, 1c, 1d) 중 어느 하나의 8진 카운터(4d)에서 8 카운트 종료 신호(단선 검출 신호)가 발생해도 상 여자 신호 생성 회로(9)의 동작 은 정지한다.

상기의 실시예에서는, 8진 카운터(4d)의 리세트부터 8진 카운터(4d)의 카운트 종료까지의 기간을 8×T로 하고, 이에 대하여 게이트 구동 펄스의 주기 TG를 6×T로 하고 있다. 따라서, 단자 오픈 검출 회로(4a)의 접속 상태를 나타내는 검출 신호가 1회 발생하지 않으면 단자 오픈 검출 신호가 발생한 것으로 하여 단선 검출 회로(4b)에 의해 단선이라고 판단된다.

그러나, 본 발명에서는, 예를 들면, 8진 카운터(4d)를 13진 카운터 혹은 그 이상의 카운트를 하는 카운터로 할 수 있다. 이 경우에는, 단자 오픈 검출 회로(4a)의 접속 상태를 나타내는 검출 신호가 연속하여 복수회 발생하지 않으면, 단자 오픈 검출 신호가 연속하여 복수회 발생한 것으로 하고, 이 때에 비로소 단선 검출 회로(4b)가 단선이라고 판정한다. 이에 의해 단선의 판정을 보다 확실하게 할 수 있다.

바꾸어 말하면, 본 발명으로서는, 카운터(4d)의 리세트부터 카운트 종료까지의 기간을 게이트 구동 펄스의 주기 TG에 대하여 이것의 2배를 초과하도록 하여 단선 판정을 하도록 하여도 된다.

또한, 단선 검출 회로(4b)는, 단자 오픈 검출 신호가 연속적으로 검출되지 않더라도 복수회 검출되는 것으로써 단선이라고 판정하여도 된다.

그런데, 실시예에서는, 콤퍼레이터(5a)는, 단상 구동 회로(1a, 1b, 1c, 1d)에 각각 설치되는 구성으로 되어 있지만, 콤퍼레이터(5a)는, 복수의 단상 구동 회로에 공통으로 설치되어 있어도 된다. 이 경우, 예를 들면, 단상 구동 회로(1a, 1b)의 각각의 콤퍼레이터(5a)와, 단상 구동 회로(1c, 1d)의 각각의 콤퍼레이터(5a) 에 대하여 출력 전류치의 검출 저항 Rs를 각각에 공통화하여 토탈로 2개로 할 수 있다.

또한, 실시예에서는, 콤퍼레이터(5)는, 2개의 (+) 입력 단자를 갖는 하나로 하고 있지만, 이것은, 콤퍼레이터(5)의 내부 회로를 병렬로 2개의 콤퍼레이터로 구성으로 하여도 된다. 또한, 이것은, (+) 입력 단자와 (-) 입력 단자가 각각 2개 있는 콤퍼레이터를 사용하여도 된다.

또한, 실시예에서는, 단선 검출 신호를 n진 카운터의 카운트 종료 신호로 하고 있지만, 본 발명은, 카운터의 카운트 종료 신호에 의할 필요는 없다. 본 발명에서의 단선 검출 신호는, 단자 오픈 검출 회로의 검출 신호를 받아 이것을 받았을 때의 구동 전류의 출력에 대하여 그 다음에 발생할 구동 전류의 출력까지의 기간보다도 후이면 된다.

또한, 실시예의 파워 트랜지스터 Tr은, MOSFET 트랜지스터이지만, 이것은, 바이폴라 트랜지스터이어도 되는 것은 물론이다.

또한, 실시예에서는, 유니폴라 구동의 스테핑 모터 드라이버 IC의 모터 구동 회로에 대하여 설명하고 있지만, 파워 트랜지스터의 출력 회로를 푸시 풀 동작의 구동 회로로 하여, 바이폴라 구동(정위상과 역위상의 양파 구동)의 스테핑 모터 드라이버 IC에 본 발명을 적용해도 되는 것은 물론이다.

이상 설명하여 왔지만, 실시예에서는, 쵸핑 펄스 발생 회로(7)와 OFF 타이머 회로(8)를 통하여 파워 트랜지스터(3)의 OFF 제어를 하고 있지만, 파워 트랜지스터(3)가 OFF되는 구성이면, 쵸핑 펄스 발생 회로(7)나 OFF 타이머 회로(8)는 본 발명에 있어서 반드시 필요한 구성은 아니다.

또한, 실시예에서는, 스테핑 모터 드라이버 IC에 대하여 설명하고 있지만, 규정의 전류치로 파워 트랜지스터를 OFF하여 구동 전류를 제한하는 전류 제한 회로를 갖는 드라이브 회로이면, 어떠한 회로이어도 본 발명은 적용할 수 있다.

도 1은 본 발명의 모터 드라이브 회로의 파워 트랜지스터 보호 회로를 적용한 일 실시예의 유니폴라 구동의 스테핑 모터 드라이버의 블록도.

도 2는 파워 트랜지스터 보호 회로의 동작의 타이밍차트.

<부호의 설명>

1a, 1b, 1c, 1d : 단상 구동 회로

2a, 2b, 2c, 2d : 출력 단자

3 : N 채널 MOSFET 파워 트랜지스터

4 : 파워 트랜지스터 보호 회로

4a : 단자 오픈 검출 회로

4b : 단선 검출 회로

4c, 46 : 콤퍼레이터

4d : 8진 카운터

5 : 전류 제한 회로

5a : 콤퍼레이터

6 : 기준 전압 발생 회로

7 : 쵸핑 펄스 발생 회로

8 : OFF 타이머 회로

9 : 상 여자 신호 생성 회로

10 : 스테핑 모터 드라이버 IC

11a, 11b, 11c, 11d : 여자 코일

12 : 전원

13, 14 : 클럭 발생 회로

41 : 구동 정지 신호 발생 회로

42 : OR 게이트

43 : 래치 회로

44, 45 : 저항 분압 회로

Rs : 저항

D : 플라이휠 다이오드

Claims (14)

1. 출력 단자를 통하여 모터의 여자 코일에 구동 전류를 출력하는 파워 트랜지스터를 복수의 상기 여자 코일에 대응하여 복수 갖는 모터 드라이브 회로에서의 상기 파워 트랜지스터 보호 회로에 있어서,

   단자 오픈 검출 회로와, 단선 검출 회로와, 구동 정지 회로를 구비하고,

   상기 단자 오픈 검출 회로는, 상기 출력 단자에 접속되어 있지 않은 각 상기 여자 코일의 다른쪽의 단자와 이 다른쪽의 단자가 접속되어 있는 라인 중 어느 한쪽과 상기 다른쪽의 단자를 갖는 상기 여자 코일이 접속되어 있는 상기 출력 단자 혹은 이 출력 단자가 접속되어 있는 라인 중 어느 다른쪽과의 사이에 설치되고, 또한 복수의 상기 파워 트랜지스터에 대응하여 각각 설치되어 상기 파워 트랜지스터가 상기 구동 전류의 출력 동작을 하고 있을 때에 상기 어느 한쪽과 상기 어느 다른쪽 사이가 오픈 상태에 있는지 여부를 검출하는 것이고,

   상기 단선 검출 회로는, 상기 단자 오픈 검출 회로가 상기 어느 한쪽과 상기 어느 다른쪽 사이가 오픈 상태에 없음을 검출하고 또한 그 후에 오픈 상태에 있음을 검출함으로써 단선 상태를 검출하는 것이며,

   상기 구동 정지 회로는, 이 단선 검출 회로에 의해 단선 상태가 검출되었을 때에 상기 모터 드라이브 회로의 구동 동작을 정지시키는 파워 트랜지스터 보호 회로.
2. 제1항에 있어서,

   상기 단자 오픈 검출 회로는, 상기 어느 한쪽과 상기 어느 다른쪽 사이가 오픈 상태에 있는 것 혹은 오픈 상태에 없는 것 중 어느 한쪽의 검출 신호를 발생하고, 상기 단선 검출 회로는, 복수의 상기 파워 트랜지스터의 각각에 대응하여 복수 설치되며, 각 상기 단선 검출 회로는, 자기에게 대응하는 상기 파워 트랜지스터에 대응하여 설치된 상기 단자 오픈 검출 회로로부터 상기 검출 신호를 받아 상기 오픈 상태에 없음이 검출된 후에 오픈 상태에 있음이 검출되었을 때에 단선 상태라고 판정하는 파워 트랜지스터 보호 회로.
3. 제2항에 있어서,

   상기 단자 오픈 검출 회로는, 상기 어느 한쪽과 상기 어느 다른쪽 사이의 전압을 검출하는 것이고, 상기 검출 신호는, 상기 오픈 상태에 없는 것으로 하여 상기 접속 상태를 검출하는 것인 파워 트랜지스터 보호 회로.
4. 제3항에 있어서,

   상기 단선 검출 신호는, 상기 파워 트랜지스터가 상기 구동 전류의 출력 동작을 하고 있을 때에 있어서 상기 검출 신호를 받지 않는 것으로써 그 구동 전류의 출력 동작이 종료한 후에 발생하는 파워 트랜지스터 보호 회로.
5. 제4항에 있어서,

   각 상기 단선 검출 회로는, 주기 T의 클럭을 n 카운트(n은 2 이상의 정수)하는 카운터를 갖고, 상기 검출 신호에 따라서 상기 카운터가 리세트되며, 이 리세트부터 상기 카운터가 n 카운트 종료하기까지의 기간이 임의의 상기 구동 전류의 출력부터 다음에 발생하는 상기 구동 전류의 출력까지의 기간보다도 길고, 상기 카운터의 n 카운트 종료 신호가 상기 단선 검출 신호로 되는 파워 트랜지스터 보호 회로.
6. 제4항에 있어서,

   상기 단선 검출 신호는, 복수회 상기 검출 신호를 받지 않는 것으로써 발생하는 파워 트랜지스터 보호 회로.
7. 제5항에 있어서,

   각 상기 단자 오픈 검출 회로는, 상기 어느 한쪽과 상기 어느 다른쪽 사이의 전압을 비교하는 제1 콤퍼레이터를 갖고, 이 제1 콤퍼레이터에 의해 상기 검출 신호를 검출 펄스로서 발생하며, 각 상기 단선 검출 회로는, 상기 검출 펄스를 소정의 기준 전압과 비교하는 제2 콤퍼레이터를 갖고, 이 제2 콤퍼레이터의 출력에 따라서 상기 카운터를 리세트하는 신호를 발생하는 파워 트랜지스터 보호 회로.
8. 제6항에 있어서,

   상기 구동 정지 회로는, OR 게이트와 래치 회로를 갖고, 각 상기 단선 검출 회로로부터 얻어지는 각 상기 단선 검출 신호를 각각 상기 OR 게이트에서 받아 상기 래치 회로에 래치하고, 상기 래치 회로의 출력에 따라서 상기 파워 트랜지스터를 구동하는 신호를 정지시키는 파워 트랜지스터 보호 회로.
9. 제7항에 있어서,

   상기 파워 트랜지스터는, 상기 출력 단자로부터 싱크하는 구동 전류를 출력 전류로서 발생하고, 상기 다른쪽의 단자는 전원 라인에 접속되며, 상기 어느 한쪽의 전압은, 상기 전원 라인의 전압을 제1 저항 분압 회로에 의해 분압한 전압이고, 그 전압치는, 상기 구동 전류가 제한될 때의 전압치에 가까운 것이며, 상기 어느 다른쪽의 전압은, 상기 출력 단자의 전압을 제2 저항 분압 회로에 의해 분압한 전압인 파워 트랜지스터 보호 회로.
10. 출력 단자를 통하여 모터의 여자 코일에 구동 전류를 출력하는 파워 트랜지스터를 복수의 상기 여자 코일에 대응하여 복수 갖는 모터 드라이브 회로에서의 상기 파워 트랜지스터 보호 회로에 있어서,

    단자 오픈 검출 회로와, 단선 검출 회로와, 구동 정지 회로를 구비하고,

    상기 단자 오픈 검출 회로는, 상기 출력 단자에 접속되어 있지 않은 각 상기 여자 코일의 다른쪽의 단자와 이 다른쪽의 단자가 접속되어 있는 라인 중 어느 한쪽과 상기 다른쪽의 단자를 갖는 상기 여자 코일이 접속되어 있는 상기 출력 단자 혹은 이 출력 단자가 접속되어 있는 라인 중 어느 다른쪽과의 사이에 설치되고 또 한 복수의 상기 파워 트랜지스터에 대응하여 각각 설치되어 상기 파워 트랜지스터가 상기 구동 전류의 출력 동작을 하고 있을 때에 상기 어느 한쪽과 상기 어느 다른쪽 사이의 오픈 상태 혹은 접속 상태 중 어느 하나를 검출하는 것이고,

    상기 단선 검출 회로는, 상기 단자 오픈 검출 회로에 의한 상기 오픈 상태 혹은 상기 접속 상태 중 어느 하나의 검출에 따라서 복수회 상기 오픈 상태가 검출되었을 때에 단선 상태를 검출하는 것이며,

    상기 구동 정지 회로는, 이 단선 검출 회로에 의해 단선 상태가 검출되었을 때에 상기 모터 드라이브 회로의 구동 동작을 정지시키는 파워 트랜지스터 보호 회로.
11. 제10항에 있어서,

    상기 단선 검출 회로는, 연속하여 상기 복수회 오픈 상태에 있는 것에 의해 상기 단선 상태로 하는 파워 트랜지스터 보호 회로.
12. 제1항 내지 제11항 중 어느 한 항의 상기 파워 트랜지스터 보호 회로를 갖는 상기 모터 드라이브 회로가 IC화되어 상기 파워 트랜지스터의 상기 출력 전류에 의해 모터가 구동되는 모터 드라이브 회로.
13. 제12항에 있어서,

    상기 모터는 스테핑 모터인 모터 드라이브 회로.
14. 제12항의 모터 드라이브 회로를 IC화한 반도체 장치.

Images