KR20060102338A - 적층 인덕터 및 그 제조 방법 - Google Patents

적층 인덕터 및 그 제조 방법 Download PDF

Info

Publication number
KR20060102338A
KR20060102338A KR1020067008986A KR20067008986A KR20060102338A KR 20060102338 A KR20060102338 A KR 20060102338A KR 1020067008986 A KR1020067008986 A KR 1020067008986A KR 20067008986 A KR20067008986 A KR 20067008986A KR 20060102338 A KR20060102338 A KR 20060102338A
Authority
KR
South Korea
Prior art keywords
conductor pattern
coil
conductor
turn
composite sheet
Prior art date
Application number
KR1020067008986A
Other languages
English (en)
Inventor
긴야 오기노
야스토시 스즈키
겐지 나베쿠라
시게노리 스즈키
Original Assignee
에프디케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프디케이 가부시키가이샤 filed Critical 에프디케이 가부시키가이샤
Publication of KR20060102338A publication Critical patent/KR20060102338A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 

Abstract

본 발명의 과제는, 코일 권취수가 변하더라도 동일한 도체 패턴을 이용하여 도체 패턴의 종류를 적게 또한 적층 매수를 적게 할 수 있도록 한다.
이 과제를 해결하기 위해서 코일을 형성하는 도체 패턴(10)과 절연층(12)을 적층한 코일 형성부를 구비한 적층 인덕터로 하는 것이다. 도체 패턴은 (1) 외부 전극에 연결되는 리드를 포함하여 1턴 미만의 제1 도체 패턴, (2) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴, (3) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴의 3종류로서, 이들을 조합함으로써 3턴 이상의 코일을 형성한다.

Description

적층 인덕터 및 그 제조 방법{MULTILAYER INDUCTOR AND ITS MANUFACTURING METHOD}
본 발명은 적층 구조의 칩 인덕터에 관한 것으로, 더욱 자세히 기술하면, 불과 3종류의 도체 패턴을 조합함으로써 적은 적층 매수로 3턴 이상의 코일을 형성할 수 있도록 고안한 적층 인덕터 및 그 제조 방법에 관한 것이다. 이 기술은 예컨대 휴대 전화기나 디지털 카메라 등의 모바일 기기에서 사용하는 인덕터 소자에 유용하다.
모바일 기기에 내장하는 인덕터 등에서는 특히 소형화의 요구가 강하여, 이것에 응하기 위해서 적층 인덕터가 사용되고 있다. 이 종류의 적층 인덕터는 통상 절연층과 도체 패턴을 교대로 인쇄하여 적층하고, 도체 패턴끼리를 비아 도체로 접속함으로써 적층체의 내부에 코일을 형성하며, 적층체의 양단부에 외부 전극을 마련하여 내부의 도체 패턴의 단부와 접속하는 구조로 되어 있다.
그런데 인덕터는 이것을 사용하는 전기 회로의 사양에 의해 여러가지 인덕턴스가 요구되고, 그 때문에 많은 종류의 인덕터를 시리즈로서 갖출 필요가 있다. 일반적으로 인덕터에서는 내부에 형성되는 코일의 권취수를 바꿈으로써 인덕턴스를 변화시키고 있다. 그래서 도체 패턴의 형상이나 적층 순서 등에 관하여 여러가지 기술이 제안되어 있다.
종래의 대표적인 적층 인덕터로서는 L형, コ자형 혹은 반원형의 대략 1/2턴의 도체 패턴을 방향을 바꿔(면 내 1/2 회전하여) 적층하는 구성이 있다(예컨대 일본 특허 공개 평성 제6-333742호 공보 참조). 이 구성에서는 외부 전극에 연결되는 리드가 있는 도체 패턴과, 그 이외의 대략 1/2턴의 도체 패턴의 2종류로 그치지만, 한 번의 적층 공정으로 1/2턴밖에 형성할 수 없기 때문에 많은 적층 매수가 필요하게 되어 두께와 공정 수가 증가하는 결점이 있다.
또한, 1턴을 넘은 소용돌이형의 도체 패턴을 적층하는 구성도 있으나(일본 특허 공개 제2001-44037호 공보 참조), 적은 적층 매수가 되지만 도체 패턴으로 둘러싸이는 내측 면적이 작아진다. 특히, DC-DC 컨버터에 내장하는 인덕터에서는 직류에 교류가 중첩된 상태가 되어 직류를 얼마만큼 많이 흘릴 수 있을지가 중요하다. 이를 위해서는 자기 포화를 피해야 하고, 자성체의 자로(磁路) 단면적을 크게 할 필요가 있어 도체 패턴이 내측으로 감기는 구조는 바람직하지 않다.
또한 1턴 미만의 도체 패턴을 적층하는 구성도 있지만(일본 특허 공개 제2003-272921호 공보 참조), 각 층에서 각각의 도체 패턴이 필요해지기 때문에 다종의 도체 패턴을 준비하지 않으면 안되어, 적층 작업은 매우 번잡해진다.
기타, コ자형의 3/4턴의 도체 패턴을 90°씩 회전시키면서 적층하는 구성도 있지만, 코일축에 수직인 면이 직사각형인 경우에는 적용할 수 없다.
외부 전극에 연결되는 리드가 있는 도체 패턴을 고안하여 공통화하는 기술도 개시되어 있지만(일본 실용 신안 공개 평성 제7-22514호 공보 참조), 내부의 도체 패턴의 어느 위치의 단부라도 접속 가능하도록 루프형으로 하고 있다. 이와 같은 형상에서는 역전류가 흐르는 부분이 발생하여 그 부분만큼 자속이 상쇄되어 버리므로 인덕턴스가 저하되고 전류 경로가 일정하지 않은 등의 문제가 생긴다.
본 발명이 해결하고자 하는 과제는 도체 패턴의 종류를 적게 하면 적층 매수가 많아지고 반대로 적층 매수를 적게 하면 도체 패턴의 종류가 많아져, 어느 쪽으로 하여도 제조 공정이 번잡해지는 점, 도체 패턴의 형상에 따라서는 인덕턴스가 저하되는 점 등이며, 본 발명은 이들 과제를 해결할 수 있는 적층 인덕터와, 그 제조 방법을 제공하는 것이다.
본 발명의 제1 실시 형태에 따르면, 코일을 형성하는 도체 패턴과 절연층을 적층한 코일 형성부를 구비한 적층 인덕터에 있어서, 도체 패턴은
(1) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴,
(2) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴,
(3) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴
의 3종류로서, 이들을 조합함으로써 3턴 이상의 코일이 형성되어 있는 것을 특징으로 하는 적층 인덕터이다.
또한 본 발명의 제2 실시 형태에 따르면, 코일을 형성하는 도체 패턴과 절연층을 적층한 코일 형성부와, 상기 코일 형성부를 사이에 두도록 적층 방향의 상하에 배치한 절연체부를 구비하고, 실장면은 코일축에 수직으로 직사각형 형상이며, 양단면에 외부 전극이 위치되는 구조의 적층 인덕터에 있어서, 도체 패턴은
(1) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴,
(2) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴,
(3) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴
의 3종류로서, 제1 도체 패턴이 코일 형성부에서 적층 방향의 최상층과 최하층에 위치하도록 3종류의 도체 패턴을 조합하고, 적층 방향으로 인접하는 도체 패턴 사이에는 절연층이 개재하여 상기 절연층을 관통하는 비아 도체로 접속함으로써 3턴 이상의 코일이 형성되어 있는 것을 특징으로 하는 적층 인덕터이다.
또한 본 발명은 수지 필름 상에 비아 홀을 갖는 절연층과, 상기 비아 홀을 매립하는 비아 도체와 이것에 연속하여 상기 절연층 상에 위치하는 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 복합 시트를 이용하고, 상기 복합 시트는 도체 패턴의 형상에 의해 (a) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴을 갖는 제1 복합 시트, (b) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴을 갖는 제2 복합 시트, (c) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴을 갖는 제3 복합 시트의 3종류로 하고, 이들을 조합하고 소정의 순서로 압착하여 수지 필름을 박리하는 조작을 반복하며, 또한 (d) 수지 필름 상에 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 제4 복합 시트를 반전하여 적층하고, 압착하여 수지 필름을 박리하는 조작을 행함으로써 코일 형성부를 제작하는 것을 특징으로 하는 적층 인덕터의 제조 방법이다.
본 발명의 효과로서는 본 발명의 적층 인덕터는 코일축에 수직인 면의 형상이 직사각형 형상이라도 불과 3종류의 도체 패턴으로 또한 적은 적층 매수로 임의의 권취수에 대응할 수 있기 때문에, 스크린이나 마스크의 교환 등의 번잡한 단 교체를 저감할 수 있어 작업을 간략화할 수 있다. 또한, 일반적인 스파이럴 코일 패턴이 형성되기 때문에 코일 체적을 작게 할 수 있어 인덕턴스가 저하될 우려도 없으며 소형화에 적합하다.
본 발명에 따른 적층 인덕터의 제조 방법에서는 수지 필름 상에 형성된 복합 시트를 미리 보관해 두면, 필요에 따라서 이들 복합 시트를 소정의 순서로 적층 압착하는 것만으로 언제나 용이하고 신속하게 원하는 사양의 적층 인덕터를 제조할 수 있다.
도 1A는 본 발명의 적층 인덕터에서의 도체 패턴의 일례(제1 도체 패턴)를 도시하는 설명도.
도 1B는 본 발명의 적층 인덕터에서의 도체 패턴의 일례(제2 도체 패턴)를 도시하는 설명도.
도 1C는 본 발명의 적층 인덕터에서의 도체 패턴의 일례(제3 도체 패턴)를 도시하는 설명도.
도 2A는 적층 인덕터의 외관을 도시하는 설명도.
도 2B는 도 2A에 도시하는 적층 인덕터의 종단면을 도시하는 설명도.
도 3A는 3턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제1 도체 패턴)를 도시하는 설명도.
도 3B는 3턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제2 도체 패턴)를 도시하는 설명도.
도 3C는 3턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제3 도체 패턴)를 도시하는 설명도.
도 3D는 3턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제1 도체 패턴의 표리 회전)를 도시하는 설명도.
도 4A는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제1 도체 패턴)를 도시하는 설명도.
도 4B는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제2 도체 패턴)를 도시하는 설명도.
도 4C는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제3 도체 패턴)를 도시하는 설명도.
도 4D는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제2 도체 패턴의 면 내 1/2 회전)를 도시하는 설명도.
도 4E는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제3 도체 패턴의 면 내 1/2 회전)를 도시하는 설명도.
도 4F는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제3 도체 패턴)를 도시하는 설명도.
도 4G는 5턴의 코일을 형성하는 경우에 이용되는 도체 패턴의 하나(제1 도체 패턴의 표리 회전)를 도시하는 설명도.
도 5A는 본 발명의 제조 방법에서 이용하는 복합 시트의 일례를 도시하는 도면으로, 제1 복합 시트를 도시하는 설명도.
도 5B는 본 발명의 제조 방법에서 이용하는 복합 시트의 일례를 도시하는 도면으로, 제2 복합 시트를 도시하는 설명도.
도 5C는 본 발명의 제조 방법에서 이용하는 복합 시트의 일례를 도시하는 도면으로, 제3 복합 시트를 도시하는 설명도.
도 5D는 본 발명의 제조 방법에서 이용하는 복합 시트의 일례를 도시하는 도면으로, 제4 복합 시트를 도시하는 설명도.
도 6A는 도 5A 내지 도 5D에 도시하는 복합 시트를 이용하여 3턴의 코일을 제조하는 경우의 복합 시트의 적층 순서를 도시하는 설명도.
도 6B는 도 6A의 다음 단계를 도시하는 복합 시트의 적층 순서를 도시하는 설명도.
도 6C는 도 6B의 다음 단계를 도시하는 복합 시트의 적층 순서를 도시하는 설명도.
도 6D는 더 다음 단계를 도시하는 복합 시트의 적층 순서를 도시하는 설명도.
<부호의 설명>
10: 도체 패턴
12: 절연층
22: 절연체부
24: 외부 전극
42: 절연층
44: 비아 도체
46: 패턴
적층 인덕터는 전형적으로는 코일을 형성하는 도체 패턴과 절연층을 적층한 코일 형성부와, 상기 코일 형성부를 사이에 두도록 적층 방향의 상하에 배치한 절연체부를 구비하고 있고, 실장면은 코일축에 수직으로 직사각형 형상을 이루며, 양단면에 외부 전극이 위치하는 구조이다. 이러한 적층 인덕터에서 이용하는 도체 패턴은,
(1) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴,
(2) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴,
(3) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴
의 3종류로 한다. 그리고 이들 3종의 도체 패턴을 조합한다. 단지, 제1 도체 패턴은 코일 형성부에서 적층 방향의 최상층과 최하층에 위치한다. 또, 적층 방향으로 인접하는 도체 패턴 사이에는 절연층이 개재하고, 상기 절연층을 관통하는 비아 도체로 접속함으로써 인접하는 도체 패턴 사이가 연속되고 그것에 의해 3턴 이상의 코일이 형성되어 있다.
코일축 방향에 따라서 투시했을 때의 도체 패턴은 직사각형 프레임형이나 그 각부를 둥글게 하거나 경사진 형상 등이라도 좋고, 원형이나 타원형 혹은 트랙형(원호와 직선의 조합) 등 임의라도 좋다. 절연체는 페라이트 등의 강자성 세라믹스라도 좋고 비자성 세라믹스 등이라도 좋으며 원하는 사양에 따라서 선정한다.
이러한 구조를 갖는 적층 인덕터를 제조하기 위해서는 수지 필름 상에 비아 홀을 갖는 절연층과, 상기 비아 홀을 매립하는 비아 도체와 이것에 연속하여 절연층 상에 위치하는 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 복합 시트를 이용하는 것이 바람직하다. 복합 시트는 도체 패턴의 형상에 의해,
(a) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴을 갖는 제1 복합 시트
(b) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴을 갖는 제2 복합 시트
(c) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴을 갖는 제3 복합 시트
의 3종류로 하고, 이들을 조합하며 소정의 순서로 압착하여 수지 필름을 박리하는 조작을 반복한다. 또한,
(d) 수지 필름 상에 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 제4 복합 시트를 반전하여 적층하고, 압착하여 수지 필름을 박리하는 조작을 행함으로써 코일 형성부를 제작한다. 통상, 수지 필름 상에 절연층을 복수 매 적층한 절연체 시트를, 코일 형성부를 사이에 두도록 압착하여 상하에 절연체부를 형성한다.
(실시예)
적층 인덕터는 코일을 형성하는 도체 패턴과 절연층을 적층한 구조이다. 사용하는 도체 패턴은 3종류로서, 이들을 조합함으로써 원하는 권취수의 코일을 형성한다. 코일은 그 축에 수직인 방향으로부터 투시했을 때, 직사각형 프레임형을 이루고 있다. 도체 패턴의 일례를 도 1A 내지 도 1C에 도시한다. 도체 패턴(10)(사선을 붙여 도시함)을 절연층(12) 위에 마련한 상태로 해서 나타내고 있다. 설명의 사정상, 코일의 중심을 통과하고 또한 외부 전극에 연결되는 리드에 수직인 선을 x 축, 코일의 중심을 통과하고 또한 외부 전극에 연결되는 리드에 평행한 선을 y 축으로 설정한다. 리드의 외부 전극에 연결되는 위치는 제1 상한(象限)의 x 축에 평행한 선 위로 한다. 또한, 적층 인덕터의 코일축에 수직인 실장면의 치수를 세로 2y0×가로 2x0으로 한다.
(1) 제1 도체 패턴은 도 1A에 도시한 바와 같이 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 도체 패턴이다. 이 도체 패턴은 좌표점 (x1, y0)을 한쪽의 끝 점으로 하고, (x1, -y1)-(-x1, -y1)-(-x1, y1)을 통과하여 (x2, y1)을 다른 쪽의 끝 점으로 하는 형상이다.
(2) 제2 도체 패턴은 도 1B에 도시한 바와 같이 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 도체 패턴이다. 이 도체 패턴은 좌표점 (x2, y1)을 한쪽의 끝 점으로 하고, (x1, y1)-(x1, -y1)-(-x1, -y1)-(-x1, y1)을 순서대로 통과하여 (-x2, y1)을 다른 쪽의 끝 점으로 하는 형상이다. 따라서 제2 도체 패턴의 한쪽의 끝 점은 제1 도체 패턴의 다른 쪽의 끝 점과 중복되는 위치 관계에 있다.
(3) 제3 도체 패턴은 도 1C에 도시한 바와 같이 좌표점 (-x2, y1)을 한쪽의 끝 점으로 하고, (x1, y1)-(x1, -y1)을 통과하여 (-x2, -y1)을 다른 쪽의 끝 점으로 하는 형상이다. 따라서 제3 도체 패턴의 한쪽의 끝 점은 제2 도체 패턴의 다른 쪽의 끝 점과 중복되는 위치 관계에 있다.
단지, O<x2<x1<x0, O<y2<y1<y0이다.
이러한 3종류의 도체 패턴을 조합하고, 적층 방향으로 인접하는 도체 패턴 사이에는 절연층이 개재하여 상기 절연층을 관통하는 비아 도체로 서로 접속함으로써 3턴 이상의 코일을 형성한다. 1턴의 코일이 필요한 경우에는 제1 도체 패턴만으로 형성할 수 있고, 2턴의 코일이 필요한 경우에는 제1 도체 패턴과, 제2 또는 제3 도체 패턴의 조합으로 형성할 수 있다. 이 예는 시계 방향의 패턴이지만, 반시계 방향의 패턴이라도 좋은 것은 물론이다.
도 2A 및 도 2B에 도시한 바와 같이 이와 같이 형성된 코일 형성부(20)를 사 이에 두도록 적층 방향의 상하에 절연체부(22)가 위치하여 전체가 일체화되어 있다. 그리고 양단부에 외부 전극(24)을 마련한다. 여기서, 도 2A는 외관을 도시하고, 도 2B는 종단면을 도시하고 있다. 또, 절연체는 페라이트 등의 강자성 세라믹스 분말이나 비자성 세라믹스 분말 등을 포함하는 절연체 페이스트를 인쇄한 것으로 이루어지고, 도체 패턴은 은 입자 등을 포함하는 도체 페이스트를 인쇄한 것이다. 적층 후에 소성함으로써 적층 인덕터를 얻을 수 있다. 외부 전극의 형성은 도체 페이스트를 도포한 후 소성과 동시에 베이킹하더라도 좋고, 소성 후에 도체 페이스트를 도포하여 베이킹하더라도 좋다.
도 3A 내지 도 3D는 3턴의 코일을 형성하는 경우의 도체 패턴의 조합을 나타내고 있다. 다음 순서로 도체 패턴을 중첩한다. 또, 도면 중 부호 B가 비아 도체의 위치를 나타내고 있다. 이 경우는 하층으로부터 순서대로 제1 도체 패턴(도 3A), 제2 도체 패턴(도 3B), 제3 도체 패턴(도 3C), 제1 도체 패턴의 표리 반전(도 3D)에 의해 구성할 수 있다. 상하에 인접하는 도체 패턴은 사이의 절연층을 관통하는 비아 도체에 의해 순차적으로 접속된다.
도 4A 내지 도 4G는 5턴의 코일을 형성하는 경우의 도체 패턴의 조합을 나타내고 있다. 다음 순서로 도체 패턴을 중첩한다. 부호 B가 비아 도체의 위치를 나타내고 있다. 이 경우는 아래로부터 순서대로 제1 도체 패턴(도 4A), 제2 도체 패턴(도 4B), 제3 도체 패턴(도 4C), 제2 도체 패턴의 면 내 1/2 회전(도 4D), 제3 도체 패턴의 면 내 1/2 회전(도 4E), 제3 도체 패턴(도 4F), 제1 도체 패턴의 표리 반전(도 4G)으로 구성할 수 있다. 상하에 인접하는 도체 패턴은 사이의 절연층을 관통하는 비아 도체에 의해 순차적으로 접속된다.
이러한 적층 인덕터는 박리 용이성의 수지 필름을 이용하는 수법으로 용이하게 제조할 수 있다. 기본적으로는 도 5A 내지 도 5D에 도시한 바와 같이 수지 필름(40) 상에 비아 홀을 갖는 절연층(42)과, 상기 비아 홀을 매립하는 비아 도체(44)와 이것에 연속하여 절연층 상에 위치하는 도체 패턴(46)과, 상기 도체 패턴의 주위를 매립하는 절연층(48)을 형성하고, 도체 패턴 표면과 절연층 표면이 거의 동일한 높이가 되도록 한 복합 시트를 이용한다. 도 5A 내지 도 5D에서 상단은 평면을 나타내고 하단은 그 x-x 단면을 나타내고 있다. 복합 시트는 도체 패턴의 형상에 의해,
(a) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴을 갖는 제1 복합 시트(도 5A),
(b) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴을 갖는 제2 복합 시트(도 5B),
(c) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴을 갖는 제3 복합 시트(도 5C)
의 3종류이다. 기타,
(d) 수지 필름 상에 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 제4 복합 시트(도 5D)를 이용한다. 이 경우, 복합 시트로서는 4종류가 되지만, 인쇄하는 도체 패턴은 3종류이다.
상기한 (a) 내지 (c)의 복합 시트를 제조하기 위해서는 수지 필름 상에 비아 홀을 갖는 절연 패턴을 절연 페이스트를 이용하여 스크린 인쇄하고, 건조후에 상기 비아 홀을 매립하는 비아 도체와 이것에 연속하여 절연층 상에 위치하는 도체 패턴을 도체 페이스트를 이용하여 스크린 인쇄하며, 건조후에 상기 도체 패턴의 주위를 매립하는 절연 패턴을 절연체 페이스트를 이용하여 스크린 인쇄한다. 그것을 최종적으로 건조시킨 것이 복합 시트가 된다. 예컨대, 절연체 페이스트는 각종 비자성 분말 혹은 페라이트 등의 자성 분말과 바인더와 용제 등을 혼합한 것, 도체 페이스트는 은 입자와 바인더와 용제 등을 혼합한 것이다. 복합 시트의 두께는 수지 필름을 제외하면 수십 ㎛(예컨대 40 ㎛ 정도)이다.
이러한 복합 시트를 이용하여 3턴의 코일을 제조하는 순서의 일례를 도 6A 내지 도 6D에 도시한다. 이 도면에서 상단은 평면을 나타내고 하단은 그 x-x 단면을 나타내고 있다. 도 5A에 도시한 상기 (a)의 복합 시트를 반전시켜 수지제 베이스 필름(50) 상에 압착하고 복합 시트측의 수지 시트(42a)를 박리한다. 다음에 도 5B에 도시하는 상기 (b)의 복합 시트를 반전시켜 이미 마련한 적층체 상에 압착하고 접착한 복합 시트측의 수지 시트(42b)를 박리한다. 다음에, 도 5C에 도시하는 상기 (c)의 복합 시트를 반전시켜 이미 마련한 적층체 상에 압착하고, 접착한 복합 시트측의 수지 시트(42c)를 박리한다. 마지막으로, 도 5D에 도시한 상기 (d)의 복합 시트에 대해서는 도시하지 않지만, 이것을 반전시켜 보조 필름 상에 일단 압착하여 수지 시트를 박리하고, 이것을 다시 반전시켜 이미 마련한 적층체 상에 압착하고 보조 시트(52)를 박리한다. 이와 같이 하여 3턴의 코일 형성부를 제조할 수 있다.
3턴 이외의 임의의 권취수의 코일에 대해서도 마찬가지로 소정의 순서로 적층하고 압착하는 방법에 의해 제조할 수 있다. 이러한 복합 시트 방식에 의한 제조 방법에서는 미리 소정의 복합 시트를 필요 매수 준비해 두면, 원하는 사양에 합치하도록 이들 복합 시트를 조합하여 적층하고 압착함으로써 용이하고 또한 신속하게 코일 형성부를 제조할 수 있는 이점이 있다.
물론, 본 발명에 따른 적층 인덕터는 복합 시트 방식이 아니더라도 종래 기술과 마찬가지로 1층씩 중첩하도록 인쇄하는 방식으로도 제조할 수 있다.
이상, 본 발명의 특히 적합한 실시예에 대해서 설명했지만, 본 발명은 이들 실시예에 한정되는 것이 아니며, 특허청구범위의 항목에 기재한 범위 내에서 여러가지 변경이 가능하다.
본 발명의 적층 인덕터는 코일축에 수직인 면의 형상이 직사각형 형상이라도 불과 3종류의 도체 패턴으로 또한 적은 적층 매수로 임의의 권취수에 대응할 수 있기 때문에, 스크린이나 마스크의 교환 등의 번잡한 단 교체를 저감할 수 있어 작업을 간략화할 수 있다. 또한, 일반적인 스파이럴 코일 패턴이 형성되기 때문에, 코일 체적을 작게 할 수 있어 인덕턴스가 저하될 우려도 없고 소형화에 적합하다.
또한, 본 발명에 따른 적층 인덕터의 제조 방법에서는 수지 필름 상에 형성한 복합 시트를 미리 보관해 두면, 필요에 따라서 이들 복합 시트를 소정의 순서로 적층 압착하는 것만으로 언제나 용이하고 또한 신속하게 원하는 사양의 적층 인덕 터를 제조할 수 있다.

Claims (4)

  1. 코일을 형성하는 도체 패턴과 절연층을 적층한 코일 형성부를 구비한 적층 인덕터에 있어서,
    도체 패턴은,
    (1) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴,
    (2) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴,
    (3) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴
    의 3종류로서, 이들을 조합함으로써 3턴 이상의 코일이 형성되어 있는 것을 특징으로 하는 적층 인덕터.
  2. 코일을 형성하는 도체 패턴과 절연층을 적층한 코일 형성부와, 상기 코일 형성부를 사이에 두도록 적층 방향의 상하에 배치한 절연체부를 구비하고, 실장면은 코일축에 수직으로 직사각형 형상이며, 양단면에 외부 전극이 위치하는 구조의 적층 인덕터에 있어서,
    도체 패턴은,
    (1) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴,
    (2) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행 한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴,
    (3) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴
    의 3종류로서, 제1 도체 패턴이 코일 형성부에서 적층 방향의 최상층과 최하층에 위치하도록 3종류의 도체 패턴을 조합하고, 적층 방향으로 인접하는 도체 패턴 사이에는 절연층이 개재하여 상기 절연층을 관통하는 비아 도체로 접속함으로써 3턴 이상의 코일이 형성되어 있는 것을 특징으로 하는 적층 인덕터.
  3. 수지 필름 상에 비아 홀을 갖는 절연층과, 상기 비아 홀을 매립하는 비아 도체와 이것에 연속하여 절연층 상에 위치하는 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 복합 시트를 이용하고, 상기 복합 시트는 도체 패턴의 형상에 의해 (a) 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴을 갖는 제1 복합 시트, (b) 일단이 상기 제1 도체 패턴의 내측단과 중복되고 또한 상기 리드에 평행한 코일 중심선에 대칭인 1턴 미만의 제2 도체 패턴을 갖는 제2 복합 시트, (c) 일단이 상기 제2 도체 패턴의 일단과 중복되고 또한 상기 리드에 수직인 코일 중심선에 대칭인 1/2턴 초과의 제3 도체 패턴을 갖는 제3 복합 시트의 3종류로 하여, 이들을 조합하고 소정의 순서로 압착하여 수지 필름을 박리하는 조작을 반복하며, 또한 (d) 수지 필름 상에 외부 전극에 연결되는 리드를 포함하는 1턴 미만의 제1 도체 패턴과, 상기 도체 패턴의 주위를 매립하는 절연층을 형성한 제4 복합 시트를 반전하여 적층하고, 압착하여 수지 필름을 박리하는 조작을 행함으로써 코일 형성부를 제작하는 것을 특징으로 하는 적층 인덕터의 제조 방법.
  4. 제3항에 있어서, 수지 필름 상에 절연층을 적층한 절연체 시트를 코일 형성부를 사이에 두도록 압착하여 상하에 절연체부를 형성하는 적층 인덕터의 제조 방법.
KR1020067008986A 2003-12-05 2004-11-24 적층 인덕터 및 그 제조 방법 KR20060102338A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00408226 2003-12-05
JP2003408226A JP2005174962A (ja) 2003-12-05 2003-12-05 積層インダクタ及びその製造方法

Publications (1)

Publication Number Publication Date
KR20060102338A true KR20060102338A (ko) 2006-09-27

Family

ID=34650392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008986A KR20060102338A (ko) 2003-12-05 2004-11-24 적층 인덕터 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JP2005174962A (ko)
KR (1) KR20060102338A (ko)
WO (1) WO2005055254A1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330137A (ja) * 1995-05-30 1996-12-13 Tokin Corp 積層インダクタ
JP2003338411A (ja) * 2002-05-21 2003-11-28 Fdk Corp 積層チップインダクタおよびその製造方法

Also Published As

Publication number Publication date
WO2005055254A1 (ja) 2005-06-16
JP2005174962A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
US8378777B2 (en) Magnetic electrical device
US6956455B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP6500992B2 (ja) コイル内蔵部品
TWI590267B (zh) 積層線圈零件
US20180254139A1 (en) Coil-incorporated component
TW554354B (en) Multilayer inductor
KR20010085376A (ko) 다층 인덕터
KR20090033378A (ko) 적층 인덕터
WO2016136653A1 (ja) 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるｄｃ－ｄｃコンバータモジュール
JP2014022723A (ja) チップ素子、積層型チップ素子及びその製造方法
JPH06224043A (ja) 積層チップトランスとその製造方法
KR101338139B1 (ko) 파워 인덕터
JPH06176928A (ja) 積層電子部品
JPH01151211A (ja) 積層応用部品の構造
JP6295403B2 (ja) 積層インダクタ
JPH04242911A (ja) 電子部品の製造方法
JP2682829B2 (ja) 積層応用部品の構造
JP3233306B2 (ja) 積層型ノイズ吸収素子複合体
JP2012028522A (ja) 積層型電子部品およびその製造方法
KR20060102338A (ko) 적층 인덕터 및 그 제조 방법
JP2007281379A (ja) 積層インダクタ
KR20120045949A (ko) 적층형 인덕터 및 그 제조방법
CN107871586A (zh) 层叠型电子部件的制造方法
JPH02256214A (ja) チップインダクタおよびその製造方法
JP2001358022A (ja) 混成集積回路部品の構造

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid