KR20060090147A - 촬상 장치 - Google Patents

촬상 장치 Download PDF

Info

Publication number
KR20060090147A
KR20060090147A KR1020050042017A KR20050042017A KR20060090147A KR 20060090147 A KR20060090147 A KR 20060090147A KR 1020050042017 A KR1020050042017 A KR 1020050042017A KR 20050042017 A KR20050042017 A KR 20050042017A KR 20060090147 A KR20060090147 A KR 20060090147A
Authority
KR
South Korea
Prior art keywords
voltage
source follower
circuit
reference voltage
follower circuit
Prior art date
Application number
KR1020050042017A
Other languages
English (en)
Other versions
KR100732140B1 (ko
Inventor
쯔요시 히구치
준 후나코시
세이지 야마가타
도시타카 미즈구치
가쯔요시 야마모토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060090147A publication Critical patent/KR20060090147A/ko
Application granted granted Critical
Publication of KR100732140B1 publication Critical patent/KR100732140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

트랜지스터의 특성 변동에 관계없이, 또 비용을 상승시키기 않고 흑태양 현상을 확실히 방지한다.
기준 전압 생성 회로의 제2 소스 폴로워 회로는 화소의 제1 소스 폴로워 회로와 같은 특성의 트랜지스터를 갖는다. 이 때문에, 제2 소스 폴로워 회로는 제1 소스 폴로워 회로의 특성 변화에 맞추어서 제2 기준 전압을 생성할 수 있다. 노이즈 전압 전환 회로는 노이즈 전압이 제2 기준 전압 이하인 때 제1 전압을 노이즈 전압으로서 화소 신호 생성 회로로 출력한다. 리셋 상태에서의 노이즈 전압과 제2 기준 전압은 항상 소정의 전압차로 된다. 따라서, 높은 휘도를 갖는 피사체를 촬상하는 경우에도, 화상의 품질이 저하하는 것을 방지할 수 있다. 형성된 트랜지스터의 특성에 맞추어서 복수의 기준 전압 중 어느 하나를 선택하는 트리밍 회로 등이 불필요해지기 때문에, 촬상 장치의 비용을 삭감할 수 있다.

Description

촬상 장치{IMAGING DEVICE}
도 1은 본 발명의 촬상 장치의 제1 실시예를 나타내는 블록도.
도 2는 도 1에 나타낸 화소 어레이의 세부를 나타내는 회로도.
도 3은 도 1에 나타낸 기준 전압 생성 회로의 세부를 나타내는 회로도.
도 4는 도 1에 나타낸 노이즈 전압 전환 회로의 세부를 나타내는 회로도.
도 5는 이미지 센서의 각 화소에서의 화소 신호의 판독 동작을 나타내는 타이밍도.
도 6은 본 발명의 촬상 장치의 제2 실시예에서의 기준 전압 생성 회로를 나타내는 회로도.
도 7은 본 발명의 촬상 장치의 제3 실시예에서의 기준 전압 생성 회로를 나타내는 회로도.
도 8은 본 발명의 촬상 장치의 제4 실시예에서의 기준 전압 생성 회로를 나타내는 회로도.
도 9는 제4 실시예의 화소 어레이의 세부를 나타내는 블록도.
<도면에 주요 부분에 사용된 부호의 설명>
10: 정전압 생성 회로
12: 동작 제어 회로
14, 14A, 14B, 14C: 기준 전압 생성 회로
16: 노이즈 전압 전환 회로
18: 상관 이중 샘플링 회로(CDS 회로)
20: 정전압 생성 회로
AVDD: 전원 전압
ARY: 화소 어레이
N1: 노이즈 전압(노이즈 데이터)
PX: 화소
RST: 리셋 신호
S1: 화소 전압(화소 데이터)
SEL: 선택 제어 신호
SF1, SF2, SF3: 소스 폴로워 회로
SIG: 화소 신호
TG: 전송 제어 신호
V1: 제1 전압
VOUT: 검출 전압
VR: 내부 전압
VREF: 기준 전압
XPD: 스탠바이 신호
본 발명은 광전 변환 소자를 갖는 촬상 장치에 관한 것이다. 특히, 본 발명은 높은 휘도를 갖는 피사체를 촬상하는 경우에 촬상된 화소의 품질을 향상시키는 기술에 관한 것이다.
CMOS 이미지 센서 등의 촬상 장치는 각 광전 변환 소자에 있어서, 리셋 기간에 노이즈 데이터(노이즈 전압)을 판독한다. 예컨대, 촬상 장치의 상관 이중 샘플링 회로[이하, CDS(Correlated Double Sampling) 회로라고도 부른다]는 리셋 기간에 연속하는 판독 기간에 판독한 노이즈 데이터를 포함하는 회로 데이터로부터 노이즈 데이터를 차출함으로써 진정한 화소 데이터를 생성한다. 그런데, 높은 휘도를 갖는 피사체를 촬상하는 경우, 촬상 장치 내에서의 전하의 누설에 의해서 노이즈 데이터의 레벨은 화소 데이터의 레벨에 가까워져 버린다. 노이즈 데이터와 화소 데이터의 레벨차가 적어지기 때문에, 화소 데이터가 나타내는 휘도는 상대적으로 낮아진다. 예컨대, 태양을 촬상하는 경우, 촬상된 화소에 있어서 태양의 휘도가 극단적으로 낮아지고, 태양상이 검어져 버린다. 이 현상은 일반적으로 흑태양(black sun)이라고 불리운다.
일본 특허 공개 2004-112740호 공보에는 흑태양을 방지하기 위해, 노이즈 데이터의 레벨이 소정의 기준 전압 레벨 이하로 된 때에, CDS 회로에 공급하는 노이즈 데이터 레벨을 고정 전압 레벨로 전환하는 기술이 개시되어 있다. 고정 전압 레벨은 예컨대 피사체의 휘도가 제로인 때의 표준적인 흑색 레벨을 나타낸다.
[특허 문헌 1] 일본 특허 공개 2004-112740호 공보
CMOS 이미지 센서에서는 광전 변환 소자는 포토다이오드와 트랜지스터를 이용하여 구성되어 있다. 트랜지스터의 임계값 전압은 촬상 장치(반도체)의 제조 조건에 의해서 변화한다. 상기 노이즈 데이터의 레벨은 트랜지스터의 임계값 전압의 변동에 추종하여 변화한다. 한편, 일반적으로, 상기 기준 전압은 임계값 전압의 변동 영향을 받지 않는다. 이 때문에, 임계값 전압의 변동에 의해서 노이즈 데이터의 레벨은 상기 기준 전압 레벨에 대하여 상대적으로 변화한다. 이 결과, 상기 노이즈 데이터 레벨과 고정 전압 레벨과의 전환이 정상적으로 행해지지 않는 문제가 발생한다.
예컨대, 노이즈 데이터 레벨이 기준 전압 레벨에 비하여 너무 높아지면, 흑태양 현상이 일어나므로, 노이즈 데이터 레벨은 고정 전압 레벨로 전환되지 않는다. 역으로, 노이즈 데이터 레벨이 기준 전압 레벨에 비하여 낮아지면, 항상 흑태양 현상이 일어난다고 판정되어, 고정 전압 레벨로 항시 전환되어 버린다.
이러한 문제는 예컨대 저항 분할 등에 의해서 복수의 기준 전압을 생성하고, 제조된 트랜지스터의 임계값 전압에 따라서 기준 전압을 전환하는 것으로 해결할 수 있다. 그러나, 이 방법으로 기준 전압을 전환하는 경우, 촬상 장치 내에 퓨즈 회로 등의 트리밍 회로를 형성할 필요가 있다. 또한, 촬상 장치를 시험하기 위한 시험 공정에 퓨즈 컷 공정을 마련하여야 한다. 이 결과, 촬상 장치의 비용은 상승한다.
본 발명의 목적은 트랜지스터의 특성 변동에 관계없이, 또 비용을 상승시키지 않고, 흑태양 현상을 확실히 방지하는데 있다.
본 발명의 촬상 장치의 일 형태에서는 복수의 화소의 각각은 광전 변환 소자 및 제1 소스 폴로워 회로를 갖는다. 제1 소스 폴로워 회로는 광전 변환 소자에 의해서 생성된 전하에 따라서 노이즈 전압(노이즈 데이터)과 화소 전압(화소 데이터)을 생성한다. 기준 전압 생성 회로는 제1 기준 전압을 생성하는 전압 생성부 및 제1 기준 전압에 따라서 제2 기준 전압을 생성하는 제2 소스 폴로워 회로를 갖는다. 예컨대, 제2 소스 폴로워 회로는 제1 소스 폴로워 회로를 구성하는 트랜지스터와 같은 특성의 트랜지스터를 갖는다. 보다 바람직한 예에서는 제2 소스 폴로워 회로의 트랜지스터는 제1 소스 폴로워 회로의 트랜지스터의 임계값 전압과 같은 임계값 전압을 갖는다. 노이즈 전압 전환 회로는 노이즈 전압이 제2 기준 전압을 초과한 때 노이즈 전압을 화소 신호 생성 회로에 출력한다. 노이즈 전압 전환 회로는 노이즈 전압이 제2 기준 전압 이하인 때 제1 전압을 노이즈 전압으로서 화소 신호 생성 회로에 출력한다. 화소 신호 생성 회로는 노이즈 전압과의 차전압을 화소 신호로서 출력한다.
기준 전압 생성 회로가 제2 소스 폴로워 회로를 이용하여 형성되기 때문에, 제1 소스 폴로워 회로로부터 출력되는 노이즈 전압(리셋 상태에서의 값)의 임계값 전압에 따른 변화에 추종하여, 제2 소스 폴로워 회로로부터 출력되는 제2 기준 전압을 변화시킬 수 있다. 제2 기준 전압을 제1 소스 폴로워 회로의 특성 변화에 맞추어서 변화시킬 수 있다. 이 때문에, 노이즈 전압은 제1 소스 폴로워 회로를 구성 하는 트랜지스터의 임계값 전압에 관계없이, 제2 기준 전압에 대하여 항상 소정의 전압차를 갖는 값으로 설정된다. 따라서, 노이즈 전압 전환 회로는 항상 정상적으로 동작할 수 있고, 예컨대 흑태양 현상을 확실히 방지할 수 있다. 이 결과, 높은 휘도를 갖는 피사체를 촬상하는 경우에, 화상의 품질이 저하하는 것을 방지할 수 있다. 또한, 형성된 트랜지스터의 특성에 맞추어서 복수의 기준 전압 중 어느 하나를 선택하는 트리밍 회로 등이 불필요해져, 촬상 장치의 비용을 삭감할 수 있다.
본 발명의 촬상 장치의 일 형태에서의 바람직한 예에서는 제2 소스 폴로워 회로의 트랜지스터는 제1 소스 폴로워 회로의 트랜지스터에 비하여 게이트폭이 크고, 채널 길이가 같다. 게이트폭을 크게 함으로써 제2 소스 폴로워 회로에 흐르는 전류량을 크게 할 수 있다. 이 결과, 제2 소스 폴로워 회로는 안정된 제2 기준 전압을 높은 휘도로 생성할 수 있다.
본 발명의 촬상 장치의 일 형태에서의 바람직한 예에서는, 전압 생성부는, 직렬로 접속된 복수의 저항을 갖고, 저항의 접속 노드 중 어느 하나로부터 제1 기준 전압을 생성한다. 이 때문에, 촬상 장치의 세부사항에 맞추어서 제1 기준 전압의 값을 전환시킬 수 있다. 즉, 하나의 촬상 장치를 세부사항이 다른 복수의 촬상 장치로서 출하할 수 있다. 이 결과, 촬상 장치의 개발 비용을 삭감할 수 있다.
본 발명의 촬상 장치의 일 형태에서의 바람직한 예에서는, 전압 생성부는 전원 전압을 이용하여 정전압인 제1 기준 전압을 생성하는 정전압 생성 회로를 갖는다. 제1 기준 전압은 전원 전압 및 온도 등에서 변동하지 않는다. 제1 기준 전압이 일정하기 때문에, 제2 기준 전압은 제2 소스 폴로워 회로의 특성의 영향만을 받아 변화한다. 따라서, 제2 기준 전압을 제1 소스 폴로워 회로로부터 출력되는 노이즈 전압(리셋 상태에서의 값)의 변화에 추종하여 확실히 변화시킬 수 있다.
본 발명의 촬상 장치의 일 형태에서의 바람직한 예에서는, 기준 전압 생성 회로 내에서 서로 병렬로 접속된 복수의 제2 소스 폴로워 회로는 제1 기준 전압을 공통으로 수신하여, 제2 기준 전압을 공통으로 생성한다. 이 때문에, 복수의 제2 소스 폴로워 회로의 특성을 평균화할 수 있다. 기준 전압 생성 회로는 개별 회로 특성에 의존하지 않는 평균적인 제2 기준 전압을 생성할 수 있다. 또한, 제2 소스 폴로워 회로에 흐르는 전류의 총량을 크게 할 수 있기 때문에, 기준 전압 생성 회로는 안정된 제2 기준 전압을 높은 정밀도로 생성할 수 있다.
본 발명의 촬상 장치의 일 형태에서의 바람직한 예에서는, 제2 소스 폴로워 회로는 화소 어레이 내의 일부 화소의 제1 소스 폴로워 회로를 이용하여 형성되어 있다. 이 때문에, 제2 소스 폴로워 회로의 특성을 제1 소스 폴로워 회로와 용이하게 일치시킬 수 있다. 이 결과, 제1 소스 폴로워 회로로부터 출력되는 노이즈 전압(리셋 상태에서의 값)의 변화에 추종하여, 제2 소스 폴로워 회로로부터 출력되는 제2 기준 전압을 확실히 변화시킬 수 있다.
본 발명의 촬상 장치의 일 형태에서의 바람직한 예에서는, 제2 소스 폴로워 회로는 화소 어레이의 한쪽 단의 화소의 제1 소스 폴로워 회로와 다른쪽 단의 화소의 제1 소스 폴로워 회로를 이용하여 각각 형성되어 있다. 제2 소스 폴로워 회로를 서로 떨어진 위치에 형성함으로써 평균적인 제2 기준 전압을 용이하게 생성할 수 있다.
이하, 본 발명의 실시예를 도면을 이용하여 설명한다. 도면의 이중원은 외부 단자를 나타내고 있다. 도면에서, 굵은선으로 나타낸 신호선은 복수개로 구성되어 있다. 또한, 굵은선이 접속되어 있는 블록의 일부는 복수의 회로로 구성되어 있다. 신호가 전달되는 신호선에는 신호명과 동일한 부호를 사용한다.
도 1은 본 발명의 촬상 장치의 제1 실시예를 나타내고 있다. 이 촬상 장치는 실리콘 기판 상에 CMOS 프로세스를 사용하여 CMOS 이미지 센서 칩으로서 형성되어 있다. 촬상 장치는 정전압 생성 회로(10), 동작 제어 회로(12), 기준 전압 생성 회로(14), 노이즈 전압 전환 회로(16), 상관 이중 샘플링 회로(CDS 회로)(18) 및 화소 어레이(ARY)를 갖고 있다.
정전압 생성 회로(10)는 전원 전압(AVDD)에 따라서 항상 일정한 전압인 내부 전압(VR)을 생성한다. 전원 전압(AVDD)은 아날로그 회로용 전원 전압이다. 정전압 생성 회로(10)에 디지털 회로용 전원 전압(DVDD)을 공급하여도 좋다. 내부 전압(VR)은 전원 전압(AVDD)보다 낮은 전압이고, 전원 전압(AVDD)의 변화, 온도 변화에 의하지 않고, 항상 일정한 전압으로 유지된다. 동작 제어 회로(12)는 촬상 장치 전체의 동작을 제어한다. 동작 제어 회로(12)는 화소 어레이(ARY)에 리셋 신호(RST), 전송 제어 신호(TG), 선택 제어 신호(SEL)를 출력하고, 기준 전압 생성 회로(14)에 스탠바이 신호(XPD)를 출력한다. 스탠바이 신호(XPD)는 화소(PX)가 수광 동작하는 동작 기간에 고레벨로 변화하고, 화소(PX)가 수광 동작하지 않는 스탠바이 기간에 저레벨로 변화한다.
기준 전압 생성 회로(14)는 내부 전압(VR)에 따라서 기준 전압(제2 기준 전압)(VREF)을 생성한다. 기준 전압 생성 회로(14)는 고레벨의 스탠바이 신호(XPD)를 수신하고 있는 동안 기준 전압(VREF)을 생성하고, 저레벨의 스탠바이 신호(XPD)를 수신하고 있는 동안 기준 전압(VREF)의 생성을 정지한다.
노이즈 전압 전환 회로(16)는 후술하는 판독 동작의 리셋 기간에, 판독된 신호의 전압 레벨(VOUT)(노이즈 전압, 노이즈 데이터)이 기준 전압(VREF)을 초과한 때, 이 전압 레벨(VOUT)을 노이즈 전압(VOUT1)으로서 출력한다. 노이즈 전압 전환 회로(16)는 리셋 기간에, 판독된 신호의 전압 레벨(VOUT)이 기준 전압(VREF) 이하인 때, 고정된 제1 전압(V1)을 노이즈 전압(VOUT1)으로서 출력한다. 제1 전압(V1)은 예컨대 피사체의 휘도가 제로인 때의 표준적인 레벨(흑색 레벨)을 나타낸다.
CDS 회로(18)는 판독 기간에 판독된 화소 데이터(화소 전압)로부터, 리셋 기간에 판독한 노이즈 데이터(노이즈 전압)를 차출하여, 노이즈를 포함하지 않는 진정한 화소 데이터를 생성하고, 생성된 화소 데이터를 화소 신호(SIG)로서 출력한다. 화소 어레이(ARY)는 매트릭스형으로 배치된 복수의 화소(PX)를 갖고 있다. 각 화소(PX)에 의해서 광전 변환함으로써 얻어지는 화소 데이터 및 노이즈 데이터는 검출 전압(VOUT)으로서 출력된다.
도 2는 도 1에 나타낸 화소 어레이(ARY)의 세부를 나타내고 잇다. 이 실시예의 화소(PX)는 소위 4 트랜지스터 타입이다. 각 화소(PX)는 내부 전압선(VR)과 접지선(VSS) 사이에 직렬로 접속된 nMOS 트랜지스터(M1, M2) 및 포토다이오드(PD)(광전 변환 소자)와, 내부 전원선(VR)과 접지선(VSS) 사이에 직렬로 접속된 nMOS 트랜 지스터(M3, M4) 및 전류원(CS1)을 갖고 있다. 트랜지스터(M4)의 소스는 판독 전압 및 노이즈 전압이 출력되는 검출 전압선(VOUT)에 접속되어 있다. 트랜지스터(M1)(리셋 트랜지스터)의 게이트는 리셋 신호(RST)를 수신하고 있다. 트랜지스터(M2)(전송 트랜지스터)의 게이트는 전송 제어 신호(TG)를 수신하고 있다. 트랜지스터(M3)(소스 폴로워 트랜지스터)의 게이트는 트랜지스터(M1, M2)의 접속 노드(FD)(부유 확산 노드)에 접속되어 있다. 트랜지스터(M4)(선택 트랜지스터)의 게이트는 선택 제어 신호(SEL)를 수신하고 있다. 트랜지스터(M3)는 소스 폴로워 트랜지스터이다. 트랜지스터(M3, M4)에 의해서 소스 폴로워 회로(SF1)(제1 소스 폴로워 회로)가 구성되어 있다.
도 3은 도 1에 나타낸 기준 전압 생성 회로(14)의 세부를 나타내고 있다. 기준 전압 생성 회로(14)는 전압 생성부(VG), 화소(PX)의 소스 폴로워 회로(SF1)와 전기적 특성이 동일한 소스 폴로워 회로(SF2)(제2 소스 폴로워 회로), 전류원(CS2) 및 증폭기(AMP)를 갖고 있다. 전압 생성부(VG)는 내부 전압선(VR)과 접지선(VSS) 사이에 직렬로 접속된 저항(R1, R2, R3)과, 저항(R1-3)의 접속 노드를 소스 폴로워 회로(SF2)의 nMOS 트랜지스터(M5)의 게이트에 접속하는 스위치(SW1, SW2)를 갖고 있다.
스위치(SW1-2) 중 어느 하나는 이미지 센서 내에 형성되는 레지스터의 값에 따라서 온한다. 레지스터값은 예컨대 파워온 시에 이미지 센서를 사용하는 유저(시스템)에 의해서 설정된다. 스위치(SW1-2)의 전환에 의해서 저항렬(R1-3)에 의해 생성되는 2개의 전압 중 어느 하나가 제1 기준 전압(VR1)으로서 소스 폴로워 회로 (SF2)의 트랜지스터(M5)의 게이트에 공급된다. 또, 트랜지스터(M5)의 게이트 전압은 화소(PX)가 광을 받지 않을 때의 노이즈 전압보다 약간 낮게 설정된다. 트랜지스터(M5)의 게이트 전압을 스위치(SW1-2)에 의해서 전환할 수 있기 때문에, 예컨대 1개의 이미지 센서 칩을 복수의 세부사항(특성)의 이미지 센서로서 출하할 수 있다.
소스 폴로워 회로(SF2)는 소스 폴로워 회로(SF1)의 nMOS 트랜지스터(M3, M4)와 각각 같은 임계값 전압을 갖는 nMOS 트랜지스터(M5, M6)를 갖고 있다. 예컨대, 트랜지스터(M5, M6)의 게이트폭은 트랜지스터(M3, M4)의 게이트폭의 2배로 각각 설계되어 있다. 트랜지스터(M5, M6)의 채널 길이는 트랜지스터(M3, M4)의 채널 길이와 같다. 게이트폭을 크게 함으로써 소스 폴로워 회로(SF2)에 흐르는 전류량을 소스 폴로워 회로(SF1)에 비하여 크게 할 수 있다. 이 때문에, 소스 폴로워 회로(SF2)는 안정적으로 동작할 수 있고, 안정된 제2 기준 전압을 높은 정밀도로 생성할 수 있다. 전류원(CS2)의 전류량도 전류원(CS1)의 전류량의 2배로 설계되어 있다.
트랜지스터(M6)의 게이트는 스탠바이 신호(XPD)를 수신한다. 화소(PX)가 수광 동작을 하지 않는 스탠바이 기간에 트랜지스터(M6)를 오프함으로써 스탠바이 전류를 삭감할 수 있다. 전류원(CS2)은 트랜지스터(M6)의 소스와 접지선(VSS) 사이에 배치되어 있다. 증폭기(AMP)는 트랜지스터(M6)의 소스 전압을 증폭하여 기준 전압(VREF)으로서 출력한다.
화소(PX)와 같은 소스 폴로워 회로(SF2)가 기준 전압 생성 회로(14) 내에 생 성되기 때문에, 이미지 센서의 제품 공정에 있어서 제조 조건이 변동하여, 화소(PX) 내의 트랜지스터(예컨대 M3, M4)의 임계값 전압이 변화한 때, 기준 전압(VREF)도 변화한다. 보다 상세하게는, 화소(PX)의 트랜지스터(M3, M4)의 임계값 전압이 높은 때, 노이즈 전압은 상대적으로 낮아진다. 이미지 센서는 1칩으로 생성되기 때문에, 트랜지스터(M5, M6)의 임계값 전압은 트랜지스터(M3, M4)의 임계값 전압과 함께 높아진다. 따라서, 기준 전압(VREF)은 노이즈 전압에 추종하여 낮아진다. 역으로, 트랜지스터(M3, M4)의 임계값 전압이 낮은 때, 노이즈 전압은 상대적으로 높아진다. 이 때, 트랜지스터(M5, M6)의 임계값 전압은 낮아지기 때문에, 기준 전압(VREF)은 노이즈 전압에 추종하여 높아진다. 이와 같이, 트랜지스터의 임계값 전압에 의존하는 노이즈 전압의 변화에 추종하여 기준 전압(VREF)을 변화시킴으로써 도 4에 나타내는 노이즈 전압 전환 회로(16)는 안정하게 동작한다.
도 4는 도 1에 나타낸 노이즈 전압 전환 회로(16)의 세부를 나타내고 있다. 노이즈 전압 전환 회로(16)는 기준 전압(VREF)과 화소(PX)로부터 출력되는 노이즈 전압(VOUT)을 비교하는 판정 회로(DC)와, 판정 회로(DC)의 판정 결과에 따라서 온 또는 오프하는 스위치(SW3, SW4)를 갖고 있다. 판정 회로(DC)는 노이즈 전압(VOUT)이 기준 전압(VREF)보다 높은 때 고레벨을 출력한다. 이 때, 스위치(SW3)는 오프하고, 스위치(SW4)는 온한다. CDS 회로(18)는 화소(PX)로부터 판독된 노이즈 전압(VOUT)을 이용하여 화소 신호(SIG)를 생성한다. 한편, 판정 회로(DC)는 노이즈 전압(VOUT)이 기준 전압(VREF) 이하인 때 저레벨을 출력한다. 이 때, 스위치(SW3)는 온하고, 스위치(SW4)는 오프한다. CDS 회로(18)는 고정된 제1 전압(V1)을 이용하여 화소 신호(SIG)를 생성한다.
도 5는 전술한 이미지 센서의 각 화소에서의 화소 신호의 판독 동작을 나타내고 있다. 판독 동작은 노이즈 데이터 판독 기간과 화소 데이터 판독 기간으로 구성된다. 판독 동작의 개시전, 선택 제어 신호(SEL)는 트랜지스터(M4)를 온하기 위해서 고레벨(전원 전압)로 설정된다. 리셋 신호(RST), 전송 제어 신호(TG)는 트랜지스터(M1, M2)를 오프하기 위해서 저레벨(접지 전압)로 설정된다.
우선, 노이즈 데이터 판독 기간에 리셋 신호(RST)가 고레벨로 변화되어, 트랜지스터(M1)는 온한다. 트랜지스터(M1)의 온에 의해서, 노드(FD)가 내부 전압(VR)으로 리셋된다. 다음에, 리셋 신호(RST)가 저레벨로 변화되어, 노이즈 데이터(N1)가 판독된다. 노이즈 데이터(노이즈 전압)(N1)는 노드(FD)의 전압 변화에 따라서 소스 폴로워 회로(SF1)가 동작함으로써 검출 전압(VOUT)으로서 출력된다.
다음에, 화소 데이터 판독 기간에 전송 제어 신호(TG)가 고레벨로 변화되어, 트랜지스터(M2)는 온한다. 트랜지스터(M2)의 온에 의해서, 피사체의 촬상과 함께 포토다이오드에 잔류한 전하는 노드(FD)에 전송된다. 노드(FD)의 전압은 전하량에 따라서 내려간다. 단, 노드(FD)의 전압 변화는 노이즈 데이터(N1)의 영향도 포함하고 있다. 다음에, 전송 신호(TG)가 저레벨로 변화되어, 노이즈 데이터(N1)를 포함하는 화소 데이터(N1+S1)가 판독된다. 노이즈 데이터(N1)를 포함하는 화소 데이터(화소 전압)는 노드(FD)의 전압 변화에 따라서 소스 폴로워 회로(SF1)가 동작함으로써 검출 전압(VOUT)으로서 출력된다.
도 1에 나타낸 CDS 회로(18)는 노이즈 데이터(N1)를 포함하는 화소 전압 (N1+S1)으로부터 노이즈 전압(N1)을 차출하여, 노이즈 데이터를 제거한 진정한 화소 데이터를 화소 신호(SIG)로서 출력한다. 여기서, 이미지 센서로 촬상되는 피사체가 높은 휘도를 갖지 않는 경우[도 5의 (a)], 노이즈 전압(N1)은 기준 전압(VREF)보다 높다. 이 때문에, 노이즈 데이터 판독 기간에 올바른 노이즈 데이터(N1)가 판독된다. 도 4에 나타낸 노이즈 전압 전환 회로(16)는 스위치(SW3)를 오프하고 스위치(SW4)를 온하여, 노이즈 전압(N1)을 CDS 회로(18)에 출력한다. 한편, 이미지 센서로 촬상되는 피사체가 높은 휘도를 갖는 경우[도 5의 (b)], 노이즈 전압(N1)은 이미지 센서의 기판 등에서 발생하는 전하의 누설에 의해서 기준 전압(VREF)보다 낮아진다. 이 때문에, 노이즈 전압 전환 회로(16)는 스위치(SW3)를 온하고 스위치(SW4)를 오프하여, 가상적인 노이즈를 나타내는 고정된 제1 전압(V1)을 CDS 회로(18)에 출력한다.
본 발명에서는 기준 전압 생성 회로(14)는 화소(PX)에 형성되는 소스 폴로워 회로(SF1)와 같은 전기적 특성을 갖는 소스 폴로워 회로(SF2)를 갖는다. 이 때문에, 반도체 제조 공정에서의 제조 조건이 변동하여, 이미지 센서를 구성하는 트랜지스터의 임계값 전압이 변화하는 경우, 노이즈 전압(N1)의 변화에 추종하여 기준 전압(VREF)도 변화한다. 따라서, 화소(PX)의 리셋 상태[리셋 신호(RST)의 고레벨 기간]에 있어서, 노이즈 전압(N1)은 트랜지스터의 임계값 전압에 관계없이 기준 전압(VREF)에 비하여 항상 소정값만큼 높아진다. 리셋 상태에서의 노이즈 전압(N1)은 트랜지스터의 임계값 전압에 의존하여 변동한다. 이 때문에, 종래, 상기 소정값은 웨이퍼 상에 형성되는 복수의 이미지 센서간, 웨이퍼간, 및 로트간에 어긋남이 있 었다. 본 발명의 적용에 의해서, 웨이퍼 상의 복수의 이미지 센서간, 웨이퍼간, 및 로트간에 있어서, 리셋 상태에서의 노이즈 전압(V1)과 기준 전압(VREF)의 차를 항상 일정하게 할 수 있다. 이 결과, 노이즈 전압(N1)이 기준 전압(VREF)에 비하여 너무 높은 것을 방지할 수 있어, 흑태양 현상이 일어나고 있는데 노이즈 전압(N1)이 제1 전압(V1)으로 전환되지 않는 문제를 해소할 수 있다. 더욱이, 노이즈 전압(N1)이 기준 전압(VREF)에 비하여 너무 낮은 것을 방지할 수 있어, 항상 흑태양 현상이 일어나고 있다고 판정되어 제1 전압(V1)으로 상시 전환되는 문제를 해소할 수 있다.
이상, 제1 실시예에서는 기준 전압 생성 회로(14)는 화소(PX) 내의 소스 폴로워 회로(SF1)와 같은 임계값 전압을 갖는 소스 폴로워 회로(SF2)를 갖고 있다. 이 때문에, 이미지 센서를 구성하는 트랜지스터의 임계값 전압이 제조 조건의 변동에 의해서 변화하여도 리셋 상태에서의 노이즈 전압(N1)의 변화에 추종하여 기준 전압(VREF)을 변화시킬 수 있다. 화소(PX) 내의 소스 폴로워 회로(SF1)의 전기적 특성에 맞추어서 소망의 기준 전압(VREF)을 생성할 수 있기 때문에, 노이즈 전압 전환 회로를 항상 정상적으로 동작시킬 수 있다. 이 결과, 흑태양 현상을 확실히 방지할 수 있어, 높은 휘도를 갖는 피사체를 촬상하는 경우에, 화상의 품질이 저하하는 것을 방지할 수 있다.
형성된 트랜지스터의 전기적 특성에 맞추어서 복수의 기준 전압 중 어느 하나를 선택하는 트리밍 회로(퓨즈 회로) 등이 불필요해진다. 일반적으로, 퓨즈 회로의 주위는 시험 공정에서 레이저 컷을 행하기 위해서 칩의 보호막을 제거할 필요가 있어, 제조 공정에 있어서 보호막의 제거 공정이 필요하다. 시험 공정에서는 이미지 센서의 전기적 특성이 평가되고, 평가 결과에 따라서 퓨즈가 컷트된다. 본 발명의 적용에 의해서, 이미지 센서의 제조 공정이 증가하는 것을 방지할 수 있어, 트리밍용 시험 공정은 불필요하게 될 수 있다. 시험 장치 등의 설비도 불필요하게 될 수 있다. 또한, 퓨즈 회로가 불필요해지기 때문에, 칩 사이즈를 삭감할 수 있다. 이 결과, 이미지 센서의 제조 비용을 삭감할 수 있다.
소스 폴로워 회로(SF2)의 트랜지스터의 게이트폭을 소스 폴로워 회로(SF1)의 트랜지스터의 게이트폭에 비하여 크게 함으로써 소스 폴로워 회로(SF2)에 흐르는 전류량을 크게 할 수 있다. 이 결과, 소스 폴로워 회로(SF2)는 안정된 기준 전압(VREF)을 높은 정밀도로 생성할 수 있다.
기준 전압 생성 회로(14)의 전압 생성부(VG)는 복수의 전압 중 어느 하나를 스위치(SW1-2)에 의해서 선택하고, 제1 기준 전압(VR1)[트랜지스터(M5)의 게이트 전압]으로서 출력한다. 이 때문에, 1개의 이미지 센서 칩을 복수의 세부사항(특성)의 이미지 센서로서 출하할 수 있어, 이미지 센서의 개발 비용을 삭감할 수 있다.
도 6은 본 발명의 촬상 장치의 제2 실시예에서의 기준 전압 생성 회로(14A)를 나타내고 있다. 제1 실시예에서 설명한 요소와 동일한 요소에 관해서는 동일 부호를 첨부하고, 이들에 관해서는 상세한 설명을 생략한다. 이 실시예에서는 제1 실시예의 기준 전압 생성 회로(14) 대신에 기준 전압 생성 회로(14A)가 형성되어 있다. 기타의 구성은 제1 실시예와 같다. 즉, 이 촬상 장치는 실리콘 기판 상에 CMOS 프로세스를 사용하여 CMOS 이미지 센서 칩으로서 형성되어 있다.
기준 전압 생성 회로(14A)는 제1 실시예의 전압 생성 회로(14)의 전압 생성부(VG) 대신에 정전압 생성 회로(20)를 갖고 있다. 기타의 구성은 전압 생성 회로(14)와 같다. 정전압 생성 회로(20)는 전원 전압(AVDD)에 따라서, 항상 일정한 전압인 정전압(CV1)을 생성한다. 정전압(CV1)은 내부 전압(VR)보다 낮은 전압이고, 전원 전압(AVDD)의 변화, 온도 변화에 의하지 않고, 항상 일정한 전압으로 유지된다. 또, 정전압 생성 회로(20)에 디지털 회로용 전원 전압(DVDD)을 공급하여도 좋다. 기준 전압 생성 회로(14A)가 형성됨으로써, 소스 폴로워 회로(SF2)의 트랜지스터(M5)에 공급되는 게이트 전압을 항상 일정하게 할 수 있다. 이 때문에, 기준 전압(VREF)은 소스 폴로워 회로(SF2)를 구성하는 트랜지스터의 임계값 전압의 변동만을 받아 변화한다.
이상, 제2 실시예에 있어서도 전술한 제1 실시예와 마찬가지의 효과를 얻을 수 있다. 더욱이, 이 실시예에서는 기준 전압(VREF)을 전원 전압의 변화 및 온도의 변화에 의하지 않고 일정하게 함과 함께, 리셋 상태에서의 노이즈 전압(N1)의 변화만[즉, 소스 폴로워 회로(SF1)를 구성하는 트랜지스터의 임계값 전압의 차이]에 추종하여 확실히 변화시킬 수 있다.
도 7은 본 발명의 촬상 장치의 제3 실시예에서의 기준 전압 생성 회로(14B)를 나타내고 있다. 제1 및 제2 실시예에서 설명한 요소와 동일한 요소에 관해서는 동일 부호를 첨부하고, 이들에 관해서는 상세한 설명을 생략한다. 이 실시예에서는 제1 실시예의 기준 전압 생성 회로(14) 대신에 기준 전압 생성 회로(14B)가 형성되어 있다. 기타의 구성은 제1 실시예와 같다. 즉, 이 촬상 장치는 실리콘 기판 상에 CMOS 프로세스를 사용하여 CMOS 이미지 센서 칩으로서 형성되어 있다.
기준 전압 생성 회로(14B)는 제1 실시예의 전압 생성 회로(14)의 전압 생성부(VG)와 함께 정전압 생성 회로(20)를 갖고 있다. 기타의 구성은 전압 생성 회로(14)와 같다. 정전압 생성 회로(20)의 출력(CV1)은 스위치(SW5)를 거쳐 소스 폴로워 회로(SF2)의 트랜지스터(M5)의 게이트에 접속되어 있다. 스위치(SW1-2, SW5) 중 어느 하나는 이미지 센서 내에 형성되는 레지스터의 값에 따라서 온한다. 레지스터의 값은 예컨대 파워온 시에 이미지 센서를 사용하는 유저(시스템)에 의해서 설정된다. 스위치(SW1-2, SW5) 중 어느 하나가 온하는 경우에도 트랜지스터(M5)의 게이트 전압은 화소(PX)가 광을 받지 않는 때의 노이즈 전압보다 약간 낮게 설정된다.
이상, 제3 실시예에 있어서도 전술한 제1 실시예와 마찬가지의 결과를 얻을 수 있다. 더욱이, 이 실시예에서는 3종류의 전압 중 어느 하나를 스위치(SW1-2, SW5)에 의해서 선택하여, 제1 기준 전압(VR1)[트랜지스터(M5)의 게이트 전압]으로서 출력할 수 있다. 이 때문에, 1개의 이미지 센서 칩을 사용하여 많은 세부사항(특성)의 이미지 센서를 더 형성할 수 있고, 이미지 센서의 개발 비용을 삭감할 수 있다.
도 8은 본 발명의 촬상 장치의 제4 실시예에서의 기준 전압 생성 회로(14C)를 나타내고 있다. 제1 실시예에서 설명한 요소와 동일한 요소에 관해서는 동일 부호를 첨부하고, 이들에 관해서는 상세한 설명을 생략한다. 이 실시예에서는 제1 실시예의 기준 전압 생성 회로(14) 대신에 기준 전압 생성 회로(14C)가 형성되고 있다. 기타의 구성은 제1 실시예와 같다. 즉, 이 촬상 장치는 실리콘 기판 상에 CMOS 프로세스를 사용하여 CMOS 이미지 센서 칩으로서 형성되어 있다.
기준 전압 생성 회로(14C)는 전압 생성부(VG)와 증폭기(AMP) 사이에 병렬로 배치된 1쌍의 소스 폴로워 회로(SF3)(제2 소스 폴로워 회로)를 갖고 있다. 소스 폴로워 회로(SF3)는 소스 폴로워 회로(SF1)의 nMOS 트랜지스터(M3, M4)와 각각 동일한 임계값 전압을 갖는 nMOS 트랜지스터(M7, M8)를 갖고 있다. 예컨대, 트랜지스터(M7, M8)의 게이트폭은 트랜지스터(M3, M4)의 게이트폭과 같다. 트랜지스터(M7, M8)의 채널 길이는 트랜지스터(M3, M4)의 채널 길이와 같다. 기준 전압 생성 회로(14C) 내의 복수의 소스 폴로워 회로(SF3)는 1개의 소스 폴로워 회로(예컨대 제1 실시예의 SF1)의 트랜지스터의 게이트폭을 크게 하는 것과 같은 효과를 갖는다. 즉, 제1 실시예와 마찬가지로, 소스 폴로워 회로(SF3)에 흐르는 전류량을 크게 할 수 있어, 소스 폴로워 회로(SF3)를 안정적으로 동작시킬 수 있다.
도 9는 제4 실시예의 화소 어레이(ARY)의 세부를 나타내고 있다. 화소 어레이(ARY)는 매트릭스형으로 배치된 복수의 화소(PX)를 갖고 있다. 화소 어레이(ARY)의 가장 바깥쪽에 위치하는 더미 영역(DMY)에 형성된 더미 화소(DPX)는 광전 변환에는 사용되지 않는다. 더미 화소(DPX)는 내측의 화소(PX)를 이상적인 형상으로 형성하기 위해서 형성된다. 도면의 좌우 양측에는 더미 영역(DMY)의 내측에 소스 폴로워 영역(SFA)이 형성되어 있다. 도 8에 나타낸 소스 폴로워 회로(SF3)는 소스 폴로워 영역(SFA) 내의 화소(PX)에 형성되는 소스 폴로워 회로(SF1)를 이용하여 형성되어 있다. 특히, 이 실시예에서는 소스 폴로워 회로(SF3)는 화소 어레이(ARY) 내에서 대각에 위치하는 망걸침으로 나타낸 화소(PX)를 이용하여 형성되어 있다.
일반적으로, 반도체 디바이스는 소자가 형성되는 위치에 의해서 소자의 전기적 특성이 약간 다르다. 소스 폴로워 회로(SF3)를 화소 어레이(ARY) 내의 서로 떨어진 위치에 형성함으로써 소스 폴로워 회로(SF3)의 평균적인 특성을 확실히 얻을 수 있다.
이상, 제4 실시예에서도 전술한 제1 실시예와 마찬가지의 효과를 얻을 수 있다. 더욱이, 이 실시예에서는 1쌍의 소스 폴로워 회로(SF2)를 화소 어레이(ARY) 내에 분산하여 배치함으로써 소스 폴로워 회로(SF)의 특성을 평균화할 수 있다. 따라서, 기준 전압 생성 회로(14C)는 소스 폴로워 회로(SF2)의 개별 회로 특성에 의존하지 않는 평균적인 기준 전압(VREF)을 생성할 수 있다. 또한, 소스 폴로워 회로(SF)에 흐르는 전류의 총량을 크게 할 수 있기 때문에, 기준 전압 생성 회로(14C)는 안정된 기준 전압(VREF)을 높은 정밀도로 생성할 수 있다.
소스 폴로워 회로(SF2)는 화소 어레이(ARY) 내의 더미 영역(DMY)에 형성되는 화소(PX)의 소스 폴로워 회로(SF1)를 이용하여 형성된다. 이 때문에, 소스 폴로워 회로(SF2)의 전기적 특성을 소스 폴로워 회로(SF1)와 용이하게 일치시킬 수 있다. 또한, 소스 폴로워 회로(SF2)는 화소 어레이(ARY)의 좌우 양측에 형성되느 소스 폴로워 영역(SFA)의 화소(PX)를 이용하여 각각 형성된다. 소스 폴로워 회로(SF2)를 화소 어레이(ARY) 내의 서로 떨어진 위치에 형성함으로써 평균적인 기준 전압(VREF)을 용이하게 생성할 수 있다.
또, 전술한 제1 및 제2 실시예에서는 소스 폴로워 회로(SF2)의 트랜지스터(M5, M6)의 게이트폭을 소스 폴로워 회로(SF1)의 트랜지스터(M3, M4)의 게이트폭의 2배로 설계하는 예에 관하여 서술하였다. 본 발명은 이러한 실시예에 한정되지 않는다. 예컨대, 트랜지스터(M5, M6)를 트랜지스터(M3, M4)와 모두 같은 사이즈로 설계하여도 좋다. 이 경우, 소스 폴로워 회로(SF2)는 화소 어레이(ARY) 내의 더미 영역에 형성되는 화소(PX) 등의 소스 폴로워 회로(SF1)를 이용하여 구성할 수 있다. 화소 어레이(ARY) 내에 소스 폴로워 회로(SF2)를 형성함으로써 소스 폴로워 회로(SF1, SF2)의 전기적 특성을 확실히 같게 할 수 있다.
전술한 제2 실시예에서는 1쌍의 소스 폴로워 회로(SF3)를 화소 어레이(ARY) 내에서 대각으로 위치하는 화소(PX)를 이용하여 형성하는 예에 관하여 서술하였다. 본 발명은 이러한 실시예에 한정되는 것은 아니다. 소스 폴로워 회로(SF3)의 수는 2개보다 많아도 좋다. 예컨대, 4개의 소스 폴로워 회로(SF3)를 화소 어레이(ARY) 내의 4 모퉁이에 위치하는 화소(PX)를 이용하여 형성하여도 좋다.
이상의 실시예에 있어서 설명하는 발명을 정리하여 부기로서 개시한다.
(부기 1)
광전 변환 소자와, 광전 변환 소자에 의해 생성된 전하에 따라서 노이즈 전압 및 화소 전압을 생성하기 위한 제1 소스 폴로워 회로를 각각 갖는 복수의 화소와;
제1 기준 전압을 생성하는 전압 생성부와, 제1 기준 전압에 따라서 제2 기준 전압을 생성하는 적어도 하나의 제2 소스 폴로워 회로를 갖는 기준 전압 생성 회로와;
상기 노이즈 전압과 상기 화소 전압의 전압차를 화소 신호로서 출력하는 화 소 신호 생성 회로와;
상기 노이즈 전압이 상기 제2 기준 전압을 초과한 때 상기 노이즈 전압을 상기 화소 신호 생성 회로에 출력하고, 상기 노이즈 전압이 상기 제2 기준 전압 이하인 때 제1 전압을 상기 노이즈 전압으로서 상기 화소 신호 생성 회로에 출력하는 노이즈 전압 전환 회로
를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 2)
제1항에 있어서, 상기 제2 소스 폴로워 회로는 상기 제1 소스 폴로워 회로를 구성하는 트랜지스터와 같은 특성을 갖는 트랜지스터를 갖는 것을 특징으로 하는 촬상 장치.
(부기 3)
제2항에 있어서, 상기 제2 소스 폴로워 회로의 트랜지스터는 상기 제1 소스 폴로워 회로의 트랜지스터의 임계값 전압과 같은 임계값 전압을 갖는 것을 특징으로 하는 촬상 장치.
(부기 4)
제2항에 있어서, 상기 제2 소스 폴로워 회로의 트랜지스터는 상기 제1 소스 폴로워 회로의 트랜지스터에 비하여 게이트폭이 크고, 채널 길이가 같은 것을 특징으로 하는 촬상 장치.
(부기 5)
제2항에 있어서, 상기 화소는, 정전압선을 상기 제1 소스 폴로워 회로의 입 력에 접속하는 리셋 트랜지스터와, 상기 광전 변환 소자의 출력을 상기 제1 소스 폴로워 회로의 입력에 접속하는 전송 트랜지스터와, 상기 제1 소스 폴로워 회로를 구성하는 소스 폴로워 트랜지스터와, 상기 제1 소스 폴로워 회로를 구성하고, 상기 소스 폴로워 트랜지스터의 출력을 상기 노이즈 전압 전환 회로에 접속하는 선택 트랜지스터를 구비하고,
상기 제2 소스 폴로워 회로는, 상기 제1 기준 전압을 수신하는 소스 폴로워 트랜지스터와, 소스 폴로워 트랜지스터의 출력을 상기 기준 전압 생성 회로에서의 상기 제2 기준 전압의 출력 노드에 접속하는 선택 트랜지스터를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 6)
제5항에 있어서, 상기 제2 소스 폴로워 회로의 상기 선택 트랜지스터를 상기 화소에서 받는 광이 광전 변환되는 판독 기간에 온하고, 상기 화소에서 받는 광이 광전 변환되지 않는 스탠바이 기간에 오프하는 동작 제어 회로를 구비하고 있는 것을 특징으로 하는 촬상 장치.
(부기 7)
제1항에 있어서, 상기 전압 생성부는 직렬로 접속된 복수의 저항을 갖고, 저항의 접속 노드 중 어느 하나로부터 상기 제1 기준 전압을 생성하는 것을 특징으로 하는 촬상 장치.
(부기 8)
제1항에 있어서, 상기 전압 생성부는 전원 전압을 이용하여 정전압인 상기 제1 기준 전압을 생성하는 정전압 생성 회로를 갖는 것을 특징으로 하는 촬상 장치.
(부기 9)
제1항에 있어서, 상기 전압 생성부는 직렬로 접속된 복수의 저항을 더 갖고, 상기 정전압 생성 회로 및 저항의 접속 노드 중 어느 하나로부터 상기 제1 기준 전압을 생성하는 것을 특징으로 하는 촬상 장치.
(부기 10)
제1항에 있어서, 상기 기준 전압 생성 회로는 상기 제1 기준 전압을 공통으로 수신하고, 상기 제2 기준 전압을 공통으로 생성하기 위해서, 병렬로 접속된 복수의 상기 제2 소스 폴로워 회로를 갖는 것을 특징으로 하는 촬상 장치.
(부기 11)
제10항에 있어서, 상기 화소가 매트릭스형으로 형성된 화소 어레이를 구비하고,
상기 제2 소스 폴로워 회로는 상기 화소 어레이 내의 일부 화소의 상기 제1 소스 폴로워 회로를 이용하여 형성되어 있는 것을 특징으로 하는 촬상 장치.
(부기 12)
제11항에 있어서, 상기 제2 소스 폴로워 회로는 상기 화소 어레이의 한쪽 단의 화소의 제1 소스 폴로워 회로와 다른쪽 단의 화소의 제1 소스 폴로워 회로를 이용하여 형성되어 있는 것을 특징으로 하는 촬상 장치.
(부기 13)
제1항에 있어서, 상기 화소가 매트릭스형으로 형성된 화소 어레이를 구비하고,
상기 제2 소스 폴로워 회로는 화소 어레이 내의 일부 화소의 상기 제1 소스 폴로워 회로를 이용하여 형성되어 있는 것을 특징으로 하는 촬상 장치.
(부기 14)
제1항에 있어서, 상기 화소에서 받은 광이 광전 변환되는 판독 기간에 상기 제1 소스 폴로워 회로의 입력을 정전압으로 리셋하는 리셋 동작과, 상기 제1 소스 폴로워 회로에 의해서 상기 노이즈 전압을 생성하는 노이즈 판독 동작과, 상기 광전 변환 소자를 상기 소스 폴로워 회로에 접속하는 전하 전송 동작과, 상기 제1 소스 폴로워 회로에 의해서 상기 화소 전압을 생성하는 화소 판독 동작을 순차적으로 실행하는 동작 제어 회로를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 15)
제1항에 있어서, 상기 화소 신호 생성 회로는 상관 이중 샘플링 회로인 것을 특징으로 하는 촬상 장치.
부기 6에 기재한 촬상 장치에서는 동작 제어 회로는 제2 소스 폴로워 회로의 선택 트랜지스터를 스탠바이 기간에 오프함으로써 제2 소스 폴로워 회로의 소비 전류를 삭감할 수 있다. 이 결과, 촬상 장치의 스탠바이 전류를 삭감할 수 있다.
부기 9의 촬상 장치에서는 촬상 장치의 세부사항에 맞추어서 제1 기준 전압의 값을 다양한 값으로 설정할 수 있다. 또한, 촬상 장치의 시작품을 다양한 제1 기준 전압을 이용하여 평가할 수 있다.
이상, 본 발명에 관하여 상세히 설명하였지만, 상기 실시예 및 그의 변형례는 본 발명의 일례에 불과하고, 본 발명은 이것에 한정되는 것은 아니다. 본 발명을 벗어나지 않는 범위에서 변형가능한 것은 명확하다.
본 발명은 스태틱 메모리 셀을 갖고, 스태틱 메모리 셀의 초기화 기능을 갖는 반도체 메모리에 적용할 수 있다.
본 발명에서는 트랜지스터의 특성 변동에 관계없이, 또 비용을 상승시키는 일 없이, 흑태양 현상을 확실히 방지할 수 있다. 특히, 높은 휘도를 갖는 피사체를 촬상하는 경우에 화소의 품질이 저하하는 것을 방지할 수 있다.

Claims (10)

  1. 광전 변환 소자와 광전 변환 소자에 의해 생성된 전하에 따라서 노이즈 전압과 화소 전압을 생성하기 위한 제1 소스 폴로워 회로를 각각 갖는 복수의 화소와;
    제1 기준 전압을 생성하는 전압 생성부와, 제1 기준 전압에 따라서 제2 기준 전압을 생성하는 적어도 하나의 제2 소스 폴로워 회로를 갖는 기준 전압 생성 회로와;
    상기 노이즈 전압과 상기 화소 전압의 전압차를 화소 신호로서 출력하는 화소 신호 생성 회로와;
    상기 노이즈 전압이 상기 제2 기준 전압을 초과한 때 상기 노이즈 전압을 상기 화소 신호 생성 회로에 출력하고, 상기 노이즈 전압이 상기 제2 기준 전압 이하인 때 제1 전압을 상기 노이즈 전압으로서 상기 화소 신호 생성 회로에 출력하는 노이즈 전압 전환 회로
    를 구비하는 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서, 상기 제2 소스 폴로워 회로는 상기 제1 소스 폴로워 회로를 구성하는 트랜지스터와 같은 특성을 갖는 트랜지스터를 갖는 것을 특징으로 하는 촬상 장치.
  3. 제2항에 있어서, 상기 제2 소스 폴로워 회로의 트랜지스터는 상기 제1 소스 폴로워 회로의 트랜지스터의 임계값 전압과 같은 임계값 전압을 갖는 것을 특징으로 하는 촬상 장치.
  4. 제2항에 있어서, 상기 제2 소스 폴로워 회로의 트랜지스터는 상기 제1 소스 폴로워 회로의 트랜지스터에 비하여 게이트폭이 크고, 채널 길이가 같은 것을 특징으로 하는 촬상 장치.
  5. 제1항에 있어서, 상기 전압 생성부는 직렬로 접속된 복수의 저항을 갖고, 저항의 접속 노드 중 어느 하나로부터 상기 제1 기준 전압을 생성하는 것을 특징으로 하는 촬상 장치.
  6. 제1항에 있어서, 상기 전압 생성부는 전원 전압을 이용하여 정전압인 상기 제1 기준 전압을 생성하는 정전압 생성 회로를 갖는 것을 특징으로 하는 촬상 장치.
  7. 제1항에 있어서, 상기 기준 전압 생성 회로는 상기 제1 기준 전압을 공통으로 수신하고, 상기 제2 기준 전압을 공통으로 생성하기 위해서, 병렬로 접속된 복수의 상기 제2 소스 폴로워 회로를 갖는 것을 특징으로 하는 촬상 장치.
  8. 제7항에 있어서, 상기 화소가 매트릭스형으로 형성된 화소 어레이를 구비하 고,
    상기 제2 소스 폴로워 회로는 상기 화소 어레이 내의 일부 화소의 상기 제1 소스 폴로워 회로를 이용하여 형성되어 있는 것을 특징으로 하는 촬상 장치.
  9. 제8항에 있어서, 상기 제2 소스 폴로워 회로는 상기 화소 어레이의 한쪽 단의 화소의 제1 소스 폴로워 회로와 다른쪽 단의 화소의 제1 소스 폴로워 회로를 이용하여 형성되어 있는 것을 특징으로 하는 촬상 장치.
  10. 제1항에 있어서, 상기 화소가 매트릭스형으로 형성된 화소 어레이를 구비하고,
    상기 제2 소스 폴로워 회로는 화소 어레이 내의 일부 화소의 상기 제1 소스 폴로워 회로를 이용하여 형성되어 있는 것을 특징으로 하는 촬상 장치.
KR1020050042017A 2005-02-03 2005-05-19 촬상 장치 KR100732140B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00027771 2005-02-03
JP2005027771A JP4425809B2 (ja) 2005-02-03 2005-02-03 撮像装置

Publications (2)

Publication Number Publication Date
KR20060090147A true KR20060090147A (ko) 2006-08-10
KR100732140B1 KR100732140B1 (ko) 2007-06-27

Family

ID=36756087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042017A KR100732140B1 (ko) 2005-02-03 2005-05-19 촬상 장치

Country Status (4)

Country Link
US (1) US7477299B2 (ko)
JP (1) JP4425809B2 (ko)
KR (1) KR100732140B1 (ko)
CN (1) CN1816113B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720508B2 (ja) * 2006-01-05 2011-07-13 株式会社ニコン 撮像素子および撮像装置
JP4614286B2 (ja) * 2006-06-12 2011-01-19 セイコーインスツル株式会社 光電変換装置、イメージセンサ、光学読み取り装置
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ
JP2008199254A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 固体撮像装置およびその駆動方法、撮像装置
US20080204567A1 (en) * 2007-02-23 2008-08-28 Weize Xu Sample and hold circuits with buffer offset removed
FR2914499B1 (fr) * 2007-04-02 2009-05-29 St Microelectronics Sa Procede et circuit d'obtention d'un echantillon dans un capteur d'images
US8310569B2 (en) * 2007-05-21 2012-11-13 Aptina Imaging Corporation Suppression of row-wise noise in CMOS image sensors
JP5256711B2 (ja) * 2007-11-28 2013-08-07 株式会社ニコン 撮像素子および撮像装置
JP5108713B2 (ja) * 2008-10-10 2012-12-26 パナソニック株式会社 固体撮像装置及び撮像装置
JP5511203B2 (ja) * 2009-03-16 2014-06-04 キヤノン株式会社 撮像素子及び撮像装置
US20120211642A1 (en) * 2009-10-27 2012-08-23 Konica Minolta Opto, Inc. Solid-State Imaging Device
CN102213614B (zh) * 2010-04-09 2013-05-01 中国科学院微电子研究所 一种消除成像器件工艺失配和成像非线性影响的方法
JP5473775B2 (ja) * 2010-05-18 2014-04-16 キヤノン株式会社 撮像装置
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
TWI504259B (zh) * 2011-01-03 2015-10-11 Himax Imaging Inc 暗陽補償電路
CN102625057B (zh) * 2011-01-26 2015-03-11 英属开曼群岛商恒景科技股份有限公司 暗阳补偿电路
CN102196201B (zh) * 2011-06-23 2013-11-27 格科微电子（上海）有限公司 图像传感器的信号读出电路、模块及方法
KR101965632B1 (ko) 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
US9274152B2 (en) * 2013-01-30 2016-03-01 Atmel Corporation Current-based charge compensation in a touch sensor
CN105338268B (zh) 2014-08-12 2018-09-11 比亚迪股份有限公司 图像传感器及其去除太阳黑斑方法和去除太阳黑斑装置
EP3358828A4 (en) * 2015-10-02 2019-03-13 Olympus Corporation IMAGE RECORDING ELEMENT AND ENDOSCOPE
KR102519343B1 (ko) 2016-02-11 2023-04-06 삼성전자주식회사 이미지 센서
CN108063905B (zh) * 2016-11-09 2020-04-14 京东方科技集团股份有限公司 像素感应电路及其驱动方法、图像传感器、电子设备
US10721427B2 (en) * 2018-06-25 2020-07-21 Primesensor Technology Inc. Image sensor circuit and ramp signal generator thereof
WO2021016921A1 (zh) * 2019-07-31 2021-02-04 深圳市大疆创新科技有限公司 图像传感器以及获取像素信息的方法和装置
KR20220092211A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771070A (en) * 1985-11-15 1998-06-23 Canon Kabushiki Kaisha Solid state image pickup apparatus removing noise from the photoelectric converted signal
US4819070A (en) * 1987-04-10 1989-04-04 Texas Instruments Incorporated Image sensor array
WO1997007629A1 (fr) * 1995-08-11 1997-02-27 Kabushiki Kaisha Toshiba Dispositif semi-conducteur mos pour effectuer une saisie d'image
EP0845900B1 (en) * 1995-08-11 2002-11-06 Kabushiki Kaisha Toshiba Image system, solid-state imaging device semiconductor integrated circuit
JPH0965215A (ja) 1995-08-29 1997-03-07 Olympus Optical Co Ltd 固体撮像装置
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
JP3544084B2 (ja) * 1996-12-10 2004-07-21 シャープ株式会社 増幅型固体撮像装置
US6798452B1 (en) * 1997-07-28 2004-09-28 Matsushita Electric Industrial Co., Ltd. Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device
SG70128A1 (en) * 1997-10-06 2000-01-25 Canon Kk Method of driving image sensor
US6201572B1 (en) * 1998-02-02 2001-03-13 Agilent Technologies, Inc. Analog current mode assisted differential to single-ended read-out channel operable with an active pixel sensor
JPH11307756A (ja) * 1998-02-20 1999-11-05 Canon Inc 光電変換装置および放射線読取装置
US6194696B1 (en) * 1998-03-10 2001-02-27 Photobit Corporation Active pixel sensor with current mode readout
KR19990086296A (ko) * 1998-05-27 1999-12-15 윤종용 영상표시기의 화면출력 검사 및 조정 장치와 그 방법
JP2001024949A (ja) * 1999-07-08 2001-01-26 Canon Inc 固体撮像装置及びそれを用いた撮像システム
US6753912B1 (en) * 1999-08-31 2004-06-22 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
EP1143706A3 (en) * 2000-03-28 2007-08-01 Fujitsu Limited Image sensor with black level control and low power consumption
JP4703815B2 (ja) * 2000-05-26 2011-06-15 株式会社半導体エネルギー研究所 Ｍｏｓ型センサの駆動方法、及び撮像方法
JP4193698B2 (ja) * 2002-02-12 2008-12-10 ソニー株式会社 固体撮像装置およびカメラシステム
JP4187502B2 (ja) 2002-07-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 画質を向上させたイメージセンサ
JP4154268B2 (ja) * 2003-03-27 2008-09-24 キヤノン株式会社 撮像装置
US7408577B2 (en) * 2003-04-09 2008-08-05 Micron Technology, Inc. Biasing scheme for large format CMOS active pixel sensors
JP4299697B2 (ja) * 2004-03-04 2009-07-22 シャープ株式会社 固体撮像装置
JP5305622B2 (ja) * 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法

Also Published As

Publication number Publication date
JP2006217244A (ja) 2006-08-17
CN1816113A (zh) 2006-08-09
US20060170794A1 (en) 2006-08-03
KR100732140B1 (ko) 2007-06-27
JP4425809B2 (ja) 2010-03-03
CN1816113B (zh) 2010-06-02
US7477299B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
KR100732140B1 (ko) 촬상 장치
US7755686B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
US6753912B1 (en) Self compensating correlated double sampling circuit
JP5105832B2 (ja) 信号内のノイズを減少させるための信号を発生させる信号発生器及び信号発生方法
US7973695B2 (en) Electronic apparatus, AD converter, and AD conversion method
US7456885B2 (en) Per column one-bit ADC for image sensors
US7501609B2 (en) Image sensor with linearly mounted image sensor IC&#39;s
US7242332B1 (en) Column-parallel sigma-delta analog-to-digital conversion with gain and offset control
US20080210848A1 (en) Column current source
JP2008067107A (ja) 光電変換装置及び撮像装置
EP1582054A2 (en) Cmos active pixel with hard and soft reset
US7423680B2 (en) Apparatus and method for clamping reset voltage in image sensor
JPH11266404A (ja) Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知
CN108337457B (zh) 图像传感器
EP3799422A1 (en) Image sensor and operation method thereof
US10958858B2 (en) Ramp signal generator and image sensor including the same
WO2007099850A1 (ja) 固体撮像装置及び固体撮像装置の信号生成方法
US7869100B2 (en) Image sensor, module and electronic device
US20200194472A1 (en) Photoelectric conversion device, photoelectric conversion system, and signal processing device
US7250592B2 (en) Image sensor with improved sensitivity and method for driving the same
JP2719058B2 (ja) 固体撮像装置
US12120440B2 (en) Image sensor
CN113315936B (zh) 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体
KR20040095987A (ko) 빌트-인 셀프테스트 회로를 구비한 시모스 이미지센서
JP6598505B2 (ja) 撮像装置、および、撮像システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee