KR20060078705A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20060078705A
KR20060078705A KR1020040117393A KR20040117393A KR20060078705A KR 20060078705 A KR20060078705 A KR 20060078705A KR 1020040117393 A KR1020040117393 A KR 1020040117393A KR 20040117393 A KR20040117393 A KR 20040117393A KR 20060078705 A KR20060078705 A KR 20060078705A
Authority
KR
South Korea
Prior art keywords
defect
etching
sti
semiconductor device
oxide film
Prior art date
Application number
KR1020040117393A
Other languages
English (en)
Inventor
박정구
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040117393A priority Critical patent/KR20060078705A/ko
Publication of KR20060078705A publication Critical patent/KR20060078705A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상부에 패드산화막 및 패드질화막을 증착하는 단계; 소자분리영역으로 예정된 부분의 패드 산화막 및 패드 질화막을 식각하는 단계; 원하는 깊이의 일부분만 식각되도록 1차 식각을 진행한 후, 세정액을 이용하여 폴리머(polymer) 디펙트 또는 입자(particle) 디펙트를 1차 세척하는 단계; 상기 1차 식각된 부위에 대하여 2차 식각을 실시하여 원하는 깊이의 STI (shallow trench isolation)를 형성하는 단계; 및 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 2차 세척하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다. 본 발명의 방법을 이용하면 종래의 STI 형성시 발생하는 보이드(void)나 심(seam) 같은 현상의 원인이 되는 스피어 디펙트를 효과적으로 차단할 수 있으므로, 고성능, 고집적 반도체 소자의 제조에 크게 기여할 수 있다.
STI, 스피어 디펙트, 세정액

Description

반도체 소자의 제조 방법{Method of Fabricating Semiconductor Device}
도 1a 내지 도 1e는 종래 기술에 따른 공정 과정을 보여주는 모식도이고,
도 2a 내지 도 2f는 본 발명에 따른 스피어 디펙트의 제거 과정을 보여주는 모식도이다.
<도면의 주요 부분에 대한 부호 설명>
11,21 ; 반도체 기판, 12,22 ; 패드산화막,
13,23 ; 패드질화막, 14,24 ; 포토레지스트,
15,25 ; 스피어 디펙트, 16,26 ; HDP 산화막,
17 ; 보이드(void) 또는 심(seam)
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 STI (shallow trench isolation)가 형성될 부분을 원하는 깊이의 일부분만 식각되도록 1차 식각을 진행한 후, 세정액을 이용하여 1차 세척하고, 다시 2차 식각을 실시하여 원하는 깊이의 STI를 형성한 후 세정액을 이용하여 2차 세척하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 관한 것이다.
종래 반도체 소자 제조 방법 중 STI를 형성하는 공정에 있어서, STI 식각 과정에서 발생하는 스피어 디펙트는 STI 식각시 발생하는 부산물인 폴리머(polymer)가 원인이 되어 발생하기도 하고, 공정 중에 웨이퍼 표면에 발생하는 입자(particle) 또는 폴리머가 원인이 되어 생성되기도 한다. 이와 같이 STI 식각시 발생하는 스피어 디펙트(15)는 디자인룰(design rule)이 감소되면서 필드(field) 영역에 생성되어 후속되는 STI 갭 필(gap fill) 공정의 불량을 유발시키게 되고, 이에 따라 보이드 또는 심(17)을 발생시켜 누설 소스(leakage source) 및 프로필(profile) 변형에 의한 디펙트 소스(defect source)로 작용하게 된다(도 1 참조). 이로 인하여 고집적, 고기술의 반도체 소자 제조시 커다란 문제점이 발생하게 될 소지가 있다.
본 발명은 상기와 같은 종래 STI 형성시의 문제점을 해결하기 위하여 안출된 것으로서, STI 식각 공정을 두단계로 나누어 실시하고 세정액을 이용하여 스피어 디펙트의 원인이 되는 산화막 및/또는 폴리머 성분을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상부에 패드산화막 및 패드질화막을 증착하는 단계; 소자분리영역으로 예정된 부분의 패드산화막 및 패드질화막을 식각하는 단계; 원하는 깊이의 일부분만 식각되도록 1차 식각을 진행한 후, 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 1차 세척하는 단계; 상 기 1차 식각된 부위에 대하여 2차 식각을 실시하여 원하는 깊이의 STI를 형성하는 단계; 및 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 2차 세척하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명의 반도체 소자의 제조 방법은
1) 반도체 기판 상부에 패드산화막 및 패드질화막을 증착하는 단계;
2) 소자분리영역으로 예정된 부분의 패드산화막 및 패드질화막을 식각하는 단계;
3) 원하는 깊이의 일부분만 식각되도록 반도체 기판에 1차 식각을 진행한 후, 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 1차 세척하는 단계;
4) 상기 1차 식각된 부위에 대하여 2차 식각을 실시하여 원하는 깊이의 STI를 형성하는 단계; 및
5) 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 2차 세척하는 단계를 포함한다.
도 2a를 참조하면, 반도체 기판(21) 위에 패드산화막(22) 및 패드질화막(23)을 증착한다. 이때, 패드산화막은 100 내지 150Å 두께인 것이 바람직하고, 패드질화막은 1,500 내지 2,000Å 두께인 것이 바람직하다.
도 2b 및 도 2c를 참조하면, STI 형성을 위한 마스크 작업을 실시한 후, STI가 형성될 부분에 증착된 패드산화막(22) 및 패드질화막(23)을 식각하여 제거한다.
도 2d를 참조하면, 도포된 포토레지스트막(24)을 제거한 후, 원하는 깊이의 일부분만 식각되도록 반도체 기판(21)을 1차 식각한 후, 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 1차 세척한다. 이때, 목표 식각 깊이의 1/2 정도로만 식각을 진행하는 것이 바람직하며, 상기 세정액은 H2SO4 + BOE (buffered oxide etchant) + NH4OH의 혼합액을 사용하는 것이 바람직하다. 이때, H2SO4 : H2O2 = 4 : 1, BOE : H2O2 = 200 : 1 및 NH4OH : H2O2 : 물(DI) = 0.2 : 1 : 10의 비율인 것이 바람직하다. 상기와 같은 세척을 통하여 STI 식각시 발생하는 폴리머 디펙트 또는 입자 디펙트는 완전히 제거되며, 이때 작은 스피어 디펙트(25)는 일부 남아 있어도 무방하다.
도 2e를 참조하면, 상기 1차 식각된 부위에 대하여 2차 식각을 실시하여 원하는 깊이의 STI를 형성한 후, 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 2차 세척한다. 2차 식각 과정에서 1차 식각 후 일부 남아있는 작은 스피어 디펙트의 주성분인 Si 성분들이 완전히 제거되며, 2차 식각 과정에서 발생하는 폴리머 디펙트들은 H2SO4 + BOE + NH4OH 세정액을 이용하여 세척한다. 상기와 같은 과정을 통하여 STI 바닥(bottom) 부분에는 100Å 이하의 상당히 미세한 스피어 디펙트 또는 입자만이 존재하기 때문에, 후속 공정인 HDP 산화막 갭 필(high density plasma oxide gap fill)시 보이드나 심 같은 현상이 발생하지 않게 된다(도 1f 참조).
상기에서 살펴본 바와 같이, 본 발명의 방법을 이용하면 종래의 STI 형성시 발생하는 보이드나 심 같은 현상의 원인이 되는 스피어 디펙트를 효과적으로 차단할 수 있으므로, 고성능, 고집적 반도체 소자의 제조에 크게 기여할 수 있다.

Claims (4)

1) 반도체 기판 상부에 패드산화막 및 패드질화막을 증착하는 단계;
2) 소자분리영역으로 예정된 부분의 패드산화막 및 패드질화막을 식각하는 단계;
3) 원하는 깊이의 일부분만 식각되도록 반도체 기판에 1차 식각을 진행한 후, 세정액을 이용하여 폴리머 디펙트(polymer defect) 또는 입자(particle) 디펙트를 1차 세척하는 단계;
4) 상기 1차 식각된 부위에 대하여 2차 식각을 실시하여 원하는 깊이의 STI (shallow trench isolation)를 형성하는 단계; 및
5) 세정액을 이용하여 폴리머 디펙트 또는 입자 디펙트를 2차 세척하는 단계를 포함하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 1차 식각은 목표 식각 깊이의 1/2 정도로만 반도체 기판을 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 세정액은 H2SO4 + BOE (buffered oxide etchant) + NH4OH의 혼합액인 것 을 특징으로 하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 패드산화막은 100 내지 150Å 두께이고, 패드질화막은 1,500 내지 2,000Å 두께인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040117393A 2004-12-30 2004-12-30 반도체 소자의 제조 방법 KR20060078705A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117393A KR20060078705A (ko) 2004-12-30 2004-12-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117393A KR20060078705A (ko) 2004-12-30 2004-12-30 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060078705A true KR20060078705A (ko) 2006-07-05

Family

ID=37170556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117393A KR20060078705A (ko) 2004-12-30 2004-12-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060078705A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726093B1 (ko) * 2006-07-28 2007-06-08 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726093B1 (ko) * 2006-07-28 2007-06-08 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR20040096365A (ko) 반도체소자의 제조방법
US20050260843A1 (en) Device and method to eliminate shorting induced by via to metal misalignment
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
KR20060078705A (ko) 반도체 소자의 제조 방법
KR100934050B1 (ko) 반도체 소자의 제조방법 및 구조
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법
KR20050118471A (ko) 반도체 소자의 소자 분리막 형성방법 및 이를 이용한게이트 산화막 형성방법
KR100561524B1 (ko) 소자 분리막 형성 방법
KR100557562B1 (ko) 반도체소자의 제조방법
KR100364814B1 (ko) 반도체소자의 트랜치 형성방법
KR100500926B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100492776B1 (ko) 반도체소자의 제조방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR100609229B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR100827489B1 (ko) 반도체 소자의 제조방법
KR20080029268A (ko) 반도체 소자의 소자분리막 및 그 형성방법
KR100939161B1 (ko) 반도체 소자의 소자 분리막 제조 방법
CN111785624A (zh) 形成浅沟渠结构的方法
KR20050011461A (ko) 스토리지노드 플러그 형성 방법
KR20060100216A (ko) 반도체 디바이스 및 그 제조 방법
KR20060006390A (ko) 반도체 소자의 소자분리막 형성방법
KR20050079328A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application