KR20060075441A - 플래시 메모리 소자의 제조 방법 - Google Patents
플래시 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20060075441A KR20060075441A KR1020040114226A KR20040114226A KR20060075441A KR 20060075441 A KR20060075441 A KR 20060075441A KR 1020040114226 A KR1020040114226 A KR 1020040114226A KR 20040114226 A KR20040114226 A KR 20040114226A KR 20060075441 A KR20060075441 A KR 20060075441A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- metal layer
- hard mask
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 230000002159 abnormal effect Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 터널 산화막, 플로팅 게이트용 폴리실리콘층, 유전체막 및 콘트롤 게이트용 폴리실리콘층이 적층된 구조로 게이트 라인을 형성하고, 산화 공정으로 식각 손상을 보상한 후, 콘트롤 게이트용 폴리실리콘층 상에 형성되는 금속층을 다마신 공정으로 형성함으로써, 식각 손상을 충분하게 보상하면서 금속층에 이상산화가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
게이트 라인, 금속층, 다마신
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 터널 산화막
103 : 제1 폴리실리콘층 104 : 하부 산화막
105 : 질화막 106 : 상부 산화막
107 : 제2 폴리실리콘층 108 : 하드 마스크
109 : 산화막 110 : 절연막
111 : 다마신 패턴 112 : 금속층
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 특히 게이트 라인의 최상부층이 금속층으로 이루어진 플래시 메모리 소자의 제조 방법에 관한 것이다.
DRAM/SRAM 소자에서는 전원을 공급하지 않으면 저장된 정보가 소멸된다. 즉, DRAM에서는 스위치 기능을 하는 트랜지스터와 데이터 저장 기능을 하는 커패시터가 하나의 셀을 구성하며, 전원 공급이 중단되면 셀에 저장된 데이터도 자동 소멸되는 휘발성 메모리이다. SRAM은 플립플롭 형태의 트랜지스터 구조를 가지며, 트랜지스터간 구동 정도 차이에 따라 데이터를 저장하는 휘발성 메모리이다.
이에 반하여, 전원공급이 중단되어도 저장된 정보를 잃지 않는 비휘발성 메모리는 시스템의 운영에 관여하는 데이터나 개발자가 운영체제를 프로그램하여 공급하는 목적으로 개발되어 발전하여 왔다. 비휘발성 메모리에는 EPROM, EEPROM, 플래쉬 EEPROM 등이 상용화 되어 사용중이다. 특히 최근 NAND형 플래시 EEPROM 메모리가 모바일 통신기기, MP3, 디지털 카메라 등의 폭발적인 성장과 더불어 각광을 받고 있다.
플로팅 게이트와 콘트롤 게이트의 적층 게이트 구조를 가지는 모든 비휘발성 메모리 소자 제조 공정에서 디자인 룰이 70nm 이하인 경우, 게이트 라인의 RC 딜레이 문제로 인하여 통상의 금속실리사이드(예를 들어, 텅스텐 실리사이드)를 최상부층으로 사용하지 못하고, 금속층(예를 들어, 텅스텐층)을 사용해야 한다.
게이트 라인의 최상부층을 금속층으로 형성하는 경우, 패터닝 공정으로 게이 트 라인을 형성한 후 게이트 라인의 측벽에 산화막 형성 시 금속층의 이상산화를 방지하기 위하여 산화 공정을 선택적 산화(selective oxidation) 방식으로 진행하고 있다. 선택적 산화 공정은 금속층에 이상산화가 발생되는 것을 방지하면서 콘트롤 게이트와 플로팅 게이트 측벽에 산화막을 형성하는 공정이다.
선택적 산화 공정을 실시하는 경우, 금속층의 이상산화를 방지할 수는 있지만, 극히 제한된 조건에서 실시되기 때문에 게이트 라인 패터닝 시 발생된 식각 손상을 충분히 보상하지 못할 뿐만 아니라, 터널 산화막에 대한 신뢰성을 확보하기 어렵다는 문제점이 있다.
이에 대하여, 본 발명이 제시하는 플래시 메모리 소자의 제조 방법은 터널 산화막, 플로팅 게이트용 폴리실리콘층, 유전체막 및 콘트롤 게이트용 폴리실리콘층이 적층된 구조로 게이트 라인을 형성하고, 산화 공정으로 식각 손상을 보상한 후, 콘트롤 게이트용 폴리실리콘층 상에 형성되는 금속층을 다마신 공정으로 형성함으로써, 식각 손상을 충분하게 보상하면서 금속층에 이상산화가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상 에 터널 산화막, 제1 폴리실리콘층, 유전체막, 제2 폴리실리콘층 및 하드 마스크가 적층된 구조의 게이트 라인을 형성하는 단계와, 게이트 라인의 측벽을 산화 공정으로 산화시켜 식각 손상을 보상하는 단계와, 하드 마스크의 높이까지 절연막을 형성하는 단계와, 하드 마스크를 제거하여 제2 폴리실리콘층 상에 다마신 패턴을 형성하는 단계, 및 다마신 패턴의 제2 폴리실리콘층 상에 금속층을 형성하는 단계를 포함하며, 산화 공정을 실시한 후 금속층을 형성하여 금속층에 이상산화가 발생되는 것을 방지할 수 있다.
상기에서, 터널 산화막은 실리콘 산화막 또는 질화산화막으로 형성되며, 50Å 내지 150Å의 두께로 형성된다.
유전체막은 하부 산화막/질화막/상부 산화막의 적층 구조로 형성될 수 있다. 이때, 하부 산화막 또는 상부 산화막은 열산화 공정 또는 화학기상 증착법으로 형성되며, 30Å 내지 100Å의 두께로 형성된다. 그리고, 질화막은 화학기상 증착법으로 형성되며, 30Å 내지 80Å의 두께로 형성된다. 한편, 유전체막이 알루미늄 산화막, 지르코늄 산화막, 하프늄 산화막을 단독으로 사용하거나 이들이 선택적으로 혼합된 적층 구조로 형성될 수도 있다.
하드 마스크는 후속 다마신 형성을 위한 하드 마스크 제거 시 측면 실리콘 산화막과 제2 폴리실리콘층과의 선택성을 충분히 가진 물질을 사용하는 것이 바람직하며, 예로써 실리콘 질화막으로 형성할 수 있다.
금속층은 내열성 등 후속공정에 대한 내성을 가진 물질로 형성하는 것이 바람직하며, 예로써 텅스텐으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 기판(101) 상에 통상의 공정으로 게이트 라인을 형성한다. 이때, 게이트 라인은 터널 산화막(102), 플로팅 게이트용 제1 폴리실리콘층(103), 유전체막(104 내지 106) 및 콘트롤 게이트용 제2 폴리실리콘층(107)이 적층된 구조로 형성한다. 그리고, 제2 폴리실리콘층(107) 상에는 게이트 라인을 형성하기 위한 패터닝 공정 시 식각 마스크로 사용되는 하드 마스크(108)가 형성된다.
여기서, 터널 산화막(102)은 실리콘 산화막이나 질화산화막으로 형성할 수 있으며, 50Å 내지 150Å의 두께로 형성할 수 있다.
유전체막(104 내지 106)은 산화막(104)/질화막(105)/산화막(106)의 적층 구조로 형성할 수 있다. 이때, 하부 산화막(104)이나 상부 산화막(106)은 열산화 공정이나 화학기상 증착법으로 형성할 수 있으며, 30Å 내지 100Å의 두께로 형성한다. 그리고, 질화막(105)은 화학기상 증착법으로 형성하며, 30Å 내지 80Å의 두께로 형성할 수 있다. 유전체막을 산화막(104)/질화막(105)/산화막(106)의 적층 구조 대신에, 알루미늄 산화막, 지르코늄 산화막, 하프늄 산화막을 단독으로 사용하거나 이들과 실리콘 산화막이 선택적으로 혼합된 적층 구조로 형성할 수도 있다.
하드 마스크(108)는 대표적으로 실리콘 질화막으로 형성할 수 있으며, 하드 마스크(108)의 두께에 따라 후속 공정에서 제2 폴리실리콘층(107) 상에 형성될 금속층의 두께가 결정되므로, 이를 고려하여 적절한 두께로 형성한다.
한편, 도면에는 도시되어 있지 않지만, 반도체 기판(101)의 소자 분리 영역에는 소자 분리막이 형성되어 있으며, 활성 영역에는 소오스/드레인이 형성되어 있다.
상기의 구조에서, 종래와의 차이점은 제2 폴리실리콘층(107) 상에 금속층을 형성하지 않는다는 것이다.
도 1b를 참조하면, 게이트 라인을 형성하기 위한 패터닝 공정 시 발생된 식각 손상을 완화시키고 소자의 전기적 특성을 향상시키기 위하여 산화 공정을 실시한다. 산화 공정에 의해 게이트 라인(102 내지 107)의 측벽에는 얇은 산화막(109) 이 형성된다. 이때, 금속층이 형성되지 않은 상태에서 산화 공정이 진행되기 때문에, 금속층에 이상산화가 발생되는 것을 염려할 필요가 없다. 따라서, 산화 공정을 여유 있게 실시할 수 있기 때문에, 게이트 라인 패터닝 시 발생된 식각 손상을 충분히 보상할 수 있으며, 터널 산화막에 대한 신뢰성도 확보할 수 있다.
도 1c를 참조하면, 하드 마스크(108)의 높이까지 절연막(110)을 형성한다. 절연막(110)은 실리콘 산화막으로 형성할 수 있다. 한편, 절연막(110)은 하드 마스크(108)까지 완전히 덮어지도록 충분한 두께로 전체 구조 상에 실리콘 산화막을 형성한 후, 블랭킷 에치(blanket etch) 공정이나 화학적 기계적 연마 공정으로 실리콘 산화막을 하드 마스크(108)의 높이까지 잔류시키는 방식으로 형성할 수 있다.
도 1d를 참조하면, 제2 폴리실리콘층(107) 상부의 하드 마스크(도 1c의 108)를 제거한다. 이로써, 제2 폴리실리콘층(107) 상에 다마신 패턴(111)이 형성된다.
도 1e를 참조하면, 다마신 패턴(도 1d의 111)에 금속층(112)을 형성한다. 금속층(112)은 텅스텐으로 형성하는 것이 바람직하다. 한편, 금속층(112)은 다마신 패턴(도 1d의 111)이 완전히 매립되도록 충분한 두께로 전체 구조 상에 금속층을 형성한 후, 블랭킷 에치(blanket etch) 공정이나 화학적 기계적 연마 공정으로 텅스텐층을 다마신 패턴(도 1d의 111) 내부에만 잔류시키는 방식으로 형성할 수 있다.
이로써, 최상부층에 금속층(112)이 형성된 게이트 라인이 완전하게 형성된다.
상술한 바와 같이, 본 발명은 터널 산화막, 플로팅 게이트용 폴리실리콘층, 유전체막 및 콘트롤 게이트용 폴리실리콘층이 적층된 구조로 게이트 라인을 형성하고, 산화 공정으로 식각 손상을 보상한 후, 콘트롤 게이트용 폴리실리콘층 상에 형성되는 금속층을 다마신 공정으로 형성함으로써, 식각 손상을 충분하게 보상하면서 금속층에 이상산화가 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
Claims (10)
- 반도체 기판 상에 터널 산화막, 제1 폴리실리콘층, 유전체막, 제2 폴리실리콘층 및 하드 마스크가 적층된 구조의 게이트 라인을 형성하는 단계;상기 게이트 라인의 측벽을 산화 공정으로 산화시켜 식각 손상을 보상하는 단계;상기 하드 마스크의 높이까지 절연막을 형성하는 단계;상기 하드 마스크를 제거하여 상기 제2 폴리실리콘층 상에 다마신 패턴을 형성하는 단계; 및상기 다마신 패턴의 상기 제2 폴리실리콘층 상에 금속층을 형성하는 단계를 포함하며,상기 산화 공정을 실시한 후 상기 금속층을 형성하여 상기 금속층에 이상산화가 발생되는 것을 방지할 수 있는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 터널 산화막은 실리콘 산화막 또는 질화산화막으로 형성되며, 50Å 내지 150Å의 두께로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 유전체막이 하부 산화막/질화막/상부 산화막의 적층 구조로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 하부 산화막 또는 상기 상부 산화막은 열산화 공정 또는 화학기상 증착법으로 형성되며, 30Å 내지 100Å의 두께로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 질화막은 화학기상 증착법으로 형성되며, 30Å 내지 80Å의 두께로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 유전체막이 알루미늄 산화막, 지르코늄 산화막, 하프늄 산화막을 단독으로 사용하거나 이들이 실리콘 산화막과 선택적으로 혼합된 적층 구조로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 하드 마스크는 상기 다마신을 형성하기 위한 상기 하드 마스크 제거 시 산화물이나 폴리실리콘과의 선택성을 충분히 가진 물질로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 7 항에 있어서,상기 하드 마스크가 실리콘 질화막으로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 금속층이 내열성 등 후속공정에 대한 내성을 가진 물질로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 8 항에 있어서,상기 금속층이 텅스텐으로 이루어진 플래시 메모리 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114226A KR100673206B1 (ko) | 2004-12-28 | 2004-12-28 | 플래시 메모리 소자의 제조 방법 |
| US11/139,059 US7320915B2 (en) | 2004-12-28 | 2005-05-27 | Method of manufacturing flash memory device |
| JP2005158748A JP2006190938A (ja) | 2004-12-28 | 2005-05-31 | フラッシュメモリの製造方法 |
| TW094118296A TWI278041B (en) | 2004-12-28 | 2005-06-03 | Method of manufacturing flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114226A KR100673206B1 (ko) | 2004-12-28 | 2004-12-28 | 플래시 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075441A true KR20060075441A (ko) | 2006-07-04 |
| KR100673206B1 KR100673206B1 (ko) | 2007-01-22 |
Family
ID=36612248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114226A KR100673206B1 (ko) | 2004-12-28 | 2004-12-28 | 플래시 메모리 소자의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7320915B2 (ko) |
| JP (1) | JP2006190938A (ko) |
| KR (1) | KR100673206B1 (ko) |
| TW (1) | TWI278041B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130114484A (ko) | 2012-04-09 | 2013-10-18 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US20140015031A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Method for Memory Device |
| US9054220B2 (en) | 2013-02-08 | 2015-06-09 | Freescale Semiconductor, Inc. | Embedded NVM in a HKMG process |
| US9810675B2 (en) | 2013-03-15 | 2017-11-07 | The Regents Of The University Of California | System and method for non-invasively and non-destructively authenticating bottled beverages |
| US9466731B2 (en) | 2014-08-12 | 2016-10-11 | Empire Technology Development Llc | Dual channel memory |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936358A (ja) * | 1995-07-19 | 1997-02-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP3754234B2 (ja) * | 1998-04-28 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート構造側壁の酸化膜の形成方法 |
| JP3314748B2 (ja) | 1999-02-09 | 2002-08-12 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP2002198446A (ja) | 2000-12-27 | 2002-07-12 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
| KR20020095547A (ko) * | 2001-06-14 | 2002-12-27 | 삼성전자 주식회사 | 불휘발성 메모리 장치의 게이트 구조 및 그 제조방법 |
| JP4439142B2 (ja) * | 2001-06-26 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリの製造方法 |
| KR100414562B1 (ko) * | 2001-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 비휘발성 메모리 셀의 제조 방법 |
| KR20040055174A (ko) * | 2002-12-20 | 2004-06-26 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP3927156B2 (ja) * | 2003-02-26 | 2007-06-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| CN100429790C (zh) * | 2003-03-19 | 2008-10-29 | 富士通株式会社 | 半导体器件及其制造方法 |
-
2004
- 2004-12-28 KR KR1020040114226A patent/KR100673206B1/ko not_active IP Right Cessation
-
2005
- 2005-05-27 US US11/139,059 patent/US7320915B2/en not_active Expired - Fee Related
- 2005-05-31 JP JP2005158748A patent/JP2006190938A/ja active Pending
- 2005-06-03 TW TW094118296A patent/TWI278041B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7320915B2 (en) | 2008-01-22 |
| KR100673206B1 (ko) | 2007-01-22 |
| TW200623274A (en) | 2006-07-01 |
| US20060141718A1 (en) | 2006-06-29 |
| TWI278041B (en) | 2007-04-01 |
| JP2006190938A (ja) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8198667B2 (en) | Semiconductor memory device and method for manufacturing same | |
| KR100632640B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US20060035432A1 (en) | Method of fabricating non-volatile memory device having local SONOS gate structure | |
| US8158480B2 (en) | Method of forming a pattern for a semiconductor device, method of forming a charge storage pattern using the same method, non-volatile memory device and methods of manufacturing the same | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| KR20190003299A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8716089B1 (en) | Integrating formation of a replacement gate transistor and a non-volatile memory cell having thin film storage | |
| US9530683B2 (en) | Forming source/drain zones with a dielectric plug over an isolation region between active regions | |
| JP2006332584A (ja) | 半導体素子の製造方法 | |
| JP2007184620A (ja) | マスクｒｏｍを具備する半導体装置及びその製造方法 | |
| US7320915B2 (en) | Method of manufacturing flash memory device | |
| WO2007026391A1 (ja) | 半導体装置およびその製造方法 | |
| US7833868B2 (en) | Method for fabricating a semiconductor device having recessed gate electrode and elevated source and drain regions | |
| KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
| US7645668B2 (en) | Charge trapping type semiconductor memory device and method of manufacturing the same | |
| US7355243B2 (en) | Flash memory device and method for fabricating the same | |
| US20090078984A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
| JP2009049138A (ja) | 半導体装置の製造方法 | |
| JP2010080498A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2004356428A (ja) | 不揮発性半導体記憶装置、及び、その製造方法 | |
| TWI769771B (zh) | 半導體結構及其形成方法 | |
| KR100832024B1 (ko) | 반도체 소자의 절연막 평탄화방법 | |
| JP2005294518A (ja) | 半導体装置およびその製造方法 | |
| JP2010080497A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2022128592A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |