KR20060074180A - 고전압의 리플 폭을 감소시키는 고전압 발생회로 - Google Patents

고전압의 리플 폭을 감소시키는 고전압 발생회로 Download PDF

Info

Publication number
KR20060074180A
KR20060074180A KR1020040112830A KR20040112830A KR20060074180A KR 20060074180 A KR20060074180 A KR 20060074180A KR 1020040112830 A KR1020040112830 A KR 1020040112830A KR 20040112830 A KR20040112830 A KR 20040112830A KR 20060074180 A KR20060074180 A KR 20060074180A
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
trimming
pumping
generate
Prior art date
Application number
KR1020040112830A
Other languages
English (en)
Inventor
정상화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040112830A priority Critical patent/KR20060074180A/ko
Publication of KR20060074180A publication Critical patent/KR20060074180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/02—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 전원전압보다 낮은 트리밍 전압을 고전압 스위칭 제어부에 제공하여 고전압의 리플 폭을 줄일 수 있는 고전압 발생회로에 관한 것이다. 고전압 발생회로는, 고전압 스위칭 제어부를 동작시키기 위한 트리밍 전압을 발생시키는 전압 트리밍부를 포함하고, 상기 고전압 스위칭 제어부는 상기 트리밍 전압에 의해 동작하여 상기 트리밍 전압의 레벨을 갖는 상기 클럭신호들을 발생시킨다.
고전압, 펌프, 비교기, 전압 트리밍

Description

고전압의 리플 폭을 감소시키는 고전압 발생회로{High voltage generator with reduced ripple width of high voltage}
도 1은 종래의 고전압 발생회로를 도시한 블록도이다.
도 2는 도 1의 신호들의 파형을 도시한 타이밍도이다.
도 3은 본 발명의 바람직한 실시예에 따른 고전압 발생회로를 도시한 회로도이다.
도 4는 도 3의 신호들의 파형을 도시한 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110, 210 : 펌프회로
120, 220 : 기준전압 발생기
130, 230 : 펌프 기준전아 발생기
140, 240 : 비교기
150, 260 : 고전압 스위칭 제어부
160, 270 : 고전압 스위칭부
250 : 전압 트리밍부
본 발명은, 불휘발성 메모리 장치에 관한 것으로, 특히 고전압(VPP)의 리플을 감소시키는 고전압 발생회로에 관한 것이다.
플래시 메모리나 EEPROM 장치와 같은 불휘발성 메모리 장치에 있어서, 기록 동작 및 소거 동작에는 고전압(high voltage)이 필요하다. 이러한 고전압은, 외부 전원전압보다 높은 전압으로서 내부적으로 발생된다.
도 1은 종래의 고전압 발생 회로를 도시한 블록도이고, 도 2는 도 1의 신호들의 파형을 나타낸 타이밍도이다.
도 1을 참조하면, 고전압 발생 회로는 펌프(110), 기준전압 발생기(120), 펌프 기준전압 발생기(130), 비교기(140), 고전압 스위칭 제어부(150), 고전압 스위칭부(160), 및 커패시터(170)를 포함한다.
여기서, 고전압 스위칭부(160)는 펌프(110)에서 발생된 펌핑 전압(PUMPOUT)을 클럭신호(CK)와 클럭 바 신호(CKb)에 응답하여 고전압(HOUT)으로 전달한다.
그러나, 펌핑 전압(PUMPOUT)은 공정(process)의 변화나 비교기의 민감도(sensitivity) 저하로 도 2에 도시한 바와 같이 리플 폭이 매우 크다. 이렇게 펌핑 전압(PUMPOUT)의 리플 폭이 크면 고전압(HVOUT)도 이에 영향을 받게 된다.
이러한 리플 폭을 줄이기 위해서 커패시터(170)가 존재하지만, 이 커패시터(170)는 칩 면적에 많은 영향을 주기 때문에 고전압(HOUT)의 리플 폭을 줄 이기 위해서 커패시터(170)를 무한정 많이 설치할 수가 없는 단점이 있다.
상술한 바와 같이, 고전압(HOUT)의 리플 폭이 크면, 고전압(HOUT)의 최소(min)/최대(max) 차에 의해 메모리 셀들이 디스터번스를 받게 되어, 셀들의 신뢰성에 나쁜 영향을 주게 되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 전원전압보다 낮은 트리밍 전압을 고전압 스위칭 제어부에 제공하여 고전압의 리플 폭을 줄일 수 있는 고전압 발생회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 고전압의 리플 폭을 감소시키는 고전압 발생회로는 펌핑 전압을 발생시키는 펌핑회로; 상기 펌핑 전압을 고전압으로 전달하는 고전압 스위칭부; 상기 고전압 스위징부를 동작시키기 위한 클럭신호들을 발생시키는 고전압 스위칭 제어부; 및 상기 고전압 스위칭 제어부를 동작시키기 위한 트리밍 전압을 발생시키는 전압 트리밍부를 포함하고, 상기 고전압 스위칭 제어부는 상기 트리밍 전압에 의해 동작하여 상기 트리밍 전압의 레벨을 갖는 상기 클럭신호들을 발생시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명 하기로 한다.
도 3는 본 발명의 바람직한 실시예에 따른 고전압 발생 회로를 도시한 것이고, 도 4는 도 3의 신호들의 파형을 도시한 타이밍도이다.
도 3을 참조하면, 고전압 발생 회로는, 펌프 회로(210), 기준전압 발생기(220), 펌프 기준전압 발생기(230), 비교기(240), 전압 트리밍부(250), 고전압 스위칭 제어부(260), 고전압 스위칭부(270), 및 커패시터(280)를 포함한다.
펌프(210)는 펌프 인에이블 신호(PUMP_EN)가 입력되면 펌핑 전압(PUMPOUT)를 발생시킨다.
기준전압 발생기(220)는 도 4에 도시한 바와 같이 인에이블 신호(EN)가 로직 하이로 입력되면 밴드갭 기준전압(VBG_REG)를 이용해서 기준전압(VPGM_REF)를 발생시킨다.
펌프 기준전압 발생기(230)는 인에이블 신호(EN)가 로직 하이로 입력되면 펌핑 전압(PUMPOUT)을 이용하여 펌프 기준전압(PUMP_REF)를 발생시킨다.
비교기(240)는 기준전압(VPGM_REF)와 펌프 기준전압(PUMP_REF)를 비교해서 펌프 기준전압(PUMP_REF)이 기준전압(VPGM_REF)보다 작으면 펌프회로(210)가 펌핑동작을 수행하도록 펌프 인에이블 신호(PUMP_EN)을 발생시킨다. 그러면, 펌프(210)는 펌핑 인에이블 신호(PUMP_EN)를 입력받아 펌핑 동작을 수행해서 펌핑전압(PUMPOUT)을 발생시킨다.
전압 트리밍부(250)는 비교기(251)와 전압분배부(252)를 포함한다. 비교기(251)는 스위칭 인에이블 신호(SW_EN)가 로직 하이가 되면 동작하는데, 밴드 갭 기준전압(VBG_REG)과 트리밍 기준전압(Trim_REF)을 차동 증폭하여 트리밍 전압(Trim_VDD)을 발생시킨다. 전압분배부(252)는 트리밍 기준전압(Trim_REF)을 가변시키기 위한 것으로서 NMOS 트랜지스터(N1-N14)와 저항(R1-R6)을 포함한다. NMOS 트랜지스터(N1)는 일단이 저항(R3)과 저항(R4) 사이에 접속되고 다른 단이 접지전압(VSS)에 접속되며, 게이트로 스텝 신호(SIG<0>)를 인가받아 턴-온된다. NMOS 트랜지스터(N22)는 일 단이 저항(R4)와 저항(R5) 사이에 접속되며 다른 단이 접지전압(VSS)에 접속되며, 게이트로 스텝 신호(SIG<1>)를 인가받아 턴-온된다. NMOS 트랜지스터(N3)는 일단이 저항(R5)와 저항(R6) 사이에 접속되며 다른 단이 접지전압(VSS)에 접속되며, 게이트로 스텝 신호(SIG<2>)를 인가받아 턴-온된다. NMOS 트랜지스터(N4)는 저항(R6)의 한 단과 접지전압(VSS) 사이에 접속된다. 게이트로 스위칭 인에이블 신호(SW_EN)를 인가받아 턴-온된다.
이러한 전압 트리밍부(250)는 도 4에 도시한 바와 같이 스위칭 인에이블 신호(SW_EN)가 로직 하이일 때 비교기(251)를 인에이블시키고 NMOS 트랜지스터(N4)를 턴-온시켜서 동작하는데, 이때, NMOS 트랜지스터(N1-N3)는 스텝 신호(SIG<4:0>)에 의해 선택적으로 턴-온되어, 트리밍 기준전압(Trim_REF)을 가변시킨다. 그러면, 비교기(251)는 밴드갭 기준전압(VPP_SET)과 트리밍 기준전압(Trim_REF)를 차동 증폭하여 트리밍 전압(Trim_VDD)을 발생시킨다.
고전압 스위칭 제어부(260)는 인버터(IV1, IV2)로 구성되는데, 인버터(IV1)는 외부 클럭신호(CLK)를 반전시켜서, 도 4에 도시한 바와 같이 클럭신호(CK)를 트리밍 전압(Trim_VDD)의 전압레벨로 발생시키고, 인버터(IV2)는 클럭신호(CK)를 반 전시켜서 클럭 바 신호(CKb)를 트리밍 전압(Trim_VDD)의 전압레벨로 발생시킨다.
그러면, 고전압 스위칭부(270)는 트리밍 전압(Trim_VDD)의 레벨을 갖는 클럭신호(CK)와 클럭 바 신호(CKb)에 응답하여 펌핑전압(PUMPOUT)을 고전압(HOUT)으로 출력한다. 이렇게 되면, 고전압(HOUT)이 트리밍 전압(Trim_VDD)의 레벨을 갖는 클럭신호(CK)와 클럭 바 신호(CKb)에 응답하여 발생되기 때문에, 도 4에 도시한 바와 같이 고전압(HOUT)의 리플 폭이 종래보다 감소하게 된다.
커패시터(280)도 고전압(HOUT)의 리플 폭을 줄이기 위해 제공된 것이다.
상술한 바와 같이, 고전압 스위칭부가 전원전압보다 낮은 트리밍 전압의 레벨을 갖는 클럭신호들에 응답하여 펌핑전압을 고전압을 전달하면 종래보다 고전압의 리플 폭이 감소되어, 메모리 셀들의 신뢰성이 향상되는 이점이 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (4)

  1. 펌핑 전압을 발생시키는 펌핑회로;
    상기 펌핑 전압을 고전압으로 전달하는 고전압 스위칭부;
    상기 고전압 스위징부를 동작시키기 위한 클럭신호들을 발생시키는 고전압 스위칭 제어부; 및
    상기 고전압 스위칭 제어부를 동작시키기 위한 트리밍 전압을 발생시키는 전압 트리밍부를 포함하고,
    상기 고전압 스위칭 제어부는 상기 트리밍 전압에 의해 동작하여 상기 트리밍 전압의 레벨을 갖는 상기 클럭신호들을 발생시키는 고전압 발생회로.
  2. 제1 항에 있어서
    상기 전압 트리밍부는 전원전압보다 낮은 트리밍 전압을 발생시키는 고전압 발생회로.
  3. 제1 항에 있어서,
    상기 전압 트리밍부는 밴드갭 기준전압과 트리밍 기준전압을 차동 증폭하여 상기 트리밍 전압을 발생시키는 비교기와, 상기 트리밍 기준전압을 가변시키는 전 압분배부를 포함하는 고전압 발생회로.
  4. 제1 항에 있어서,
    상기 고전압 스위칭부는 상기 트리밍 전압의 레벨을 갖는 클럭신호들에 의해 동작하여 리플 폭이 감소된 고전압을 출력하는 고전압 발생회로.
KR1020040112830A 2004-12-27 2004-12-27 고전압의 리플 폭을 감소시키는 고전압 발생회로 KR20060074180A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112830A KR20060074180A (ko) 2004-12-27 2004-12-27 고전압의 리플 폭을 감소시키는 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112830A KR20060074180A (ko) 2004-12-27 2004-12-27 고전압의 리플 폭을 감소시키는 고전압 발생회로

Publications (1)

Publication Number Publication Date
KR20060074180A true KR20060074180A (ko) 2006-07-03

Family

ID=37166967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112830A KR20060074180A (ko) 2004-12-27 2004-12-27 고전압의 리플 폭을 감소시키는 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR20060074180A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780938B1 (ko) * 2005-06-03 2007-12-03 삼성전자주식회사 오토 트리밍 바이어스 전압 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780938B1 (ko) * 2005-06-03 2007-12-03 삼성전자주식회사 오토 트리밍 바이어스 전압 발생기

Similar Documents

Publication Publication Date Title
US7233213B2 (en) Oscillator of semiconductor device
US11250919B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
CN107919144B (zh) 电源电路以及半导体存储装置
JP2006148858A (ja) パワーオンリセット回路
KR19990084298A (ko) 고전압 발생회로
JP5251499B2 (ja) 半導体装置、半導体装置の起動制御方法、及びシステム
JP2006146421A (ja) レギュレータ回路
JP2010124618A (ja) 電源回路
JP4359319B2 (ja) 電源回路
KR100452333B1 (ko) 파워 업 신호 발생기
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100626387B1 (ko) 반도체 메모리 장치의 발진회로
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR20060074180A (ko) 고전압의 리플 폭을 감소시키는 고전압 발생회로
JP2005176296A (ja) 高電圧スイッチ回路
KR100426489B1 (ko) 반도체 메모리 소자의 초기화 제어 회로
KR102033528B1 (ko) 스탠바이 전류를 감소시키는 반도체 메모리 장치
JP2007234206A (ja) 半導体記憶装置、電源検出器、半導体装置
KR100734306B1 (ko) 딥 파워 다운 모드 탈출 후 전원 레벨을 조기에안정화시키는 메모리 장치
JP2006216147A (ja) 不揮発性メモリ回路
JP6437333B2 (ja) 半導体装置
KR101081878B1 (ko) 고전압의 리플 현상을 제거하는 고전압 스위치 회로
KR0154192B1 (ko) 반도체 소자의 저전압 감지회로
KR101043381B1 (ko) 플로우팅을 방지하는 입력 버퍼

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination