KR20060070782A - 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스 - Google Patents

디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스 Download PDF

Info

Publication number
KR20060070782A
KR20060070782A KR1020040109392A KR20040109392A KR20060070782A KR 20060070782 A KR20060070782 A KR 20060070782A KR 1020040109392 A KR1020040109392 A KR 1020040109392A KR 20040109392 A KR20040109392 A KR 20040109392A KR 20060070782 A KR20060070782 A KR 20060070782A
Authority
KR
South Korea
Prior art keywords
frequency
pixel clock
display
adjusting
video signal
Prior art date
Application number
KR1020040109392A
Other languages
English (en)
Other versions
KR100665060B1 (ko
Inventor
김영찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040109392A priority Critical patent/KR100665060B1/ko
Priority to EP05761488A priority patent/EP1836840A1/en
Priority to PCT/KR2005/002320 priority patent/WO2006068358A1/en
Priority to US11/311,651 priority patent/US20060132652A1/en
Publication of KR20060070782A publication Critical patent/KR20060070782A/ko
Application granted granted Critical
Publication of KR100665060B1 publication Critical patent/KR100665060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/485—End-user interface for client configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/488—Data services, e.g. news ticker
    • H04N21/4882—Data services, e.g. news ticker for displaying messages, e.g. warnings, reminders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 디스플레이장치 및 그 제어방법과 영상처리 디바이스에 관한 것이다. 본 발명에 따른 픽셀클럭을 포함하는 디지털 영상신호를 수신하여 표시하는 디스플레이부를 갖는 디스플레이장치는 상기 픽셀클럭의 주파수를 조절하는 주파수 조절부와; 입력되는 상기 디지털 영상신호의 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있도록 상기 주파수 조절부를 제어하는 제어부를 포함한다. 그리하여 소정의 허용 주파수 범위를 벗어나는 디지털 영상신호를 처리할 수 있게 된다.

Description

디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스{DISPLAY, CONTROL METHOD THEREOF AND DEVICE FOR PROCESSING VIDEO SIGNAL }
도 1은 종래에 따른 디스플레이장치를 설명하기 위한 제어흐름도이고,
도 2는 본 발명의 일 실시예에 따른 디스플레이장치를 설명하기 위한 제어블록도이고,
도 3은 본 발명의 일 실시예에 따라 조절된 픽셀클럭을 나타내는 도면이고,
도 4는 본 발명의 일 실시예에 따른 디스플레이장치를 설명하기 위한 제어흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 제어부 12 : 주파수 조절부
14 : 영상신호 처리부 16 : 메세지 생성부
본 발명은 디스플레이장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는, 수신된 영상신호의 픽셀클럭을 조정하는 디스플레이장치 및 그 제어방법에 관 한 것이다.
일반적으로 디스플레이장치는 컴퓨터나 TV 방송시스템 등의 영상 신호원으로부터 입력되는 일정 디스플레이 모드의 영상신호를 입력받아 화면상에 표시한다. 이러한, 디스플레이장치는 종래의 CRT(Cathode Ray Tube)를 사용하는 디스플레이장치로부터 LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 등과 같은 평판 디스플레이장치로 점진적으로 변화되어 가는 추세이다.
평판 디스플레이장치는 CRT 방식의 디스플레이장치와는 달리 영상 신호원으로부터 아날로그 영상신호를 입력받고, 입력된 아날로그 영상신호를 디지털 영상신호로 변환하여 영상을 표시한다. 디스플레이장치는 그 모델별로 처리 가능한 입력 영상신호의 수평 및 수직 동기 신호 주파수가 설정되어 있다. 따라서 외부 영상 소스원으로부터 입력되는 영상신호의 주파수가 해당 범위 이내의 경우에는 영상신호를 처리하여 디스플레이하지만, 해당 범위를 초과하는 경우에는 영상을 출력하지 못한다.
여기서, 아날로그 영상신호는 디스플레이장치에 구비된 아날로그-디지털 컨버터(A/D Converter)에 의해 디지털 영상신호로 변환된다. 그리고, 컨버터를 통해 변환된 디지털 영상신호의 주파수가 디스플레이장치에서 지원하는 소정 규격의 범위를 벗어나는 경우에는 영상신호 처리 과정을 통해 소정의 범위로 다운 샘플링(down sampling)된다. 영상신호는 이러한 과정을 거쳐 LCD 패널이나 PDP로 제공되고 화면상에 각기 대응하는 단위 화소(Pixel)가 구동됨으로써, 영상이 표시된다.
하지만, 디스플레이장치로 입력되는 신호가 디지털 영상신호인 경우에는 아 날로그-디지털 컨버터를 거치지 않으므로 문제가 된다.
도 1은 종래에 따른 디스플레이장치를 설명하는 제어블록도이다.
디스플레이장치로 디지털 영상신호가 입력되고(S1), 입력되는 영상신호가 디스플레이장치에서 지원하는 규격을 만족하면 영상신호는 처리되어 디스플레이된다(S3).
한편, 입력되는 디지털 영상신호가 디스플레이장치에서 지원되는 규격을 벗어나는 경우(S2) 즉, 입력 영상신호의 주파수가 지원되는 소정의 허용 주파수 범위보다 높은 경우에는 디스플레이장치는 영상신호를 출력하지 못한다. 이 경우 디스플레이장치는 영상을 프리 러닝(free running)으로 작동시켜 검은 색의 화면을 보여준다(S4).
즉, 사용자는 지원되지 않는 영상이 입력되었음을 알리는 경고 메세지 또는 최적화된 입력으로 디스플레이장치의 출력을 조정하기 위한 최소한의 화면, 예컨대 Window의 Display 정보의 설정 변경 화면조차 제공받지 못하는 문제점이 있었다.
따라서, 본 발명의 목적은 소정의 허용 주파수 범위를 벗어나는 디지털 영상신호를 처리할 수 있는 디스플레이장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 픽셀클럭을 포함하는 디지털 영상신호를 수신하여 표시하는 디스플레이부를 갖는 디스플레이장치에 있어서, 상기 픽셀클럭의 주파수를 조절하는 주파수 조절부와; 입력되는 상기 디지털 영상신호의 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있도록 상기 주파수 조절부를 제어하는 제어부에 의해 달성된다.
여기서, 상기 주파수 조절부는 상기 픽셀클럭의 주파수를 분주하는 분주기를 포함하는 것을 특징으로 하는 것이 바람직하다.
또한, 상기 주파수 조절부는 상기 픽셀클럭을 기설정된 픽셀클럭으로 변경하는 클럭 변조기를 포함하는 것을 특징으로 하는 것이 바람직하다.
그리고, 디스플레이부에 메세지를 표시하는 메세지 생성부를 더 포함하고, 상기 제어부는 주파수 조절부에서 주파수 조절이 있는 경우 주파수 변경 정보를 표시하도록 상기 메세지 생성부를 제어하는 것을 특징으로 하는 것이 바람직하다.
한편, 상기 목적은, 본 발명에 따라, 입력되는 상기 디지털 영상신호 중 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내인지 여부를 판단하는 단계와; 상기 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내가 되도록 상기 픽셀클럭을 조절하는 단계에 의해 달성될 수 있다.
여기서, 상기 픽셀클럭을 조절하는 단계는 상기 픽셀클럭의 주파수를 분주하는 것을 특징으로 하는 것이 바람직하다.
또한, 상기 픽셀클럭을 조절하는 단계는 상기 픽셀클럭을 기설정된 픽셀클럭으로 변경하는 것을 특징으로 하는 것이 바람직하다.
그리고, 상기 주파수 조절부에서 주파수 조절이 있는 경우 주파수 변경 정보를 표시하는 단계를 더 포함하는 것을 특징으로 하는 것이 바람직하다.
또 다른 한편, 상기 목적은, 픽셀클럭을 포함하는 디지털 영상신호를 수신 하여 처리하는 디바이스에 있어서, 상기 픽셀클럭의 주파수를 조절하는 주파수 조절부와; 입력되는 상기 디지털 영상신호의 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있도록 상기 주파수 조절부를 제어하는 제어부를 포함하는 것에 의해 달성된다.
여기서, 상기 주파수 조절부는 상기 픽셀클럭의 주파수를 분주하는 분주기를 포함하는 것이 바람직하다.
또한, 상기 주파수 조절부는 상기 픽셀클럭을 기설정된 픽셀클럭으로 변경하는 클럭 변조기를 포함하는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
도 2는 본 발명의 일실시예에 따른 디스플레이장치를 설명하기 위한 제어블록도이다. 도시된 바와 같이 픽셀클럭을 포함하는 디지털 영상신호를 수신하여 표시하는 디스플레이부를 갖는 디스플레이장치는 제어부(10), 주파수 조절부(12),영상신호처리부(14) 및 메세지 생성부(16)를 포함한다.
주파수 조절부(12)는 픽셀클럭의 주파수를 조절한다. 주파수 조절부(12)는 픽셀클럭의 주파수를 그것과 정수비를 이루는 저주파수로 체감하는 분주기 또는 픽셀클럭을 기설정된 픽셀클럭로 변경하는 클럭 변조기를 포함하는 것이 바람직하다. 디스플레이장치에서 지원하는 소정의 범위를 만족하도록 분주기에 의해 픽셀클럭의 주파수가 원 주파수의 1/2 또는 1/4로 분주되고, 분주된 주파수의 픽셀클럭이 영상신호 처리부(14)로 입력된다. 클럭 변조기는 일반적으로 위상고정루프(Phase Locked Loop: PLL)가 사용되며 입력되는 픽셀클럭을 기설정된 픽셀클럭 주파수로 변경한다.
메세지 생성부(16)는 주파수 조절부(12)에서 주파수 조절이 있는 경우 주파수 변경 정보를 디스플레이부에 표시한다. 즉, 픽셀클럭의 주파수가 변경되고, 변경된 픽셀클럭 주파수를 기준으로 영상 데이터가 처리되었음을 알리는 화면을 생성한다. 또한 디스플레이장치의 출력을 조정하기 위한 화면, 예컨대 윈도우(window)의 디스플레이 정보에 대한 설정 변경 화면을 제공할 수도 있다. 메세지 생성부(16)는 OSD를 제공하는 OSD 발생부 또는 LED 표시부를 포함할 수 있다.
영상신호 처리부(14)는 주파수 조절부(12)로부터 입력된 픽셀클럭을 기준으로 영상신호를 처리하고, 디스플레이될 수 있는 소정의 포맷으로 스케일링한다. 영상신호 처리부(14)에서 처리된 영상신호는 최종적으로 디스플레이부(미도시)로 출력된다. 디스플레이부는 LCD(Liquid Crystal Display) 패널이나, PDP(Plasma Display Panel) 패널과 같이 디지털 영상신호에 기초하여 영상을 표시할 수 있는 다양한 형태로 마련될 수 있다.
제어부(10)는 입력되는 디지털 영상신호의 픽셀클럭을 인지하여 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있도록 주파수 조절부(12)를 제어한다.
디지털 영상신호는 디스플레이장치의 TMDS 리시버(receiver)로 입력되어 디코딩을 거치고 디스플레이부에서 출력되기 위한 소정의 포맷으로 변환되는 과정을 거친다. 하지만 입력되는 영상신호 중 영상 데이터를 처리하는 기준이 되는 픽셀클럭이 디스플레이장치에서 지원하는 소정의 범위를 벗어나는 경우, 영상신호를 출력할 수 없게 된다. 따라서, 제어부(10)는 픽셀클럭의 주파수가 소정의 허용 주파수 범위를 벗어나는지를 판단하고 판단 결과에 따라 픽셀클럭의 조절여부를 결정한다. 제어부(10)는 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있으면 주파수 조절부(12)를 그냥 통과하도록 하고, 소정의 허용 주파수 범위를 벗어나면 주파수 조절부(12)에서 분주 또는 변조 되도록 하는 제어신호를 발생시킨다.
또한, 제어부(10)는 픽셀클럭의 주파수 조절이 있는 경우 주파수 변경 정보를 표시하도록 메세지 생성부(16)를 제어한다.
도 3은 본 발명의 일 실시예에 따라 조절된 픽셀클럭을 나타내는 도면이다. 도시된 바와 같이 주파수 조절부(12)입력되는 픽셀클럭이 소정의 허용 주파수 범위를 벗어나는 경우 분주기는 픽셀클럭의 주파수를 1/2 또는 1/4로 분주한다.
도 4는 본 발명의 일실시예에 따른 디스플레이장치를 설명하기 위한 제어흐름도이다. 도시된 바와 같이, 디지털 영상신호가 입력되면(S11) 제어부에서 입력된 픽셀클럭의 주파수가 디스플레이장치에서 지원되는 소정의 허용 주파수 범위 내인지여부를 판단한다(S12). 판단결과 소정의 허용 주파수 범위 내이면 주파수 조절부를 통과하여 영상신호를 출력하고(16), 범위를 벗어나면 주파수 조절부에서 분주 또는 픽셀클럭 변경 과정을 거친다(S13). 영상신호 처리부는 조절된 픽셀클럭을 기준으로 영상신호를 처리하여(S14) 디스플레이부로 영상을 출력한다. 픽셀클럭의 변경이 발생하면 제어부의 제어에 의해 메세지 생성부가 주파수 변경 정보를 디스플레이하여 디스플레이부에 사용자 인터페이스를 마련한다(S15).
본 발명에 따른 주파수 조절부(12)와 제어부(10)는 디스플레이장치에 마련될 수 있으며, 또는 별도의 디바이스에 마련될 수 있다. 즉, 주파수 조절부(12) 및 제 어부(10)는 영상신호를 입력받아 디스플레이 할 수 있는 디바이스라면 범위가 한정되지 않고 마련될 수 있다. 별도의 디바이스는 디스플레이장치 내에 마련되는 것이 바람직하나, 외장형으로 마련될 수도 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명의 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 소정의 허용 주파수 범위를 벗어나는 디지털 영상신호를 처리할 수 있는 디스플레이장치가 제공된다.

Claims (11)

  1. 픽셀클럭을 포함하는 디지털 영상신호를 수신하여 표시하는 디스플레이부를 갖는 디스플레이장치에 있어서,
    상기 픽셀클럭의 주파수를 조절하는 주파수 조절부와;
    입력되는 상기 디지털 영상신호의 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있도록 상기 주파수 조절부를 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    상기 주파수 조절부는 상기 픽셀클럭의 주파수를 분주하는 분주기를 포함하는 것을 특징으로 하는 디스플레이장치.
  3. 제1항에 있어서,
    상기 주파수 조절부는 상기 픽셀클럭을 기설정된 픽셀클럭으로 변경하는 클럭 변조기를 포함하는 것을 특징으로 하는 디스플레이장치.
  4. 제1항에 있어서,
    디스플레이부에 메세지를 표시하는 메세지 생성부를 더 포함하고,
    상기 제어부는 주파수 조절부에서 주파수 조절이 있는 경우 주파수 변경 정 보를 표시하도록 상기 메세지 생성부를 제어하는 것을 특징으로 하는 디스플레이장치.
  5. 픽셀클럭을 포함하는 디지털 영상신호를 수신하여 표시하는 디스플레이부를 갖는 디스플레이장치를 제어하는 방법에 있어서,
    입력되는 상기 디지털 영상신호 중 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내인지 여부를 판단하는 단계와;
    상기 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내가 되도록 상기 픽셀클럭을 조절하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  6. 제5항에 있어서,
    상기 픽셀클럭을 조절하는 단계는 상기 픽셀클럭의 주파수를 분주하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  7. 제5항에 있어서,
    상기 픽셀클럭을 조절하는 단계는 상기 픽셀클럭을 기설정된 픽셀클럭으로 변경하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  8. 제5항에 있어서,
    상기 주파수 조절부에서 주파수 조절이 있는 경우 주파수 변경 정보를 표시 하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  9. 픽셀클럭을 포함하는 디지털 영상신호를 수신하여 처리하는 디바이스에 있어서,
    상기 픽셀클럭의 주파수를 조절하는 주파수 조절부와;
    입력되는 상기 디지털 영상신호의 픽셀클럭의 주파수가 소정의 허용 주파수 범위 내에 있도록 상기 주파수 조절부를 제어하는 제어부를 포함하는 것을 특징으로 하는 디바이스.
  10. 제9항에 있어서,
    상기 주파수 조절부는 상기 픽셀클럭의 주파수를 분주하는 분주기를 포함하는 것을 특징으로 하는 디바이스.
  11. 제9항에 있어서,
    상기 주파수 조절부는 상기 픽셀클럭을 기설정된 픽셀클럭으로 변경하는 클럭 변조기를 포함하는 것을 특징으로 하는 디바이스.
KR1020040109392A 2004-12-21 2004-12-21 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스 KR100665060B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040109392A KR100665060B1 (ko) 2004-12-21 2004-12-21 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
EP05761488A EP1836840A1 (en) 2004-12-21 2005-07-19 Display apparatus, control method thereof and device for processing signal
PCT/KR2005/002320 WO2006068358A1 (en) 2004-12-21 2005-07-19 Display apparatus, control method thereof and device for processing signal
US11/311,651 US20060132652A1 (en) 2004-12-21 2005-12-20 Display apparatus, control method thereof and device for processing signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109392A KR100665060B1 (ko) 2004-12-21 2004-12-21 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스

Publications (2)

Publication Number Publication Date
KR20060070782A true KR20060070782A (ko) 2006-06-26
KR100665060B1 KR100665060B1 (ko) 2007-01-09

Family

ID=36595181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109392A KR100665060B1 (ko) 2004-12-21 2004-12-21 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스

Country Status (4)

Country Link
US (1) US20060132652A1 (ko)
EP (1) EP1836840A1 (ko)
KR (1) KR100665060B1 (ko)
WO (1) WO2006068358A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696109B1 (ko) * 2005-07-07 2007-03-20 삼성전자주식회사 디스플레이장치 및 그 신호처리방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724478B2 (ja) * 2005-06-21 2011-07-13 株式会社リコー 撮像装置、撮像制御方法およびコンピュータ読取り可能の記録媒体
US8099135B2 (en) * 2009-04-17 2012-01-17 Dell Products L.P. Systems and methods for managing dynamic clock operations during wireless transmissions
KR102122281B1 (ko) 2014-02-24 2020-06-15 엘지전자 주식회사 디스플레이 기기의 소비전력 저감을 위한 영상처리방법
KR102511344B1 (ko) 2018-04-02 2023-03-20 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
JPH07199891A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示制御装置
US6215467B1 (en) * 1995-04-27 2001-04-10 Canon Kabushiki Kaisha Display control apparatus and method and display apparatus
JPH09101763A (ja) * 1995-10-05 1997-04-15 Sharp Corp 画像表示装置の駆動回路
JPH09218670A (ja) * 1996-02-14 1997-08-19 Fujitsu Ltd 表示モード判別機能付き表示装置および表示モード判別方法
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JPH10319932A (ja) * 1997-05-16 1998-12-04 Sony Corp ディスプレイ装置
US6127865A (en) * 1997-05-23 2000-10-03 Altera Corporation Programmable logic device with logic signal delay compensated clock network
KR100258531B1 (ko) * 1998-01-24 2000-06-15 윤종용 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법
KR100569714B1 (ko) * 1998-11-18 2006-09-06 삼성전자주식회사 박막 트랜지스터 데이터 출력장치 및 디스플레이 모드 설정방법
KR100404177B1 (ko) * 1998-12-16 2004-03-19 엘지전자 주식회사 디지털티브이의송신기의디지털위상고정회로
KR100326200B1 (ko) * 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
JP3367465B2 (ja) * 1999-05-13 2003-01-14 日本電気株式会社 発振周波数調整装置
KR20030008358A (ko) * 2001-07-20 2003-01-25 엘지전자 주식회사 무선 통신을 이용한 비디오 표시 장치
KR20030058249A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 디지털 로직의 시스템 클럭 주파수 변경 회로
KR100609056B1 (ko) * 2004-12-01 2006-08-09 삼성전자주식회사 디스플레이장치 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696109B1 (ko) * 2005-07-07 2007-03-20 삼성전자주식회사 디스플레이장치 및 그 신호처리방법

Also Published As

Publication number Publication date
EP1836840A1 (en) 2007-09-26
KR100665060B1 (ko) 2007-01-09
WO2006068358A1 (en) 2006-06-29
US20060132652A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
US20060114275A1 (en) Display apparatus and control method thereof
KR20050020354A (ko) 디스플레이용 신호 처리 장치 및 그 방법
US20080186253A1 (en) Display apparatus and image output method thereof
KR100699091B1 (ko) 디스플레이장치 및 그 제어방법
KR100663647B1 (ko) 디스플레이장치 및 그 제어방법
KR20030046713A (ko) 영상 표시 장치 및 그 운용방법
KR20030006022A (ko) Ｏｕｔ－ｏｆ 레인지 모드 디스플레이 장치 및 방법
US20060132652A1 (en) Display apparatus, control method thereof and device for processing signal
US7365797B2 (en) Display synchronization signal generation apparatus in digital broadcast receiver and decoder
US20060103644A1 (en) Display apparatus and method for eliminating incidental image thereof
JP5118444B2 (ja) 表示装置及び表示システム
US7738004B2 (en) Display apparatus to display a picture according to an input video signal and control method thereof
KR100676701B1 (ko) 디스플레이장치
KR100632736B1 (ko) 디스플레이장치 및 그 제어방법
KR20080032828A (ko) 영상 표시 장치 및 이를 이용한 해상도 조절 방법
KR101200412B1 (ko) 디스플레이장치
KR100654769B1 (ko) 디스플레이장치 및 그 제어방법
KR101490523B1 (ko) 디스플레이 장치 및 그 방법
KR20080008169A (ko) 디스플레이장치 및 그 제어방법
KR20000032790A (ko) 박막 트랜지스터 데이터 출력장치 및 디스플레이 모드 설정방법
KR20080008170A (ko) 디스플레이장치 및 그 제어방법
KR20080076123A (ko) 디스플레이장치 및 디스플레이장치의 화질처리방법
JP2008227777A (ja) 放送受信装置、テレビ受像機
KR20080067214A (ko) 디스플레이 장치의 잔상제거 방법
KR20080034693A (ko) 텔레비전 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee