KR100404177B1 - 디지털티브이의송신기의디지털위상고정회로 - Google Patents

디지털티브이의송신기의디지털위상고정회로 Download PDF

Info

Publication number
KR100404177B1
KR100404177B1 KR10-1998-0055376A KR19980055376A KR100404177B1 KR 100404177 B1 KR100404177 B1 KR 100404177B1 KR 19980055376 A KR19980055376 A KR 19980055376A KR 100404177 B1 KR100404177 B1 KR 100404177B1
Authority
KR
South Korea
Prior art keywords
voltage
frequency
clock signal
digital
voltage regulator
Prior art date
Application number
KR10-1998-0055376A
Other languages
English (en)
Other versions
KR20000039909A (ko
Inventor
전봉신
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1998-0055376A priority Critical patent/KR100404177B1/ko
Publication of KR20000039909A publication Critical patent/KR20000039909A/ko
Application granted granted Critical
Publication of KR100404177B1 publication Critical patent/KR100404177B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/25—Acquisition or tracking or demodulation of signals transmitted by the system involving aiding data received from a cooperating element, e.g. assisted GPS
    • G01S19/256—Acquisition or tracking or demodulation of signals transmitted by the system involving aiding data received from a cooperating element, e.g. assisted GPS relating to timing, e.g. time of week, code phase, timing offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지털 티브이 송신기의 디지털 피엘엘 회로에 관한 것이다. 본 발명은 일정 주파수의 클럭신호를 발생시키는 전압제어발진기와, 상기 전압제어발진기에서 발생된 클럭 신호의 주파수를 일정 주기로 분주하여 이에 따른 내부 기준 클럭 신호를 출력시키는 분주기와, 상기 분주기에 출력된 내부 기준 클럭 신호와 외부에서 제공되는 또다른 기준 클럭 신호를 비교하여 출력하는 비교기와, 상기 외부 기준 클럭 신호의 유무에 따라 상기 비교기의 출력 전압을 조정하는 기준전압조정기와, 상기 비교기로부터 입력된 전압을 상기 기준전압조정기의 출력값으로 조정하여 상기 전압제어발진기의 출력 주파수를 조절하는 전압조정기와, 상기 기준전압조정기의 기준클럭 신호의 유무상태로 설정된 초기전압을 상기 전압조정기에 제공하는 초기전압조정기로 구성된다. 따라서, 본 발명은 디지털 티브이 송신기의 변조부에서 수신 신호에 동기화된 심볼클럭의 주파수를 허용오차인 ±2.7 ppm 이내로 제공하여 높은 신뢰도를 갖는 디지털 피엘엘 회로를 구현할 수 있다.

Description

디지털 티브이 송신기의 디지털 위상고정회로{Circuit for digital phase locked loop in Digital TV Transmitter}
본 발명은 디지털 티브이 송신기에서, 특히 방송국으로부터 보내어진 영상 및 오디오 압축신호에 동기화된 심볼클럭을 발생하는 디지털 위상고정회로(Digital Phase Locked Loop; 이하, DPLL이라 약칭함)에 관한 것이다.
일반적으로 위상동기회로는 입력신호와 전압제어발진기의 발진 출력의 위상차를 검출하여 입력신호의 위상과 출력신호의 위상을 같게 하는 회로로서 주파수 합성기 또는 무선 송수신기의 주파수 발진원으로 많이 사용되고 있다.
도 1은 일반적인 방송국과 디지털 티브이 송신기 사이의 구성과 인터페이스를 보인 블록도이다.
도 1을 참조하면, 디지털 방송을 하기 위하여 필요한 신호들, 즉 비디오 신호는 비디오 시스템(100)에서 소스코딩 및 압축을 하고, 오디오 신호는 오디오 시스템(110)에서 소스코딩 및 압축되어 다중화부(120)로 입력된다.
동시에 다중화부(120)는 외부로부터 제어신호와 보조데이터를 제공받아, 이를 소스 코딩 및 압축하여 입력된 비디오신호 및 오디오 신호에 추가한 다음 전송부(130)로 출력시킨다.
상기 전송부(130)는 수신된 데이터를 전송 포멧으로 만들어서 동축선이나 마이크로 웨이브를 통하여 전송한다.
이때 전송되는 디지털 신호의 규격이 도 2에 나타낸 바와같이 바이페이즈(Bi-phase) 신호(240, 250)이며, 레벨은 이씨엘(Emitter Coupled Logic; 이하, ECL 이라 약칭함) 레벨이다.
일반적으로 엠팩-Ⅱ(Moving Picture Experts Group-Ⅱ; MPEG-Ⅱ)는 5 ∼ 30Mbps의 데이터를 압축하고 재생하는데 대한 표준으로, 방송이나 오디오 기기에 대한 응용을 의식하여 표준화 되었다.
따라서, 디지털 티브이 송신기의 바이페이즈 신호 발생 회로는 이러한 엠팩-Ⅱ 신호를 8비트의 비영복귀(Non-Return-To-Zero ; 이하, NRZ 라 약칭함) 신호의 형태로 롬(ROM)에 저장하고 있으며, 디지털 티브이 송신기가 복호하여 채널 코딩할 수 있도록 NRZ 신호가 아닌 바이페이즈 신호로 제공하게 된다.
여기서, 바이페이즈 신호를 발생하는데는 일정 규칙이 있다.
첫째, 각 비트가 시작되는 점에서는 항상 천이(Transition)가 일어나고,
둘째, 비트의 값이 1 이면 비트의 중간에서 천이가 일어나며,
셋째, 비트의 값이 0 이면 비트의 중간에서 천이가 일어나지 않는다는 것이다.
따라서, 바이페이즈 신호는 비트의 중간에서 천이가 일어날 수 있기 때문에 비트의 전송주파수의 2배가 된다.
예를 들어, 도 2에서와 같이 NRZ 신호(220)와 상기 NRZ 신호의 전송 클럭(210)이 20 ㎒ 라고 한다면, 상기 NRZ 신호를 바이페이즈 신호(240, 250)로 변환하면 인터페이스 클럭(230)은 40 ㎒가 된다..
여기서, 상기 바이페이즈 신호는 서로 역상인 신호중 어느 것을 보내더라도 디지털 티브이 송신기에서는 바이페이즈 신호의 각 비트 중간에 천이가 일어나는지 아닌지를 살피면 되기 때문에 복호할 수가 있다.
그리고, 디지털 티브이 송신기(140)에서는 상기 ECL 레벨의 바이페이즈 신호를 받아서 오류검출 및 정정을 위한 채널코딩(141)을 하고, 변조부에서 무선 채널 송신을 위해 변조(142)를 한다.
그리고, 상기 변조된 신호는 고출력 증폭기에서 증폭된 후 안테나를 통하여 송신된다.
도 3은 일반적인 DPLL 회로의 블록구성도 이다.
도 3을 참조하면, 압축된 영상 및 오디오 신호를 수신하기 위해 주파수 발생기(300)에서 제공된 클럭이 주파수 분주기(310)에 공급된다.
주파수 분주기(310)는 주파수 발생기(300)로부터 입력받은 주파수를 설정된 값으로 분주한 다음 위상비교기(320)에 클럭을 제공한다.
이때, 상기 위상비교기 에서는 기준 발진기(330)에서 입력받은 클럭의 위상과 주파수 분주기(310)로부터 입력받은 클럭의 위상을 비교하여 위상차 주파수를 디지털 적분기(340)에 공급한다.
그리고, 디지털 적분기(340)의 출력이 주파수 발생기(300)에 다시 연결되어 발생되는 클럭의 위상을 조정함으로써, 주파수 발생기(300)에서 출력되는 신호의 위상과 기준 발진기(330)에서 출력되는 신호의 위상을 로킹시킨다.
이와 같은, 종래 디지털 티브이 송신기의 DPLL 회로에서는, 방송국으로부터 보내어진 엠펙-Ⅱ 신호를 수신할 경우 반드시 기준 발진기(330)에서 발생한 발진주파수를 이용하여 동기화된 심볼클럭을 발생하였다.
그러나, 이와 같은 디지털 티브이 송신기에서는 신호를 수신할 때에 주위의 환경 변화나 송신기 부품의 열화 또는, 각 소자가 가지고 있는 위상 왜곡 특성으로인하여 상호 잡음 성분이 발생하고, 결국 이러한 잡음 성분은 송신기내의 기준 발진기에서 출력한 발진 주파수에 않좋은 영향을 주게된다.
또한, 기준발진기가 없으면 디지털 티브이 송신기의 DPLL 회로가 동작하지 않기 때문에 수신 신호에 동기화된 심볼클럭을 발생할 수 없었다.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 디지털 티브이 송신기에 있어서, 지피에스(Global Positioning system; 이하, GPS 라고 약칭함)에서 사용되는 외부 신호를 기준클럭으로 사용하여 수신 신호에 동기화된 심볼클럭의 오차를 ±2.7 ppm 이내로 맞추어 발생시키는 DPLL 회로를 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 일정 주파수의 클럭신호를 발생시키는 전압제어발진기와, 상기 전압제어발진기에서 발생된 클럭 신호의 주파수를 일정 주기로 분주하여 이에 따른 내부 기준 클럭 신호를 출력시키는 분주기를 구비하며, 상기 분주기에 출력된 내부 기준 클럭 신호와 외부에서 제공되는 또다른 기준 클럭 신호를 비교하여 출력하는 비교기와, 상기 외부 기준 클럭 신호의 유무에 따라 상기 비교기의 출력 전압을 조정하는 기준전압조정기와, 상기 비교기로부터 입력된 전압을 상기 기준전압조정기의 출력값으로 조정하여 상기 전압제어발진기의 출력 주파수를 조절하는 전압조정기와, 상기 기준전압조정기의 기준클럭 신호의 유무상태로 설정된 초기전압을 상기 전압조정기에 제공하는 초기전압조정기로 구성된다.
도 1은 일반적인 방송국과 디지털 티브이 송신기 사이의 구성과 인터페이스를 보인 블록도.
도 2는 일반적인 디지털 티브이 송신기가 방송국으로부터 수신하는 바이페이즈 신호의 형태를 나타낸 타이밍도.
도 3은 일반적인 디지털 위상고정회로의 블록구성도.
도 4는 본 발명에 따른 디지털 위상고정회로의 블록구성도.
도 5는 본 발명에 따른 디지털 위상고정회로의 실제 구성을 나타낸 회로도.
*도면의 주요부분에 대한 부호의 설명*
400 : 분주기 410 : 비교기
420 : 기준클럭판별기 430 : 기준전압조정기
440 : 전압조정기 450 : 전압제어발진기
460 : 초기전압조정기
이하, 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
도 4는 본 발명에 따른 디지털 티브이 송신기에 있어서 DPLL 회로의 블록구성도 이다.
본 발명에 따른 디지털 티브이 송신기의 DPLL 회로는, 제공되는 신호의 전압을 설정된 값(예를 들면, 6)으로 분주 하는 분주기(400)와, 입력신호(예를 들면, 10㎒) 및 분주기로부터 제공되는 내부 기준클럭신호를 서로 비교하여, 두 클럭 신호가 동일할 경우 로킹된 신호를 출력하는 비교기(410)와, 입력 신호가 기준클럭신호 인가를 판단하는 기준클럭판별기(420)와, 기준클럭판별기(420)의 판단값에 따라 비교기(410)의 출력을 제어하는 기준전압조정기(430)와, 기준클럭판별기(420)에서 입력된 신호가 기준클럭이 아니라고 판단하였을 때 설정된 초기전압을 제공하는 초기전압조정기(460)와, 비교기(410)의 출력값이 상기 입력신호가 기준클럭신호가 아닌 경우, 초기전압조정기(460)에서 제공되는 초기전압을 출력하는 전압조정기(440)와, 전압조정기(440)의 출력신호에 따라 위상 고정된 발진 신호를 분주기로 제공하는 전압제어발진기(450)로 구성된다.
도 4를 참조하면, DPLL 회로에 입력된 신호는 비교기(410) 및 기준클럭판별기(420)로 동시에 제공된다.
이때, 기준클럭판별기(420)로 입력된 신호가 기준클럭(예를 들면, 10㎒)이라고 판별되면, 기준클럭판별기(420)는 기준클럭의 유/무 상태로서기준전압조정기(430)를 구동시킨다.
이때, 비교기(410)에서는 입력신호와 분주기(400)를 통하여 입력된 내부 기준클럭의 주파수를 비교하여 위상차주파수를 발생한다.
그리고, 기준클럭판별기(420)에 의해 구동된 기준전압조정기(430)는 전압조정기(440)가 비교기(410)의 두 출력에 의해 조정되도록 두 포트를 이용하여 수행한다.
즉, 초기전압조정기(460)에 설정된 초기전압에 관계없이 전압조정기(440)의 출력은 전압제어발진기(450)에 연결된다.
그러므로, 기준전압조정기(430)에 의해 전압조정기(440)에서 조정된 전압은 전압제어발진기(450)의 전압을 변경시켜 분주기(400)로 출력되는 주파수를 조절할 수 있다.
그리고, 전압제어발진기(450)의 출력전압은 다시 입력신호인 기준클럭과 비교하기 위해 분주기(400)로 입력된다.
따라서, 이와 같은 궤환 과정은 비교기(410)의 출력 주파수가 디지털 티브이 송신기의 심볼클럭 주파수인 10.76 ㎒을 발생시킬 때가지 계속된다.
그러나, DPLL 회로에 입력된 신호가 기준클럭판별기(420)에서 기준클럭(예를 들면, 10㎒)이 아니라고 판별되면, 기준전압조정기(430)는 전압조정기(440)가 초기전압조정기(460)의 설정된 초기전압으로 구동되도록 조절한다.
즉, 전압조정기(440)는 가변 저항으로 초기값을 조절할 수 있는 초기전압조정기(460)의 초기 주파수, 예를 들면 64.573427 ㎒로 구동되므로전압제어발진기(450)는 일정한 주파수 즉, 64.573427 ㎒를 출력하게 된다.
그리고, 전압제어발진기(450)에 설정된 64.573427 ㎒의 주파수는 분주기(400)에서 10.762238 ㎒로 6분주 되어 비교기(410)로 입력되고, 이어 비교기(410)는 10 ㎒를 기준으로 하여 분주기(400)를 통하여 입력된 주파수가 10.76 ㎒보다 낮게 나오면 업(up) 신호를 출력하고, 주파수 값이 높게 나오면 다운(down)신호를 출력한다.
따라서, 비교기(400)의 두 출력은 전압조정기(440)의 차동입력으로 인가되어 전압조정기(440) 출력전압(DC)을 조절하고, 상기 전압조정기의 출력전압은 전압제어발진기(450)의 입력전압(DC)을 조절하여 발진주파수를 다시 변경시킨다.
따라서, 이와 같은 궤환 과정으로 변경된 전압제어발진기(450)의 발진주파수는 다시 분주기(400)를 경유하여 비교기(410)에 공급되어 수신데이터에 동기화된 심볼클럭의 발생이 10.76 ㎒로 조절될 때까지 반복된다.
도 5는 본 발명에 따른 디지털 티브이 송신기에 있어서 DPLL 회로의 실제 구성을 나타낸 회로도이다.
이상의 설명에서와 같이, 본 발명에서 디지털 티브이 송신기는 압축된 영상 및 오디오 신호를 수신할 경우에 있어서, GPS에서 사용되는 기준클럭을 사용하므로 기준발진기가 없어도 수신된 데이터에 ± 0.01 ppm 정도의 오차로 동기화된 심볼 클럭을 발생시켜 높은 신뢰도를 갖는 DPLL 회로를 구현할 수 있다.

Claims (2)

  1. 일정 주파수의 심볼 클럭을 발생하는 전압제어발진기와,
    상기 전압제어발진기에서 발생된 심볼 클럭의 주파수를 일정 주기로 분주하여 이에 따른 내부 기준 클럭 신호를 출력하는 분주기와,
    상기 분주기에서 출력된 내부 기준 클럭 신호와 외부에서 제공되는 외부 기준 클럭 신호의 위상을 비교하여 위상차 주파수를 출력하는 비교기와,
    상기 외부 기준 클럭 신호가 입력되면 구동되어 상기 비교기의 출력 전압을 조정하는 기준전압조정기와,
    상기 외부 기준 클럭 신호가 입력되는지를 판단하여 외부 기준 클럭 신호가 입력되면 상기 기준 전압 조정기를 구동시키는 기준 클럭 판별기와,
    상기 비교기로부터 출력된 전압을 상기 기준전압조정기의 출력 값으로 조정하거나 또는, 초기 전압을 출력하여 상기 전압제어발진기의 출력 주파수를 조절하는 전압조정기와,
    상기 외부 기준 클럭 신호가 입력되지 않으면 구동되어 기 설정된 초기 전압을 상기 전압조정기에 제공하는 초기전압조정기를 포함하여 구성되는 것을 특징으로 하는 디지털 티브이 송신기의 디지털 위상고정회로.
  2. 제 1 항에 있어서, 상기 외부 기준 클럭 신호는
    GPS에서 사용되는 외부 클럭인 것을 특징으로 하는 디지털 티브이 송신기의디지털 위상고정회로.
KR10-1998-0055376A 1998-12-16 1998-12-16 디지털티브이의송신기의디지털위상고정회로 KR100404177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055376A KR100404177B1 (ko) 1998-12-16 1998-12-16 디지털티브이의송신기의디지털위상고정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055376A KR100404177B1 (ko) 1998-12-16 1998-12-16 디지털티브이의송신기의디지털위상고정회로

Publications (2)

Publication Number Publication Date
KR20000039909A KR20000039909A (ko) 2000-07-05
KR100404177B1 true KR100404177B1 (ko) 2004-03-19

Family

ID=19563136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055376A KR100404177B1 (ko) 1998-12-16 1998-12-16 디지털티브이의송신기의디지털위상고정회로

Country Status (1)

Country Link
KR (1) KR100404177B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665060B1 (ko) * 2004-12-21 2007-01-09 삼성전자주식회사 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008850A (ko) * 1992-10-22 1994-05-16 요시다 다다히로 수직 사출성형기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008850A (ko) * 1992-10-22 1994-05-16 요시다 다다히로 수직 사출성형기

Also Published As

Publication number Publication date
KR20000039909A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US7542533B2 (en) Apparatus and method for calibrating the frequency of a clock and data recovery circuit
US6636575B1 (en) Cascading PLL units for achieving rapid synchronization between digital communications systems
US6215835B1 (en) Dual-loop clock and data recovery for serial data communication
US6597754B1 (en) Compensation of frequency pulling in a time-division duplexing transceiver
US5566204A (en) Fast acquisition clock recovery system
US7138838B2 (en) Phase locked loop
US6369659B1 (en) Clock recovery system using wide-bandwidth injection locked oscillator with parallel phase-locked loop
AU9806098A (en) Digital radio-frequency transceiver
US5493700A (en) Automatic frequency control apparatus
US5028885A (en) Phase-locked loop signal generation system with control maintenance
EP0577323B1 (en) M-ary frequency shift keying (FSK) modulator
US7555073B2 (en) Automatic frequency control loop circuit
EP1657813A4 (en) BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL
KR100295008B1 (ko) 에프엠 무선 송신기의 반송파 주파수 보상 장치, 방법 및 제품
EP0928519A2 (en) Control of a voltage controlled oscillator
US5793819A (en) Radio communication terminal station
US6993300B2 (en) Accurate gain direct modulation (KMOD) using a dual-loop PLL
KR100404177B1 (ko) 디지털티브이의송신기의디지털위상고정회로
EP1104113A2 (en) Clock and data recovery circuit for optical receiver
CN102217399B (zh) 用于生成载频信号的方法和设备
CA2118810C (en) Radio having a combined pll and afc loop and method of operating the same
US7627228B2 (en) Wireless video transmission system
US7349672B2 (en) Digital signal transceiver
EP1249929A1 (en) FM-PLL modulator
US6163229A (en) Frequency generator for generating two independent FSK signals

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee