KR20060070215A - 열팽창 필름을 이용한 플립칩 본딩 방법 - Google Patents

열팽창 필름을 이용한 플립칩 본딩 방법 Download PDF

Info

Publication number
KR20060070215A
KR20060070215A KR1020040108876A KR20040108876A KR20060070215A KR 20060070215 A KR20060070215 A KR 20060070215A KR 1020040108876 A KR1020040108876 A KR 1020040108876A KR 20040108876 A KR20040108876 A KR 20040108876A KR 20060070215 A KR20060070215 A KR 20060070215A
Authority
KR
South Korea
Prior art keywords
thermal expansion
chip
expansion film
micro
film
Prior art date
Application number
KR1020040108876A
Other languages
English (en)
Other versions
KR100601487B1 (ko
Inventor
김시한
백용호
배재철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040108876A priority Critical patent/KR100601487B1/ko
Publication of KR20060070215A publication Critical patent/KR20060070215A/ko
Application granted granted Critical
Publication of KR100601487B1 publication Critical patent/KR100601487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 솔더 볼이 형성된 기판 상에 미소 IC칩을 실장하고 상기 미소 IC칩보다 큰 절개부가 형성된 열팽창 필름을 부착하여 리플로우 공정시 열팽창 필름이 미소 IC칩을 지탱하게 되어 장력에 의한 불량을 방지하여 신뢰성을 극대화시킨 열팽창 필름을 이용한 플립칩 본딩 방법에 관한 것이다.
플립칩, 열팽창 필름, 솔더 볼, IC칩, 리플로우

Description

열팽창 필름을 이용한 플립칩 본딩 방법{Flip-chip bonding method using thermal expansion film}
도 1은 종래의 플립칩 본딩을 도시한 단면도.
도 2a 내지 2c는 종래의 플립칩 본딩 방법에 따라 제조된 플립칩 본딩의 불량을 설명하기 위한 도면.
도 3은 본 발명에 따른 열팽창 필름을 이용한 플립칩 본딩 방법을 도시한 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 기판
120 : 솔더 볼
130 : 미소 IC칩
140 : 열팽창 필름
본 발명은 열팽창 필름을 이용한 플립칩 본딩 방법에 관한 것이다.
보다 구체적으로는 미소 IC칩을 고정시키기 위하여 절개부가 형성된 열팽창 필름을 이용한 플립칩 본딩 방법에 관한 것이다.
회로가 설계된 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 패키징의 역할이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 놓일 수 있다. 그러나 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 받을수 없을뿐만 아니라, 외부의 충격에 쉽게 손상될 수 있기 때문에 기판에 실장되기 전까지 완전한 제품이라고 볼 수 없는 것이다.
휴대용 전자제품이 소형화하면서 이에 반도체가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소화에 부응할 수밖에 없다. 이러한 요구로 개발되어 상용화된 것이 칩 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)이다. 최근의 패키지 개발 추세는 칩의 크기에 맞게 줄이는 것을 넘어서, SCSP(Stacked CSP)처럼 칩 위에 또 칩을 올려 쌓아 올리거나 기능이 다른 여러 개의 반도체칩을 하나의 패키지 안에 배열하는 MCM(Multi Chip Module) 패키지 등도 개발되었다. 또한, 생산효율을 높이기 위해 리드프레임이 없는 즉, 선 없는 반도체로 불리는 것으로 실장 시에 베어칩을 기판에 직접 접착하는 플립칩 실장 기술 등이 급부상하고, 웨이퍼를 개별적인 칩으로 분리하지 않고 여러 칩들이 붙어 있는 상태에서 다이본딩, 몰딩, 트리밍, 마킹 등 일련의 조립공정을 마친 후 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨 패키지(WLP)도 개발되고 있는 추세이다. 최근 환경규제가 점점 강화되면서 무연솔더링도 부각되고 있다.
이 중에서도 플립칩 본딩방법은 패키지의 경박단소화, 고기능화, 고성능화 및 고속화를 실현시킬 수 있고 제조 단가를 낮출 수 있어 저가격의 전자제품 구현을 위해 많이 사용되고 있다. 또한 플립칩 본딩 방법을 이용한 패키지는 기존의 와이어 본딩 방법을 이용한 패키지보다 처리할 수 있는 소비전력이 높고 뛰어난 열성능을 갖을뿐만 아니라, 보틀넥(bottleneck) 작용을 하는 와이어 본드가 필요없기 때문에 전기성능이 좋다.
플립칩(Flip chip)은 60년대 초에 IBM에서 신뢰성이 낮은 수작업에 의한 선본딩(manual wire bonding)을 대체하기 위하여 개발되었으며, IBM에서 개발 당시에는 C4 (Controlled Collapse Chip Connection) 명칭으로 알려졌다.
종래의 플립칩 본딩 방법은 솔더 페이스트를 이용하여 솔더 볼(20)을 형성한 패키지 기판(10)에 IC칩(30)을 실장한 후, 적외선 가열 방식이나 대류 가열 방식 등을 이용하여 솔더 볼의 융점 이상으로 가열하면 솔더 볼이 리플로우(Reflow)(20') 되면서 IC칩이 패키지 기판에 본딩되는 방법이다(도 1 참조).
플립칩 본딩 방법은 리플로우 솔더링(reflow soldering) 공정을 이용하여 솔더 범프(solder bump)를 접합하므로 자기정렬 효과(self-aligning effect)를 얻을 수 있으며, 칩(chip) 내부 회로에서 패드(pad)의 위치를 필요에 따라 결정할 수 있으므로 회로설계를 단순화 시키고 회로선의 길이를 감소시켜 전기적 성능을 향상시킬 수 있다.
또한, 회로선에 의한 저항이 감소하여 소요 전력과 저항열을 줄일 수 있어, 패키징 방법 중에서 집적 밀도가 가장 높은 방법이다.
플립칩 본딩 방법은 집적 밀도를 높이고 전력의 소모를 줄일 수 있기 때문에 통신 장비 등에 널리 사용되고 있으며, COB와 MCM의 기본 요소가 된다.
집적 밀도가 증가함에 따라 단위 면적 당 발열량도 증가하므로 냉각이 매우 중요하다. 플립칩(Flip chip)과 기판의 회로선을 연결하기 위하여 다층 기판 (multi-layer substrate)이 많이 사용되며, 기판 간의 연결은 비어(via)를 통하여 이루어 진다.
그러나 상술한 바와 같은 방식에 의한 플립칩 본딩 방법은 실장되는 미소 IC칩이 고집적화, 미소화가 가속되면서 솔더와 IC칩의 전극이 용융될 때 열풍 등 장력의 영향을 많이 받게되어 이에 따른 불량이 증가하고 있는 문제점이 있다.
도 2a는 IC칩의 한 쪽 전극은 솔더 랜드(Land)에 접속되어 있고 반대편 전극은 솔더 랜드로부터 떨어져 벌떡 일어선 형태의 사진이고, 도 2b는 솔더 랜드의 수평, 수직선을 기준으로하여 IC칩이 X축과 Y축이 동시에 이동되어 불안전한 상태의 사진이다. 또한, 도 2c는 목적하는 위치에 해당 IC칩이 없이 솔더 볼만 용융된 상태로 있는 사진으로써, 솔더와 IC칩의 전극이 용융되는 리플로우(Reflow) 공정시 발생하는 불량을 보여주고 있다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 극미소 IC칩을 안정적으로 고정시켜 신뢰성을 극대화시키고 고도한 전기특성, 고속신호전달구조 및 고기능화 등을 구현할 수 있는 플립칩 본딩 방법에 관한 것이다.
상기 기술적 과제를 해결하기 위하여, 솔더 패드가 형성된 기판에 솔더 볼을 형성하는 제 1단계, 상기 솔더 볼 상부에 미소 IC칩을 실장하는 제 2단계, 상기 미소 IC칩의 크기보다 크게 절개부가 형성된 열팽창 필름을 각 절개부의 중앙이 각 미소 IC칩의 중앙과 일치하도록 기판상에 부착하는 제 3단계, 상기 기판에 열을 가하여 열팽창 필름을 팽창시켜 미소 IC칩을 지탱하면서 솔더 볼을 리플로우(Reflow)하여 미소 IC칩을 기판에 본딩하는 제 4단계, 및 상기 열팽창 필름을 기판상에서 제거하는 제 5단계를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명에 따른 열팽창 필름을 이용한 플립칩 본딩 방법을 상세하게 설명한다.
먼저, 도 3a에 도시된 바와 같이 솔더 패드가 형성된 패키지 기판(110)에 솔더 페이스트를 이용하여 솔더 볼(120)을 형성한다.
여기서, 솔더 페이스트는 도전성 물질의 페이스트와 염화물·플루오르화물·수지(樹脂) 등의 재질로 형성된 플럭스가 혼합된 물질이다. 용해한 금속과 반응하여 자체로부터 불순물이 들어갈 염려가 없는 플럭스를 섞어서 융점을 낮게하면 녹 은 플럭스가 도전성 페이스트의 표면에 떠서 얇은 층을 이루어 산화를 방지하고 접합율을 높여준다.
상기 솔더 페이스트는 63Sn-37Pb가 주로 사용되고 있으나, 최근에는 납의 환경유해성이 문제가 되어 Sn-3.5Ag나 Sn-0.7Cu 또는 Sn-3.5Ag-1.0Cu 등과 같은 무연솔더로 대치되고 있다.
63Sn-37Pb 솔더의 융점은 183℃이며, Sn-3.5Ag나 Sn-0.7Cu 또는 Sn-3.5Ag-1.0Cu 등과 같은 무연솔더들의 융점은 220℃ 이상으로 63Sn-37Pb 솔더의 융점보다 높다.
상술한 바와 같이 솔더 볼(120)을 형성한 후 도 3b에 도시된 바와 같이, 미소 IC칩(130)을 실장한다.
여기서, 미소 IC칩(130)은 600×300㎛ 크기 이하의 IC칩을 말한다.
칩을 실장할 때는 솔더 볼의 위치와 미소 IC칩의 전극의 위치가 일치가 되게한다.
이후, 도 3c에 도시된 바와 같이, 절개부가 형성된 열팽창 필름(140)을 미소 IC칩(130)이 실장된 패키지 기판에 부착한다.
여기서, 열팽창 필름(140)은 열팽창계수가 크고 유기 용재에 약한 재질로 폴리에틸렌, 폴리프로필렌, 폴리스티렌, 폴리염화 비닐, 폴리카보네이트, 불포화폴리에스테르, 나일론 66, 아크릴레이트계 등의 소재로 형성된 필름과 접착부재로 구성되어 있다.
상기 열팽창 필름(140)은 미소 IC칩(130)의 크기보다 크게 절개부를 형성하 게 된다.
이때 미소 IC칩(130)의 크기가 300×300㎛ 이상일 경우, 기계 드릴링 공법으로 형성하고 300×300㎛ 이하일 경우, 레이저 가공으로 형성하게 된다.
절개부의 크기는 후공정시 팽창되는 필름의 크기를 고려하여, 열팽창 필름의 재질에 따라 달라지는 열팽창 계수와 리플로우(Reflow) 공정시 제공되는 온도를 계산하여 조절하게 된다.
예를 들어, 열팽창 필름(140)의 절개부는 미소 IC칩(130) 보다 (열팽창 계수×가열된 열의 온도)만큼 더 넓게 가공한다.
미소 IC칩(130)의 크기보다 크게 절개부가 형성된 열팽창 필름(140)은 접착부재를 이용하여 패키지 기판에 부착하게 된다.
상술한 바와 같이 열팽창 필름(140)을 접착한 후, 도 3d에 도시된 바와 같이, 솔더 볼의 융점보다 높은 온도로 가열하여 솔더 볼(120')을 리플로우(Reflow) 시키고 열팽창 필름을 팽창시킨다.
이때, 적외선 가열방식이나 대류가열 방식을 이용하여 솔더 볼의 리플로우가 가능한 200∼300℃ 범위의 온도로 기판을 가열한다.
솔더 볼(120')은 솔더 페이스트에 혼합된 플럭스가 열을 받아 증발하여 리플로우(Reflow) 되고, 열팽창 필름(140)은 상기 온도의 영향을 받아 팽창하여 미소 IC칩(130)을 지탱하게 된다.
600×300㎛ 크기 이하의 미소칩은 외부의 힘에 의하여 쉽게 움직이기 때문에 솔더가 리플로우 될 때 원하는 위치에서 벗어나 불량을 유발하게 된다. 상기 열팽 창 필름(140)은 이러한 불량을 방지하기 위하여 리플로우 공정시 열에 의한 필름의 팽창으로 미소 IC칩(130)을 지탱하여 원하는 위치에서 실장되도록 한다.
이후, 도 3e에 도시된 바와 같이 열팽창 필름(140)을 제거함으로써, 열팽창 필름을 사용한 플립칩 실장 공법을 최종적으로 완성하였다.
여기서, 열팽창 필름(140)은 글리콜 또는 에틸알코올 등과 같은 용매에 의하여 박리되며 이때 사용되는 용매는 기판과 칩에 영향을 주지 않는 물질로 사용한다.
상기한 바와 같이, 본 발명에 따른 열팽창 필름을 사용한 플립칩 실장 공법에 따르면, 열팽창 필름이 리플로우 공정시 제공된 온도에 따라 팽창하여 미소 IC칩을 지탱함으로써 장력에 의한 불량을 방지하여 신뢰성을 극대화하는 효과를 제공한다.
여기에서, 상술한 본 발명에서는 바람직한 실시 예를 참조하여 설명하였지만 , 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 솔더 패드가 형성된 기판에 솔더 볼을 형성하는 제 1단계;
    상기 솔더 볼 상부에 미소 IC칩을 실장하는 제 2단계;
    상기 미소 IC칩의 크기보다 크게 절개부가 형성된 열팽창 필름을 각 절개부의 중앙이 각 미소 IC칩의 중앙과 일치하도록 기판상에 부착하는 제 3단계;
    상기 기판에 열을 가하여 열팽창 필름을 팽창시켜 미소 IC칩을 지탱하면서 솔더 볼을 리플로우(Reflow)하여 미소 IC칩을 기판에 본딩하는 제 4단계; 및,
    상기 열팽창 필름을 기판상에서 제거하는 제 5단계를
    포함하는 것을 특징으로 하는 열팽창 필름을 사용한 플립칩 실장 공법.
  2. 제 1항에 있어서,
    상기 솔더는 도전성 물질의 페이스트와 플럭스가 혼합된 물질인 것을 특징으로 하는 열팽창 필름을 사용한 플립칩 실장 공법.
  3. 제 1항에 있어서,
    상기 미소 IC칩은 600×300㎛ 이하의 크기인 것을 특징으로 하는 열팽창 필름을 사용한 플립칩 실장 공법.
  4. 제 1항에 있어서,
    상기 제 5단계의 열팽창 필름을 제거하는 방법은 용매를 이용하여 열팽창 필름을 박리시키는 것을 특징으로 하는 열팽창 필름을 사용한 플립칩 실장 공법.
  5. 제 1항에 있어서,
    상기 열팽창 필름은 열팽창 재질의 필름층과 접착부재층으로 구성된 것을 특징으로 하는 열팽창 필름을 사용한 플립칩 실장 공법.
  6. 제 5항에 있어서,
    상기 열팽창 재질은 열팽창 계수가 크고 유기 용재에 약한 소재인 것을 특징으로 하는 열팽창 필름을 사용한 플립칩 실장 공법.
KR1020040108876A 2004-12-20 2004-12-20 열팽창 필름을 이용한 플립칩 본딩 방법 KR100601487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108876A KR100601487B1 (ko) 2004-12-20 2004-12-20 열팽창 필름을 이용한 플립칩 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108876A KR100601487B1 (ko) 2004-12-20 2004-12-20 열팽창 필름을 이용한 플립칩 본딩 방법

Publications (2)

Publication Number Publication Date
KR20060070215A true KR20060070215A (ko) 2006-06-23
KR100601487B1 KR100601487B1 (ko) 2006-07-18

Family

ID=37164003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108876A KR100601487B1 (ko) 2004-12-20 2004-12-20 열팽창 필름을 이용한 플립칩 본딩 방법

Country Status (1)

Country Link
KR (1) KR100601487B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120106051A (ko) * 2011-03-17 2012-09-26 삼성테크윈 주식회사 솔더 리플로워 장치 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111581A (ja) * 1994-10-07 1996-04-30 Nippon Avionics Co Ltd ボールグリッドアレイプリント配線板の半田付け方法
KR960026699A (ko) * 1994-12-28 1996-07-22 정장호 볼그리드 어레이 패키지 형성용 솔더볼어레이 방법
US5668058A (en) * 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
KR19990005679A (ko) * 1997-06-30 1999-01-25 이형도 플립칩 실장용 패키지의 제조방법
JP3999222B2 (ja) 2000-05-31 2007-10-31 日本アビオニクス株式会社 フリップチップ実装方法およびフリップチップ実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120106051A (ko) * 2011-03-17 2012-09-26 삼성테크윈 주식회사 솔더 리플로워 장치 및 방법

Also Published As

Publication number Publication date
KR100601487B1 (ko) 2006-07-18

Similar Documents

Publication Publication Date Title
US6137062A (en) Ball grid array with recessed solder balls
US7256072B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20140335657A1 (en) Stack packages having fastening element and halogen-free inter-package connector
US11482500B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
US6222277B1 (en) Non-collapsing interconnection for semiconductor devices
US20060246629A1 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JPH08255965A (ja) マイクロチップモジュール組立体
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
US7612435B2 (en) Method of packaging integrated circuits
KR20080024217A (ko) 무연 반도체 패키지
US7851916B2 (en) Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
TWI478257B (zh) 封裝結構及封裝製程
KR100601487B1 (ko) 열팽창 필름을 이용한 플립칩 본딩 방법
JP2008227310A (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US20040217380A1 (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device
US10957650B2 (en) Bridge support structure
CN113394179B (zh) 具有多层载片结构的电子元件
EP1317001A1 (en) A semiconductor device
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee