KR20060058794A - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20060058794A KR20060058794A KR1020040097694A KR20040097694A KR20060058794A KR 20060058794 A KR20060058794 A KR 20060058794A KR 1020040097694 A KR1020040097694 A KR 1020040097694A KR 20040097694 A KR20040097694 A KR 20040097694A KR 20060058794 A KR20060058794 A KR 20060058794A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- active layer
- liquid crystal
- insulating film
- gate electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000010408 film Substances 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 210000002858 crystal cell Anatomy 0.000 claims description 10
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터의 열화를 감소시킴과 아울러 구동회로부의 면적을 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명은 박막 트랜지스터를 가지는 액정표시장치에 있어서, 상기 박막 트랜지스터는, 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과; 상기 액티브층을 덮는 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극과; 상기 게이트 전극을 덮는 층간 절연막과; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극과; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비한다.
Description
도 1은 종래의 액정표시장치의 구성을 개략적으로 나타내는 도면이다.
도 2는 종래의 액정표시장치의 구동회로부에 형성된 하나의 거대 박막 트랜지스터로 이루어진 스위칭소자를 나타내는 평면도.
도 3은 도 2에 도시된 Ⅰ-Ⅰ' 선을 따라 절취한 단면도.
도 4는 종래의 다른 액정표시장치의 구동회로부에 형성된 다수의 박막 트랜지스터로 이루어진 구동소자를 나타내는 평면도.
도 5는 본 발명의 실시 예에 따른 액정표시장치의 구동회로부의 다수의 박막 트랜지스터로 이루어진 구동소자를 나타내는 평면도.
도 6은 도 5에 도시된 Ⅱ-Ⅱ' 선을 따라 절취한 단면도.
도 7은 본 발명의 실시 예에 따른 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 간단한 설명 >
2 : 게이트라인 4 : 데이터라인
30 : 박막 트랜지스터 92 : 게이트 구동부
94 : 데이터 구동부 66, 166 : 게이트 전극
68, 168 : 소스 전극 70, 170 : 드레인 전극
74, 174 : 액티브층 84, 184 : 컨택홀
16, 116 : 버퍼막 42, 142 : 게이트 절연막
48, 148 : 보호막 56, 156 : 층간 절연막
본 발명은 액정표시장치에 관한 것으로 특히, 박막 트랜지스터의 열화를 감소시킴과 아울러 구동회로부의 면적을 감소시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상, 액정표시장치(Liquid Crystal Display : LCD)는 액정패널에 매트릭스 형태로 배열되어진 액정셀들이 비디오 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막 트랜지스터(Thin Film Transister : 이하 "TFT"라 함)가 이용되고 있다.
이러한 액정표시장치에 이용되는 TFT는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 TFT는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있기는 하나, 아몰 퍼스 실리콘형 TFT는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 TFT는 빠른 응답 속도를 필요로 하는 고해상도 표시패널나 게이트 구동부 및 데이터 구동부의 구동소자로는 적용이 어렵다는 단점을 가지고 있다.
반면, 폴리 실리콘형 TFT는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시패널에 적합할 뿐만 아니라, 주변 구동 회로들을 표시패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라 폴리 실리콘형 TFT를 이용한 액정표시장치가 대두되고 있다.
도 1은 종래 폴리 실리콘형 TFT를 이용한 액정표시장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 종래 폴리 실리콘형 TFT를 이용한 액정표시장치는 화소 매트릭스를 포함하는 화상표시부(96)와, 화상표시부(96)의 데이터라인들(4)을 구동하기 위한 데이터 구동부(94)와, 화상표시부(96)의 게이트라인들(2)을 구동하기 위한 게이트 구동부(92)를 구비한다.
화상 표시부(96)에는 액정셀들(LC)이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들(LC) 각각은 게이트라인(2)과 데이터라인(4)의 교차점에 접속된 스위칭소자로서 N형 혹은 P형 불순물이 주입된 N형 혹은 P형 폴리 실리콘을 이용한 TFT(30)가 사용한다. 이러한 N형 혹은 P형 TFT(30)는 게이트라인(2)으로부터의 스캔펄스에 응답하여 데이터라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전하다. 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절함으로 써 화상을 표시한다.
게이트 구동부(92)는 게이트 제어 신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인(2)을 구동한다. 게이트 구동부(92)에 의해 TFT(30)들이 수평라인 단위로 순차적으로 턴-온되어 데이터라인(4)을 액정셀(LC)과 접속시키게 된다.
데이터 구동부(94)는 수평기간마다 다수의 디지털 데이터 신호들을 샘플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 구동부(94)는 아날로그 데이터 신호를 데이터라인(4)에 공급한다. 이에 따라, 게이트라인(2)이 턴-온된 TFT에 접속된 액정셀(LC)은 데이터라인(4)으로부터의 데이터 신호에 응답하여 광투과율을 조절하게 된다.
게이트 구동부(92) 및 데이터 구동부(92)는 CMOS 구조로 연결된 구동소자를 포함하게 된다. 이러한 구동소자에는 비교적 높은 전압의 스위칭을 위해 상대적으로 많은 양의 전류가 흐르게 되며 이를 위해 구동소자는 주로 큰 채널폭을 갖는 하나의 거대 폴리 실리콘형 TFT로 형성된다.
도 2는 종래의 구동회로부의 구동소자를 나타내는 평면도이고, 도 3은 도 2에 도시된 Ⅰ-Ⅰ' 선을 따라 절취한 단면도이다.
도 2 및 도 3을 참조하면, 하나의 TFT로 이루어진 구동소자는 버퍼막(16)을 사이에 두고 하부기판(20) 상에 형성되는 n형 혹은 p형 불순물이 주입된 액티브층(74)과, 게이트 절연막(42)을 사이에 두고 액티브층(74)의 채널영역(74C)과 중첩되게 형성되는 게이트 전극(66)과, 게이트 전극(66)과 층간 절연막(56)을 사이에 두 고 절연되게 형성되는 형성되는 소스 및 드레인 전극(68, 70)과, 소스 및 드레인 전극(68, 70) 상에 형성되는 보호막(48)을 구비한다.
소스 및 드레인 전극(68, 70)은 게이트 절연막(42) 및 층간 절연막(56)을 관통하는 소스 및 드레인 컨택홀(84S, 84D)을 통해 소정의 불순물이 주입된 액티브층(74)의 소스영역(74S) 및 드레인 영역(74D)에 각각 접속된다. 보호막(48)은 소스 및 드레인 전극(68, 70) 상에 형성되어 구동소자를 보호하는 역할을 한다.
이와 같이 하나의 거대 TFT로 이루어진 구동회로부에 내장된 구동소자는 넓은 채널폭(Wa)를 통하여 상대적으로 많은 양의 전류를 흐를 수 있는 장점이 있다. 그러나, TFT의 채널영역(74C)에 많은 전류가 흐를 경우, TFT의 셀프 히팅(Self Heating) 현상에 의하여 더 높은 열이 발생하게 되며, 높은 열에 의하여 구동소자가 열화되는 현상이 나타나게 된다. 특히, 이러한 셀프 히팅 현상은 주로 TFT의 액티브층(74)의 드레인 영역(74D)에 집중적으로 발생하는 것으로 알려져 있다.
이에 따라, TFT의 셀프 히팅(Self Heating) 현상을 막을 수 있는 구조로 도 4에 도시된 바와 같은 구조가 제안되었다.
도 4는 거대 TFT의 채널폭(Wa)을 보다 작게 나누어 작은 채널폭(Wb)의 TFT를 병렬로 다수개 연결한 구조를 가지는 액정표시장치의 구동회로부의 구동소자를 나타낸다.
도 4를 참조하면, 다수의 TFT로 이루어진 구동소자는 다수의 TFT 각각의 채널폭(Wb)의 총합이 도 2에 도시된 하나의 거대 TFT의 채널폭(Wa)과 동일(작은 채널폭(Wb) * 채널의 갯수(n) = 채널폭(Wb))하도록 하는 채널폭(Wb)을 갖는 다수의 TFT 가 병렬로 연결된 구조를 갖는다.
그러나, 다수의 TFT로 이루어진 구동소자는 각각의 TFT의 작은 채널폭(Wb)들 사이에 D 만큼의 채널 간의 간격을 가지게 되며 간격(D)에 의해 구동소자의 레이아웃(Layout) 면적은 늘어나게 된다. 이에 따라 다수의 TFT로 이루어진 구동소자를 액정표시장치의 구동회로부에 사용할 경우 액정표시장치는 표시패널 이외에 구동회로부가 차지하는 면적이 늘어나게 된다는 단점이 있다.
따라서, 본 발명의 목적은 박막 트랜지스터의 열화를 감소시킴과 아울러 구동회로부의 면적을 줄일 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터를 가지는 액정표시장치에 있어서, 상기 박막 트랜지스터는, 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과; 상기 액티브층을 덮는 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극과; 상기 게이트 전극을 덮는 층간 절연막과; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극과; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비한다.
상기 층간 절연막은 0.5 ~ 1.0㎛의 두께로 형성된다.
상기 드레인 전극이 상기 게이트 전극과 중첩되는 영역의 폭은 상기 층간 절연막의 두께보다 넓다.
상기 액정표시장치는, 다수의 데이터 전극과, 상기 데이터 전극과 교차하는 다수의 게이트 전극과, 상기 데이터 전극과 상기 게이트 전극에 의해 정의된 화소영역에 형성되는 액정셀들과; 상기 데이터 전극에 데이터 신호를 공급하기 위한 데이터 구동회로부와; 상기 게이트 전극에 스캔 신호를 공급하기 위한 게이트 구동회로부를 구비하고; 상기 데이터 구동회로와 상기 게이트 구동회로 중 적어도 어느 하나는 다수의 상기 박막 트랜지스터가 병렬 조합된 CMOS 회로를 구비한다.
본 발명의 실시 예에 따른 액정표시장치의 제조방법은 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층을 형성하는 단계와; 상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극을 형성하는 단계와; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극 형성하는 단계를 포함한다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 액정표시장치의 구동회로부의 구동소자를 나타내는 평면도이고, 도 6은 도 5에 도시된 Ⅱ-Ⅱ'선을 따라 절취한 단면도이다.
도 5 및 도 6을 참조하면, 다수의 TFT로 이루어진 구동소자는 버퍼막(116)을 사이에 두고 하부기판(120) 상에 형성되는 n형 혹은 p형 불순물이 주입된 액티브층(174)과, 게이트 절연막(142)을 사이에 두고 액티브층(174)의 채널영역(174C)과 중첩되게 형성되는 게이트 전극(166)과, 게이트 전극(166)과 층간 절연막(156)을 사이에 두고 절연되게 형성되는 소스 및 드레인 전극(168, 170)과, 소스 및 드레인 전극(168, 170) 상에 형성되는 보호막(148)을 구비한다.
소스 및 드레인 전극(168, 170)은 게이트 절연막(142) 및 층간 절연막(156)을 관통하는 소스 및 드레인 컨택홀(184S, 184D)을 통해 소정의 불순물이 주입된 액티브층(174)의 소스영역(174S) 및 드레인 영역(174D)에 각각 접속된다. 보호막(148)은 소스 및 드레인 전극(168, 170) 상에 형성되어 구동소자를 보호하는 역할을 한다.
여기서, 드레인 전극(170)은 액티브층(174)의 드레인 영역(174D)에서 집중적으로 발생하는 셀프 히팅 현상에 의하여 발생하는 열을 분산시키기 위하여 게이트 전극(166) 상부까지 연장 형성되어 게이트 전극(166)과 중첩되도록 형성된다.
이로 인하여, 액티브층(174)의 드레인 영역(174D)에서 발생되는 열은 빠르게 게이트 전극(166) 상부에 연장 형성된 드레인 전극(170)을 통하여 분산시키게 된다.
이 때, 층간 절연막(156)은 0.5 ~ 1.0㎛의 두께로 형성되도록 한다. 이는, 드레인 영역(174D)으로부터 발생되는 열은 빠르게 드레인 전극(170)으로 분산시키 기 위하여 층간 절연막(156)은 최소의 두께를 가지고 형성되어야 하나 절연막의 역할을 위하여 어느 정도의 두께는 공정상의 마진은 보상되어야 하기 때문이다.
또한, 드레인 전극(170)이 게이트 전극(166)과 중첩되는 영역의 폭은 공정상의 마진을 보상하기 위하여 층간 절연막(156)의 두께보다 넓게 형성되도록 한다. 특히, 드레인 전극(170)은 게이트 전극(166) 상에 보다 넓게 형성될수록 드레인 영역(174D)으로부터 발생되는 열을 더 잘 분산시킬 수 있으므로 드레인 전극(170)은 게이트 전극(166)과 모두 중첩되도록 형성될 수도 있다.
본 발명의 실시 예에 따른 구동회로부의 구동소자는 거대 TFT의 채널폭(Wa)보다는 작으며 병렬로 연결된 다수의 TFT의 채널폭(Wb)보다는 큰 채널폭(Wc)를 가지는 다수의 TFT로 이루어진다.
이와 같은 구조의 구동소자로 인하여 거대 TFT의 채널폭(Wa)보다는 채널폭(Wc)을 좁게 형성함으로써 셀프 히팅에 의한 구동소자의 열화를 줄일 수 있다.
또한, 병렬로 연결된 다수의 TFT의 채널폭(Wb)보다는 채널폭(Wc)을 넓게 형성할 수 있으므로 인하여 병렬로 연결되는 다수의 TFT의 수를 줄일 수 있어 구동소자의 채널과 채널 사이에 형성되는 채널 간의 간격(D)을 줄임으로써 구동회로부의 면적을 줄일 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터는 구동회로부에 적용되는 경우뿐만 아니라, 표시패널의 스위칭소자에도 적용가능하다.
도 7a 내지 도 7d는 본 발명의 실시 예에 따른 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
도 7a를 참조하면, 먼저, 하부기판(120) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(116)이 형성된다. 버퍼막(116)이 형성된 하부기판(120) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 채널폭(Wc)과 채널 간의 간격(D)을 구비하는 액티브층(174)이 형성된다.
액티브층(174)이 형성된 하부기판(120) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트 절연막(142)이 형성된다. 게이트 절연막(142)이 형성된 하부기판(120) 상에 게이트 금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트 금속층이 패터닝됨으로써 도 7b와 같이 게이트 전극(166)이 형성된다. 여기서, 게이트 금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트 전극(166)을 마스크로 이용하여 액티브층(174)에 n-이온 불순물이 주입됨으로써 게이트 전극(166)과 중첩되는 액티브층(174)은 채널영역(174C), 게이트전극(166)과 중첩되지 않는 액티브층(174)은 LDD영역(74L)으로 형성된다.
그런 다음, 하부기판(120) 상에 포토레지스트가 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴은 액티브층(174)의 소스 영역(174S) 및 드레인 영역(174D)이 노출되도록 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 액 티브층(174)에 n+이온 또는 p+이온이 주입됨으로써 액티브층(174)의 소스영역(174S)과 드레인영역(174D)이 형성된다.
n+ 이온 또는 p+이온이 주입된 액티브층(174)이 형성된 하부기판(120) 상에 SiO2 등의 절연물질이 전면 증착됨으로써 층간절연막(156)이 형성된다. 이 후 층간절연막(156)과 게이트 절연막(142)이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 7c와 같이 소스영역(174S)과 드레인영역(174D)을 각각 노출시키는 소스 컨택홀(184S)과 드레인 컨택홀(184D)이 형성된다.
소스 컨택홀(184S), 드레인 컨택홀(184D)이 형성된 하부기판(120) 상에 데이터 금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 데이터 금속층이 패터닝된다. 이에 따라, 도 7d에 도시된 바와 같이 소스 및 드레인 전극(168, 170)형성된다. 이때, 드레인 전극(170)은 게이트 전극(166)과 중첩되도록 연장 형성되며, 소스 및 드레인 전극(168, 170)은 소스 컨택홀(184S) 및 드레인 컨택홀(184D)을 통해 액티브층(174)의 소스영역(174S) 및 드레인영역(174D)과 접촉된다.
소스 및 드레인 전극(168,170)이 형성된 하부기판(120) 상에 SiNx 등의 절연물질이 전면 증착됨으로써 보호막(148)이 형성된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 거대 TFT 의 채널폭보다는 채널폭을 좁게 형성함으로써 셀프 히팅에 의한 구동소자의 열화를 줄일 수 있다.
또한, 병렬로 연결된 다수의 TFT의 채널폭보다는 채널폭을 넓게 형성할 수 있으므로 인하여 병렬로 연결되는 다수의 TFT의 수를 줄일 수 있어 구동소자의 채널과 채널 사이에 형성되는 채널 간의 간격을 줄임으로써 구동회로부의 면적을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Claims (7)
- 박막 트랜지스터를 가지는 액정표시장치에 있어서,상기 박막 트랜지스터는,폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과;상기 액티브층을 덮는 게이트 절연막과;상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극과;상기 게이트 전극을 덮는 층간 절연막과;상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극과;상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비하는 것을 특징으로 액정표시장치.
- 제 1 항에 있어서,상기 층간 절연막은 0.5 ~ 1.0㎛의 두께로 형성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 드레인 전극이 상기 게이트 전극과 중첩되는 영역의 폭은 상기 층간 절 연막의 두께보다 넓은 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 액정표시장치는,다수의 데이터 전극과,상기 데이터 전극과 교차하는 다수의 게이트 전극과,상기 데이터 전극과 상기 게이트 전극에 의해 정의된 화소영역에 형성되는 액정셀들과;상기 데이터 전극에 데이터 신호를 공급하기 위한 데이터 구동회로부와;상기 게이트 전극에 스캔 신호를 공급하기 위한 게이트 구동회로부를 구비하고;상기 데이터 구동회로와 상기 게이트 구동회로 중 적어도 어느 하나는 다수의 상기 박막 트랜지스터가 병렬 조합된 CMOS 회로를 구비하는 것을 특징으로 하는 액정표시장치.
- 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층을 형성하는 단계와;상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와;상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극을 형성하는 단계와;상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계와;상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극을 형성하는 단계와;상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극 형성하는 단계를 포함하는 것을 특징으로 액정표시장치의 제조방법.
- 제 5 항에 있어서,상기 층간 절연막은 0.5 ~ 1.0㎛의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 5 항에 있어서,상기 드레인 전극이 상기 게이트 전극과 중첩되는 영역의 폭은 상기 층간 절연막의 두께보다넓은 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097694A KR101074962B1 (ko) | 2004-11-25 | 2004-11-25 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097694A KR101074962B1 (ko) | 2004-11-25 | 2004-11-25 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060058794A true KR20060058794A (ko) | 2006-06-01 |
| KR101074962B1 KR101074962B1 (ko) | 2011-10-18 |
Family
ID=37156173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040097694A KR101074962B1 (ko) | 2004-11-25 | 2004-11-25 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101074962B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140028999A (ko) * | 2012-08-31 | 2014-03-10 | 엘지디스플레이 주식회사 | 평판표시장치 |
| KR20140076997A (ko) * | 2012-12-13 | 2014-06-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN111739905A (zh) * | 2019-03-19 | 2020-10-02 | 三星显示有限公司 | 显示装置 |
| CN111739905B (zh) * | 2019-03-19 | 2024-05-28 | 三星显示有限公司 | 显示装置 |
-
2004
- 2004-11-25 KR KR1020040097694A patent/KR101074962B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140028999A (ko) * | 2012-08-31 | 2014-03-10 | 엘지디스플레이 주식회사 | 평판표시장치 |
| KR20140076997A (ko) * | 2012-12-13 | 2014-06-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN111739905A (zh) * | 2019-03-19 | 2020-10-02 | 三星显示有限公司 | 显示装置 |
| CN111739905B (zh) * | 2019-03-19 | 2024-05-28 | 三星显示有限公司 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101074962B1 (ko) | 2011-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| US7985969B2 (en) | Transistor and display and method of driving the same | |
| JP2010003910A (ja) | 表示素子 | |
| JPH07297407A (ja) | 半導体集積回路 | |
| JP2008020660A (ja) | 液晶表示装置 | |
| KR100675626B1 (ko) | 액정표시소자 | |
| US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
| US20110186848A1 (en) | Semiconductor device and display device | |
| KR101136296B1 (ko) | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101494205B1 (ko) | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 | |
| KR100877479B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101074962B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2008311545A (ja) | 表示装置 | |
| US9035299B2 (en) | Semiconductor device and method for producing same | |
| JP3548063B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100580553B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100640051B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20060121480A (ko) | 액정 표시 장치 및 이의 제조방법 | |
| KR101147266B1 (ko) | 폴리형 박막 트랜지스터 기판 및 제조 방법 | |
| KR101001430B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100929666B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20050050240A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101066485B1 (ko) | 액정 표시 장치의 소자 | |
| KR100947778B1 (ko) | 액정표시소자의 제조 방법 | |
| KR20060067041A (ko) | 박막트랜지스터 기판 및 그 제조방법과 그를 가지는 액정표시 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 9 |