KR20060054062A - 고효율 오디오 증폭기를 위한 방법 - Google Patents

Abstract

본 발명은 스피커를 구동하기 위해 오디오 신호를 증폭하는 회로 및 방법을 개시한다. 추가적인 피드백 회로가 오디오 증폭기 내에 추가되어 오디오 증폭기의 증폭기단과 출력단을 연결한다. 피드백 회로는 오디오 증폭기의 출력전압이 포화 근처에 있지 않는 동안에는 턴오프된다. 오디오 증폭기의 출력전압이 포화에 가까워지면, 피드백 회로가 턴온되어 가청 잡음을 감소시킨다.

오디오 증폭기, 오디오 앰프, 피드백, 회로, 제너 다이오드

Description

고효율 오디오 증폭기를 위한 방법{METHOD FOR HIGH EFFICIENCY AUDIO AMPLIFIER}

이하의 도면들은 본 발명의 실시예들을 도시한 것이다. 이들 도면 및 실시예들은 본 발명에 대한 예시를 제공하며, 비제한적이고 비망라적인 것이다.

도 1은 제안된 포화방지(anti-saturation) 회로를 갖는 브릿지 연결된 부하(BTL; bridge tied load) 클래스 D 증폭기의 단순화시킨 설계도.

도 2는 BTL 클래스 D 증폭기 내의 본 발명에 대한 예시도.

도 3은 BTL 클래스 D 증폭기에서 본 발명이 있는 것과 없는 것의 출력 파형 도면.

본 출원은 2004년 10월 18일에 출원된 미국가출원 제 60/620,149호의 우선권을 주장하며, 이는 본 명세서에 참조로 통합되어 있다.

본 발명은 일반적으로 오디오 신호 처리에 관한 것이며, 구체적으로는 오디오 신호 증폭 및 다른 오디오 신호 처리를 위한 클래스 D 증폭기를 포함하는 시스템에 관련되어 있다.

클래스-D 오디오 증폭기는 전력 효율성 때문에 오디오 증폭에 종종 이용된다. 일반적으로 클래스 D 오디오 증폭기는 최소화된 내부 전력 소모를 갖는 스위치 모드에서 동작한다. 클래스 D 오디오 증폭기는 출력단에서 구형파를 출력하는데, 이는 부하에 도달되기 전에 필터링된다. 필터링된 신호파는 입력 신호파의 증폭된 버전이다. 클래스 D 오디오 증폭기는 일반적으로 고전력 애플리케이션들에서 이용된다. 저전력 애플리케이션들에서는, 클래스 A/B 증폭기가 여전히 인기있다.

입력 오디오 신호가 오디오 증폭기의 선형 범위를 넘어서면, 증폭기의 출력은 포화된다. 증폭기가 포화 조건에 진입하는 때와 포화 조건을 벗어나는 때, 도 3에 지적된 바와 같이 오디오 대역에서의 진동(oscillation)이 종종 관측된다. 이것은 결과적으로 가청 잡음인 "클리핑(clipping)"으로 나타날 수 있다. 이 문제는 클래스 D 오디오 증폭기에서는 좀 더 심각해지는데, 왜냐하면 스위칭 전원이 최소의 온 오프(on and off) 시간 제약때문에 스위칭 주기를 건너 뛸(skip) 수 있기 때문이다. 전원이 상당한 사이클을 건너 뛰는 경우, 결과적인 동작 주파수(effective operation frequency)는 가청 주파수 범위로 진입하여 예기치않은 가청 잡음을 야기할 수 있다.

이 문제를 해결하기 위한 몇 개의 방법이 알려져 있다. 첫째 방법은 클램핑 회로로 입력 신호의 진폭을 제한하는 것이다. 그러나, 오디오 소스의 출력 임피던스 정보가 없으면, 이 방법은 실시하지 못할 수 있으며, 오디오 신호의 품질을 저하시킬 수 있다. 둘째 방법은 클래스-D 오디오 증폭기 앞에 자동 이득 제어(AGC; automatic gain control) 전증폭기(pre-amplifier)를 추가하는 것이다. 이 AGC 전증폭기는 입력 신호 진폭을 제한하여 출력이 포화되는 것을 방지하지만, 구현이 비교적 복잡하며 상당한 비용이 들어간다. 이러한 제약은 저주파 오디오 신호에서 좀 더 심각해질 수 있다. 셋째 방법은 고대역 필터(high-pass filter)를 추가하여 클래스-D 증폭기를 통과하는 최소 오디오 주파수를 제한하는 것인데, 이것은 문제를 완전히 해결할 수는 없다.

따라서, 클래스 D 오디오 증폭기에서 포화 근처의 오디오 잡음을 감소시키기 위한 개선이 요구된다.

여기에서는 고효율 오디오 신호 증폭과, 그 밖의 오디오 신호 처리들을 위해 오디오 증폭기 및 수반(accompanying) 회로를 사용하는 방법 및 시스템의 실시예들이 상세히 기술된다. 이하의 설명에서, 예시 회로들 및 이들 회로 소자들에 대한 예시 값들과 같은 소정의 구체적인 세부사항은 본 발명의 실시예들에 대한 포괄적인 이해를 제공하도록 포함된 것이다. 그러나 당업자라면, 본 발명이 하나 또는 그 이상의 구체적인 세부사항이 없어도, 또는 다른 방법, 소자, 재료 등을 가지고 실시될 수 있음을 알 수 있을 것이다.

이하의 실시예들 및 태양들은 시스템, 회로 및 방법과 관련하여 설명되지만, 이는 예시적으로 도시한 것이다. 다양한 실시예들에서, 전술한 문제가 감소 또는 제거되었으며, 다른 실시예들은 다른 개선에 관한 것이다.

본 발명은 고효율 오디오 신호 증폭 방법 및 회로에 관한 것이다. 오디오 증폭기에서 제안된 회로는 포화 상태 근처의 출력 전압을 검출하고, 증폭기에 있는 증폭기 제어단의 폐루프 이득(close-loop gain)을 조정하여 출력 전압이 "클리핑"되는 것을 방지하고 포화 근처의 오디오 신호 진동을 제거한다.

도 1은 본 발명에 따른 단순화시킨 시스템의 일 실시예이다. 시스템은 증폭기 제어단(AA)과 출력단(OO)을 포함한다.

증폭기 제어단(AA)에서, 오디오 신호 입력은 저항(R1)을 통해 입력노드(VN)로 연결된다. 접지가 저항(R3)을 통해 입력 노드(VP)에 연결된다. VN과 VP는 커패시터(Cs)에 의해 연결된다. VN은 비교기(CMP1)의 네거티브 입력단자이며, VN은 또한 비교기(CMP2)의 포지티브 입력단자이다. VP는 비교기(CMP1)의 포지티브 입력단자이며, VP는 또한 비교기(CMP2)의 네거티브 입력단자이다. CMP1의 출력 신호는 조정가능한 저항(R2)을 통해 VN으로 피드백된다. CMP2의 출력신호는 또 다른 조정가능한 저항(R4)을 통해 VP로 피드백된다.

증폭기 제어단과 출력단은 노드들(SW1 및 SW2)에서 연결된다. 출력단(OO)에서, SW1의 구형파는 인덕터(Lf1) 및 접지에 연결되어 있는 커패시터(Cf1)에 의해 필터링된 후, 출력노드(OUT1)로 전달된다. SW2의 구형파는 인덕터(Lf2) 및 접지에 연결되어 있는 커패시터(Cf2)에 의해 필터링된 후, 출력노드(OUT2)로 전달된다. 출력단(OO)은 스피커를 더 포함한다.

시스템의 출력전압, CMP1의 출력전압(V_ou1)과 CMP2의 출력전압(V_out2)은 근사 적으로 다음의 수식으로 나타낼 수 있다:

R1=R3=R_i, R2=R4=R_f라는 조건 하에,

수식(4)로부터, 증폭기의 폐루프 이득은 (R_f/R_i)와 같다. 본 발명의 일 실시예에서, OUT1과 OUT2에서의 출력전압들이 포화에 가깝게 되면, R2와 R4 양자 모두 조정가능하다. 그러므로 OUT1과 OUT2에서의 출력신호가 포화에 가깝게 되면, 증폭기의 폐루프 이득이 조정가능하다.

도 2의 BTL 클래스 D 증폭기에 실시예의 일 예시가 도시되어 있다. 시스템은 클래스 D 증폭기 회로(A)와 출력단(O)를 포함한다.

회로(A)에서, 입력신호는 커패시터(C1) 및 저항(R1)을 통해 노드(X1)로 연결된다. 접지가 커패시터(C2) 및 저항(R2)을 통해 노드(X2)에 연결된다. 커패시터 (C1)는 입력신호의 DC성분을 차단하기 위해 도입된다. 노드들(X1 및 X2)은 커패시터(C3)에 의해 연결된다. 노드(SW1)의 신호는 접지된 커패시터(C9)에 연결된 저항(R9)을 통해서, 그리고 저항(R5)를 통해서 X1으로 피드백된다. 노드(SW2)의 신호는 접지된 커패시터(C10)에 연결된 저항(R10)을 통해서, 그리고 저항(R7)을 통해서 X2로 피드백된다.

출력단(O)에서, SW1의 구형파는 인덕터(L1) 및 접지에 연결되어 있는 커패시터(C11)에 의해 필터링된 후, 출력노드(OUT1+)로 전달된다. SW2의 구형파는 인덕터(L2) 및 접지에 연결되어 있는 커패시터(C12)에 의해 필터링된 후, 출력노드(OUT1-)로 전달된다. 출력단(O)은 스피커(SP1:A)와 같은 부하를 구동시키는데 사용된다. 커패시터(C13)가 SP1:A와 병렬로 연결되어 OUT1+ 및 OUT1- 사이에 연결되어 있다.

A의 상단부분에서, OUT1+의 전압신호는 2개의 배면결합된(back-to-back) "제너(Zener)" 다이오드들(Q1 및 Q3) 및 저항(R6)을 통해 X1으로 피드백된다. "제너" 다이오드들(Q1 및 Q3)을 턴온시키기 위한 최소의 출력전압은 |V1|이다. Q1, Q3 및 R6를 통한 피드백 회로는 OUT1+에서 출력전압의 절대값이 |V1|보다 작을 동안은 끊긴 상태이다. 증폭기(A)의 폐루프 이득은 R_f/R_i와 같다. OUT1+의 출력전압이 V1보다 크거나, -V1보다 작으면, Q1 및 Q3가 턴온되고 Q1, Q3 및 R6를 통한 피드백 회로가 연결된다. A의 상단부분의 폐루프 이득은 R_f'/R_i으로 감소한다. R_f'은 2개의 병렬회로에서의 효과 저항이다. 2개의 병렬회로 중 하나는 R5 및 접지된 C9를 갖 는 R9가 직렬연결된 것이다. 다른 회로는 R6, Q1 및 Q3가 직렬연결된 것이다. R_f'은 (R5+R9) 또는 (R6+R_Q1+R_Q2) 중 어느 하나보다 작다. 그 결과 OUT1+의 출력전압이 V1보다 크거나 -V1보다 작으면, A 상단부분의 폐루프 이득은 감소한다.

A의 하단부분에서, OUT1-의 전압신호는 2개의 배면결합된 "제너" 다이오드들(Q2 및 Q4) 및 저항(R8)을 통해 X2로 피드백된다. "제너" 다이오드들(Q2 및 Q4)을 턴온시키기 위한 최소의 출력전압은 |V1|이다. Q2, Q4 및 R8를 통한 피드백 회로는 OUT1-에서 출력전압의 절대값이 |V1|보다 작은 동안은 끊긴 상태이다. 증폭기(A)의 하단부분 폐루프 이득 또한 R_f/R_i와 같다. OUT1-의 출력전압이 V1보다 크거나, -V1보다 작으면, Q2 및 Q4가 턴온되고 Q2, Q4 및 R8를 통한 피드백 회로가 연결된다. A의 하단부분의 폐루프 이득은 R_f''/R_i으로 감소한다. R_f''은 2개의 병렬회로에서의 효과 저항이다. 2개의 병렬회로 중 하나는 R7 및 접지된 C10를 갖는 R10가 직렬연결된 것이다. 다른 회로는 R8, Q2 및 Q4가 직렬연결된 것이다. R_f''은 (R7+R10) 또는 (R8+R_Q2+R_Q4) 중 어느 하나보다 작다. 그 결과 OUT1-의 출력전압이 V1보다 크거나 -V1보다 작으면, A 하단부분의 폐루프 이득은 감소한다. 따라서, 회로는 저주파 진동이 없는 깨끗한 출력전압을 출력한다.

본 발명에서, 증폭기 회로와 출력단 사이에 추가적인 피드백 회로가 개시된다. 피드백 회로는 증폭기 회로의 입력단자와 증폭기 회로의 출력단자 또는 출력단의 출력단자를 연결한다. 출력전압의 절대값이 미리 설정된 값, |V1|보다 작을 동안은 피드백 회로는 정상적으로 턴오프된다. 출력전압의 값이 |V1|을 넘어서거나, 포화 조건 근처가 되면, 피드백 회로는 턴온된다. 추가적인 피드백 회로가 기존의 피드백 회로와 병렬로 연결되기 때문에, 추가적인 피드백 회로가 턴온되면, 피드백 회로의 효과 저항은 감소한다. 따라서, 출력전압이 포화에 가깝게 되면, 증폭기 회로의 폐루프 이득은 감소한다. 출력전압의 값이 |V1|을 넘어서거나 포화에 가깝게 되면, 출력전압의 이득이 작아지고 더 휘어진다. 그 결과, 출력전압이 포화에 가까이 있을 때, 오디오 잡음이 상당히 감소 또는 제거된다.

본 명세서에서 개시된 본 발명 및 그의 애플리케이션들에 대한 설명은 예시적인 것이며, 본 발명의 범위를 제한하도록 의도되지 않는다. 본 명세서에서 개시된 실시예들의 변형 및 수정이 가능하며, 실시예들의 다양한 소자에 대한 균등물 및 실시 대안은 당업자에게 공지된 것이다. 본 발명의 사상과 범위를 벗어나지 않고, 본 명세서에 개시된 실시예들의 다른 변형 및 수정이 이루어질 수 있다.

본 발명에서, 오디오 증폭기의 증폭기 회로와 출력단 사이에 추가적인 피드백 회로가 개시되어, 출력전압이 포화 근처일 때, 오디오 잡음이 상당히 감소 또는 제거된다.

Claims (20)

1. 오디오 입력 신호를 제공하는 단계;

   상기 입력 신호로부터 전압 신호를 유도하고, 상기 전압 신호를 증폭기 제어단을 통해 출력단으로 제공하는 단계;

   상기 전압 신호가 포화에 가까울 때에만 턴온되는 피드백 회로를 통해 상기 전압 신호를 상기 증폭기 제어단으로 제공하는 단계; 및

   상기 전압 신호를 필터링하고, 상기 출력단을 통해 출력 신호를 획득하는 단계

   를 포함하는 방법.
2. 제1항에 있어서, 상기 피드백 회로는, 상기 전압 신호가 포화에 가까워지면 상기 증폭기 제어단의 폐루프 이득을 조정하는 조정가능한 이득 회로(adjustable-gain circuit)를 포함하는 방법.
3. 제2항에 있어서, 상기 조정가능한 이득 회로는, 상기 증폭기 제어단 및 상기 출력단 사이에 연결되어 상기 전압 신호가 포화에 가까워지면 자기의 저항을 조정하는 조정가능한 저항 회로를 포함하는 방법.
4. 제3항에 있어서, 상기 조정가능한 저항 회로는 상기 전압 신호가 포화에 가 까워질 때에만 턴온되는 저항 회로를 포함하는 방법.
5. 제4항에 있어서, 상기 저항 회로는 저항 및 직렬연결된 2개의 배면결합(back-to-back) "제너(Zener)" 다이오드를 포함하는 방법.
6. 오디오 입력 신호를 제공하는 단계;

   상기 입력 신호로부터 증폭기 제어단을 통해 전압 신호를 유도하는 단계;

   상기 전압 신호를 필터링하고, 출력단을 통해 출력 신호를 유도하는 단계; 및

   상기 출력 신호가 포화에 가까울 때에만 턴온되는 피드백 회로를 통해 상기 출력 신호를 상기 증폭기 제어단으로 제공하는 단계;

   를 포함하는 방법.
7. 제6항에 있어서, 상기 피드백 회로는, 상기 출력 신호가 포화에 가까워지면 상기 증폭기 제어단의 폐루프 이득을 조정하는 조정가능한 이득 회로를 포함하는 방법.
8. 제7항에 있어서, 상기 조정가능한 이득 회로는, 상기 증폭기 제어단 및 상기 출력단 사이에 연결되어 상기 출력 신호가 포화에 가까워지면 자기의 저항을 조정하는 조정가능한 저항 회로를 포함하는 방법.
9. 제8항에 있어서, 상기 조정가능한 저항 회로는 상기 출력 신호가 포화에 가까워질 때에만 턴온되는 저항 회로를 포함하는 방법.
10. 제9항에 있어서, 상기 저항 회로는 저항 및 직렬연결된 2개의 배면결합 "제너" 다이오드를 포함하는 방법.
11. 오디오 입력 신호를 수신하고, 전압 신호를 발생시키는 증폭기 제어단;

    상기 전압 신호를 필터링하고 출력 전압 신호를 생성하는 출력단; 및

    상기 증폭기 제어단 및 상기 출력단 사이에 연결된 피드백 회로로서, 상기 출력 신호가 포화에 가까워지면 턴온되는 피드백 회로

    를 포함하는 회로.
12. 제11항에 있어서, 상기 피드백 회로는, 상기 출력 신호가 포화에 가까워지면 상기 증폭기 제어단의 폐루프 이득을 조정하는 조정가능한 이득 회로를 포함하는 회로.
13. 제12항에 있어서, 상기 조정가능한 이득 회로는, 상기 출력 신호가 포화에 가까워지면 자기의 저항을 조정하는 조정가능한 저항 회로를 포함하는 회로.
14. 제13항에 있어서, 상기 조정가능한 저항 회로는 상기 증폭기 제어단과 상기 출력단 사이에 연결되고 상기 출력 신호가 포화에 가까워질 때에만 턴온되는 저항 회로를 포함하는 회로.
15. 제14항에 있어서, 상기 저항 회로는 저항 및 직렬연결된 2개의 배면결합 "제너" 다이오드를 포함하는 회로.
16. 제11항에 있어서, 상기 피드백 회로는 상기 전압 신호가 포화에 가까워지면, 턴온되는 회로.
17. 제16항에 있어서, 상기 피드백 회로는, 상기 전압 신호가 포화에 가까워지면 상기 증폭기 제어단의 폐루프 이득을 조정하는 조정가능한 이득 회로를 포함하는 회로.
18. 제17항에 있어서, 상기 조정가능한 이득 회로는, 상기 전압 신호가 포화에 가까워지면 자기의 저항을 조정하는 조정가능한 저항 회로를 포함하는 회로.
19. 제18항에 있어서, 상기 조정가능한 저항 회로는, 상기 증폭기 제어단과 상기 출력단 사이에 연결되고 상기 전압 신호가 포화에 가까워질 때에만 턴온되는 저항 회로를 포함하는 회로.
20. 제19항에 있어서, 상기 저항 회로는 저항 및 직렬연결된 2개의 배면결합 "제너" 다이오드를 포함하는 회로.

Images