KR20060051409A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20060051409A
KR20060051409A KR1020050087068A KR20050087068A KR20060051409A KR 20060051409 A KR20060051409 A KR 20060051409A KR 1020050087068 A KR1020050087068 A KR 1020050087068A KR 20050087068 A KR20050087068 A KR 20050087068A KR 20060051409 A KR20060051409 A KR 20060051409A
Authority
KR
South Korea
Prior art keywords
lines
scan
line
capacitor
lcd
Prior art date
Application number
KR1020050087068A
Other languages
English (en)
Other versions
KR100678544B1 (ko
Inventor
겐지 하라다
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20060051409A publication Critical patent/KR20060051409A/ko
Application granted granted Critical
Publication of KR100678544B1 publication Critical patent/KR100678544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

액정 표시 장치(1)는 주사선 Y(1) ~ Y(30)과 커패시터 선 CL(1) ~ CL(30)을 순차적으로 구동하고, 이와 동시에, 주사선 Y(211) ~ Y(240)과 커패시터 선 CL(211) ~ CL(240)을 순차적으로 구동하고, 이후에, 주사선 Y(31) ~ Y(210)과 커패시터 선 CL(31) ~ CL(210)을 순차적으로 구동함으로써 화면비가 16:9인 화상을 표시한다.
액정 표시 장치, 화면비, 주사선, 커패시터 선

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 화면비(aspect ratio) 16:9인 화상이 표시되는 4:3의 화면비를 갖는 화면을 도시하는 도면.
도 2는 관련 기술에 따른 LCD(2)의 액정 패널을 도시하는 회로도.
도 3은 도 2의 액정 표시 패널 및 이에 관련된 회로를 도시하는 회로도.
도 4는 도 2의 LCD(2)에서 전압 파형을 도시하는 도면.
도 5는 본 발명의 제1 실시예에 따른 LCD(1)를 도시하고 그의 시퀀스를 드라이브하는 블록도.
도 6은 제1 실시예에 따른 LCD(1)에서 주사선 Y과 커패시터 선 CL에서의 전압 파형을 도시하는 도면.
도 7은 화면비 4:3인 화상을 표시하는 경우에, 제1 실시예에 따른 LCD(1)에서 선들의 극성을 도시하는 모델.
도 8은 화면비 16:9인 화상을 표시하는 경우에, 제1 실시예에 따른 LCD(1)에서 선들의 극성을 도시하는 모델.
도 9는 본 발명의 제2 실시예에 따른 LCD(1A)를 도시하고, 그의 시퀀스를 드라이브하는 회로도.
도 10은 화면비가 16:9인 화상을 표시하는 경우에, 제2 실시예에 따른 LCD(1A)에서 선들의 극성을 도시하는 모델.
<도면의 주요 부분에 대한 부호의 설명>
1: LCD
10: 수평 주사 회로
11: 신호선 드라이버
SR: 시프트 레지스터
CD: 단위 회로
CL: 커패시터 선
X: 신호선
Y: 주사선
ASW: 화면비 스위치
PSW: 프라차지 스위치
특허 문헌 1 : 일본 공개 특허 공보 평5-199482호
특허 문헌 2 : 일본 공개 특허 공보 평8-314421호
특허 문헌 3 : 일본 공개 특허 공보 2001-051643호
<관련 출원의 상호 참조>
이 출원은 2004년 9월 17일자로 출원된 일본 특허 출원 2004-271278호에 기초한 것으로 그 우선권을 주장한다. 그 전체 내용은 본 명세서에 참고로 통합된다.
<발명의 분야>
본 발명은 여백 표시 영역들(marginal display areas)을 구동하기 위해 고주파수를 필요로 하지 않고, 구조가 단순하고, 전력 소비가 적고, 높은 응답성을 성취하는 액정 표시 장치에 관한 것이다.
<종래 기술에 대한 설명>
4:3의 화면비(aspect ratio)를 채용하는 NTSC 시스템이 표준 텔레비전 시스템이기는 하지만, 16:9의 화면비를 채용하는 와이드-비전(wide-vision) 시스템의 개발로 그에 따른 비디오 소프트웨어의 제작이 확대되어, 사람들이 보다 현실감 있는 비디오 프로그램들을 즐길 수 있게 되었다.
4:3의 화면비를 갖는 표시 장치들은 16:9의 화면비를 갖는 비디오 프로그램들에 대처할 필요가 있다. 이를 위하여, 와이드-비전 모드를 지원하는 액정 텔레비전 세트 및 비디오 카메라가 개발되었다.
도 1은 4:3의 화면비를 갖고 16:9의 화면비를 지원하는 표시 장치를 보여준다. 도 1의 표시 장치는, 16:9 화면비의 비디오 신호를 수신하면, 4:3 화면비의 화면 상의 상부 및 하부 여백 영역들을 설정한다. 상부 및 하부 여백 영역들 사이에, 16:9 화면비의 화상을 표시하기 위한 16:9의 화면비를 갖는 중앙 영역이 확보된다. 상부 및 하부 여백 영역들이 없다면, 16:9 화면비의 화상은 도 1의 화면 상 에서 수직으로 확장될 것이다.
도 1의 관련 기술에 따르면, 상부 및 하부 여백 영역들을 구동하기 위한 주파수는 4:3 화면비의 화상을 표시하기 위해 사용되는 주파수보다 높아야 한다. 그 이유는 240개 주사선을 갖고 NTSC 시스템을 채용하는 액정 표시 장치(이하에서는 "LCD"라 한다)에 기초하여 설명될 것이다. 이 LCD의 4:3 화면비의 화면을 구동하는 데는 15.3 ms가 필요한데, 이것은 63.6 ㎲의 수평 주사 주기(horizontal scan period)와 수평 주사선의 수인 240을 곱하여 얻어지는 값이다. 이 화면에서 확보된 16:9 화면비의 중앙 영역을 구동하는 데도 15.3 ms가 필요하다.
이 화면에서 규정된 상부 및 하부 여백 영역들은 각각 30개 주사선을 포함한다. 4:3 화면비에 대한 구동 주파수로 상부 및 하부 여백 영역들을 구동하는 데는 3.8 ms (= 63.6 ㎲의 수평 주사 주기 × 60)의 시간이 걸린다. 그러면, 상부 및 하부 여백 영역들 및 중앙 영역을 구동하기 위한 총 시간은 16.7 ms의 1 필드 주기(field period)를 초과하는 19.1 ms (= 15.3 ms + 3.8 ms)일 것이다. 따라서, 상부 및 하부 여백 영역들은 고주파수로 구동되어야 한다.
보다 상세하게는, 상부 및 하부 여백 영역들을 형성하는 60개 주사선은 1.4 ms (= 16.7 ms - 15.3 ms) 내에서 구동되어야 하고, 따라서, 여백 영역들에 대한 수평 주사 주기는 23.3 ㎲ (= 1.4 ms / 60)이어야 한다. 즉, 16:9 화면비의 화상을 표시할 경우, 여백 영역들에 대한 구동 주파수는 4:3 화면비의 구동 주파수보다 약 2.7배 빨라야 한다. 이는 NTSC 시스템에 대해서만이 아니라 PAL 시스템에 대해서도 마찬가지이다.
구동 주파수를 증가시킬 경우 LCD의 각 화소 전극에서의 충전 부족을 초래할 수 있다. 만일 각 화소 전극이 불충분하게 충전되면, 상부 및 하부 여백 영역들에서 표시되는 블랙 컬러의 밝기가 중앙 영역에서 표시되는 블랙 컬러와 다를 것이다.
이러한 문제를 극복하기 위하여, 특허 문헌 1(일본 공개 특허 공보 평5-199482호)은 상부 및 하부 여백 영역들에서 주사 전극들의 전위를 신호 전극들의 전위와 등화시키는(equalize) LCD를 개시하고 있다. 특허 문헌 2(일본 공개 특허 공보 평8-314421호)는 상부 및 하부 여백 영역들의 주사선들에 블랙 정보를 기입하는 LCD를 개시하고 있다.
특허 문헌 3(일본 공개 특허 공보 2001-051643호)은 도 2 내지 4에 도시된 LCD(2)를 개시하고 있는데, 여기서 도 2는 LCD(2)의 액정 패널을 도시하는 회로도이고, 도 3은 그 액정 패널 및 관련 부품들을 도시하는 도면이고, 도 4는 LCD(2)에서의 전압 파형들을 도시하는 도면이다.
도 2에서, 신호선 드라이버(11)는 매 수평 주사 주기(H)마다 그 극성이 반전되는 비디오 신호를 수신한다. 수평 주사 회로(10)는 제어 신호에 따라서 샘플링 펄스들을 생성한다. 이 샘플링 펄스들에 응답하여, 신호선 드라이버(11)는 신호선들(X)에 비디오 신호를 순차적으로 공급한다.
LCD(2)는 4:3의 화면비를 갖는 화면에서 상부 여백 영역을 설정하여, 화면의 나머지 하부 영역이 16:9 화면비의 화상을 표시하기 위해 16:9의 화면비를 가질 수 있게 한다.
와이드-뷰(wide-view) 제어 신호는, 도 4에 도시된 바와 같이, 하부 영역을 구동하는 기간 중에 저 전압 상태이다. 하부 영역을 구동하는 기간 중에, 도 3에 도시된 스위치는 액정 패널에 프라차지 펄스 신호를 공급하는 프리차지 펄스 발생기에 접속된다. 하부 영역을 구동하는 기간 중에, 프리차지 제어 신호는 도 4에 도시된 바와 같이 온(ON)과 오프(OFF)를 교호한다. 도 2의 LCD(2)에서, 프라차지 스위치들(PSW)은 프리차지 제어 신호를 신호선들(X)에 공급하기 위해 프리차지 제어 신호의 온 기간 동안에 온 상태로 설정된다. 프라차지 스위치들이 오프로 될 때, 신호선 드라이버(11)는 비디오 신호를 신호선들(X)에 공급한다. 프라차지 펄스 신호 또는 비디오 신호가 신호선들(X)에 공급되는 기간 동안에, 주사선 드라이버(13)는 주사선들(Y)을 구동한다. 프리차지 펄스 또는 비디오 신호는, 주사선들(Y) 중 대응하는 것에 의해 도전 상태가 되는 화소 트랜지스터들 Q을 통하여, 화소 트랜지스터들 Q에 접속된 화소 전극들(P)에 공급된다. 그 결과, 신호의 진폭에 의존하는 강도의 전계가 화소 전극들(P) 각각에 관련된 액정층에 인가되고, 해당 액정층은 전계의 강도에 의존하는 양의 광을 방출한다.
와이드-뷰 제어 신호는, 도 4에 도시된 바와 같이, 여백 영역을 구동하는 기간 중에 고 전압 상태이다. 여백 영역을 구동하는 기간 중에, 도 3에 도시된 스위치는 액정 패널에 와이드-뷰 펄스 신호를 공급하는 와이드-뷰 펄스 발생기에 접속된다. 이 때, 신호선 드라이버(11)는 신호선들(X)에 아무런 비디오 신호도 공급하지 않고, 와이드-뷰 펄스 신호는, 와이드-뷰 제어 신호로 인해 온 상태인, 프라차지 스위치들(PSW)을 통하여 신호선들(X)에 공급된다. 와이드-뷰 펄스 신호가 신호 선들(X)에 공급되는 기간 동안에, 주사선 드라이버(13)는 주사선들(Y)을 구동한다. 와이드-뷰 펄스 신호는, 주사선들(Y) 중 대응하는 것에 의해 도전 상태가 되는 화소 트랜지스터들 Q을 통하여, 화소 트랜지스터들 Q에 접속된 화소 전극들(P)에 공급된다. 그 때, 각각의 대응하는 액정층은 신호의 진폭에 의존하는 강도의 광을 방출한다.
4:3 및 16:9의 2개의 화면비를 실현하기 위하여, 특허 문헌 1 및 2에 개시된 LCD들은 부가적인 구동 시스템, 메모리, 주사 변환기(scan converters) 등을 필요로 한다. 그러므로, 이들 관련 기술의 LCD들은 복잡하고 크고 많은 전력을 소비한다. 특허 문헌 3에 개시된 LCD는 프리차지 펄스 신호의 진폭보다 크게 와이드-뷰 펄스 신호의 진폭을 증가시켜야 한다. 또한, 이 관련 기술은 와이드 화면비가 수평 방향의 화소수를 증가시키기 때문에 와이드-뷰 펄스 신호의 전류 값을 증가시켜야 한다. 이로 인하여 도 3에 도시된 비디오 신호 처리 IC의 전력 소비가 증가하고 따라서 LCD의 전력 소비가 증가한다.
각종 응용을 위하여 사용되는 LCD들 중에서, 액정 텔레비전 세트 및 비디오 카메라의 EVF(전자식 뷰 파인더(electric view finders))용으로 사용되는 것들과 DVD(디지털 다용도 디스크(digital versatile disks))에 기록된 비디오 데이터를 표시하기 위한 것들은 고품질의 화상들을 표시하기 위해 향상된 응답성을 필요로 한다.
LCD의 응답성은, 예를 들어, 비디오 신호 상에 과구동 전압(over-drive voltage)을 겹침(superimposing)으로써 향상될 수 있다. 그러나, 이것은 과구동 전압을 계산하기 위한 디바이스들 및 선 메모리들을 필요로 하여, LCD의 복잡성과 비용을 증가시킨다.
본 발명의 목적은 여백 표시 영역들을 구동하기 위해 고주파수를 필요로 하지 않고, 구조가 단순하고, 전력 소비가 적고, 높은 응답성을 성취하는 LCD를 제공하기 위한 것이다.
이 목적을 달성하기 위하여, 본 발명의 제1 양태는 신호선들과, 상기 신호선들과 교차하는 주사선들과, 상기 신호선들과 주사선들의 교차부들에 각각 배치된 화소 트랜지스터들 - 각각의 화소 트랜지스터는 대응하는 주사선에 의하여 구동될 때 도전 상태가 됨 - 과, 상기 신호선들과 주사선들의 교차부들에 각각 배치된 화소 전극들 - 각각의 화소 전극에는 대응하는 화소 트랜지스터가 도전 상태가 될 때 대응하는 신호선을 통하여 공급된 비디오 신호가 기입됨 - 과; 상기 주사선들을 따라 각각 형성되어, 상기 화소 전극들 각각에 대해 보조 커패시터를 제공하는 커패시터 선들을 포함하는 어레이 기판을 구비한 LCD를 제공한다. 이 LCD는 또한 액정층과, 상기 액정층을 사이에 두고 상기 어레이 기판과 대향하는 대향 기판(counter substrate)과, 상기 신호선들에 비디오 신호를 공급하는 신호선 드라이버와, 상기 주사선들을 순차적으로 구동하는 주사선 드라이버와, 상기 커패시터 선들을 순차적으로 구동하는 커패시터 선 드라이버와, 상기 주사선들과 커패시터 선들을 구동함으로써 화상을 표시하는 표시 영역을 구비한다. 상기 표시 영역은 중앙 영역 및 상기 중앙 영역의 상측 및 하측에 있는 상부 및 하부 여백 영역들로 분할될 수 있 다. 이 경우, 상기 상부 및 하부 여백 영역들 내의 상기 주사선들 및 커패시터 선들은 동기적으로 구동된다.
이 제1 양태에 따른 LCD는 상부 및 하부 여백 영역들 내의 주사선들 및 커패시터 선들을 동기적으로 구동하여, 높은 구동 주파수에 대한 필요성을 제거한다. 이 제1 양태는 구조적으로 단순하여 전력 소비를 줄이고 커패시터 선들에 의해 높은 응답성을 실현한다.
본 발명의 제2 양태에 따르면, 상기 커패시터 선 드라이버는 각각의 필드 주기(field period) 내의 소정의 타이밍에서 상기 커패시터 선들 각각에게 한번에 하나씩 2개의 보상 전압을 교대로 인가한다. 이 제2 양태는 액정들에 인가되는 양(positive)과 음(negative)의 유효 전압들을 등화시키고 전체 액정층에 걸쳐서 전계의 균일한 분포를 실현한다. 이로 인해 LCD 상에서 강도가 고르지 않은 현상(intensity unevenness), 흔들림(flicker), 및 번인(burn-in) 현상 등이 방지된다.
본 발명의 제3 양태에 따르면, 상기 주사선 드라이버는 상기 주사선들을 각각 구동하기 위한 시프트 레지스터들을 구비하고, 상기 커패시터 선 드라이버는 상기 커패시터 선들을 각각 구동하기 위한 단위 회로들(unit circuits)을 구비한다. 상기 단위 회로들은, 그들 중 일부를 제외하고, 각각 상기 시프트 레지스터들 중 소정의 것에 의해 구동된다. 상기 일부 단위 회로들은 상기 여백 영역들이 처음에 구동되고 그 후에 상기 중앙 영역이 구동될 때 상기 중앙 영역에서 마지막으로 구동되는 것들이다. 상기 주사선 드라이버는 또한 상기 일부 단위 회로들을 구동하기 위한 시프트 레지스터들을 구비한다. 이 제3 양태는 중앙 영역에서 마지막으로 구동되는 커패시터 선들을 다른 커패시터 선들과 마찬가지로 구동하여, 전체 액정층에 걸쳐서 전계의 균일한 분포를 실현한다. 이로 인해 LCD 상에서 강도가 고르지 않은 현상, 흔들림, 및 번인 현상 등이 방지된다.
본 발명의 제4 양태는 선마다 상기 주사선들의 극성들을 교호함으로써 상기 중앙 영역 전에 상기 여백 영역들을 구동한다. 이 제4 양태에 따른 LCD는 상기 중앙 영역에서 마지막으로 구동되는 주사선의 극성을 상기 여백 영역들에서 처음에 구동되고 상기 중앙 영역에서 마지막으로 구동되는 선에 인접해 있는 선의 극성과 다르게 하는 유닛을 더 포함한다. 이 제4 양태는 중앙 영역에서 마지막으로 구동되는 선 및 여백 영역들에서 처음에 구동되고 상기 마지막으로 구동되는 선에 인접해 있는 선을 포함하는 액정층에 걸쳐서 균일한 AC 전계 분포를 실현한다. 이로 인해 LCD 상에서 강도가 고르지 않은 현상, 흔들림, 및 번인 현상 등이 방지된다.
본 발명의 제5 양태는 상기 신호선 드라이버, 주사선 드라이버, 및 커패시터 선 드라이버를 상기 어레이 기판 상에 상기 화소 트랜지스터들을 형성하는 동일 공정에서 상기 어레이 기판 상에 형성함으로써, LCD의 제조 공정 수를 줄인다. 이 제5 양태는 신호선 드라이버, 주사선 드라이버, 및 커패시터 선 드라이버를 포함하는 IC의 사이즈, 단자와 같은 부품들의 수, 및 상기 IC를 실장하기 위해 준비되어야 하는 주변 영역의 치수를 줄일 수 있다.
본 발명의 실시예들에 따른 LCD들이 첨부 도면들을 참조하여 설명될 것이다.
<제1 실시예>
본 발명의 제1 실시예에 따른 LCD(1)가 설명될 것이다. 도 5는 제1 실시예에 따른 LCD(1)와 그것의 구동 시퀀스를 나타내는 블럭도이다.
LCD(1)는 신호선들 X와 주사선들 Y가 서로 교차하고 있는 어레이 기판(도시되지 않음)과, 액정층(액정 소자들)과, 액정층을 사이에 두고 어레이 기판과 대향 배치된 대향 기판(도시되지 않음)을 포함한다. LCD(1)은 어레이 기판의 후면에 배치된 광원으로 기능하는 백라이트 유닛(도시되지 않음)을 가질 수 있다. LCD(1)는 대향 기판 상에 배치되는 컬러 필터를 가질 수 있다.
어레이 기판 상에는, 신호선들 X와 주사선들 Y가 서로 교차한다. 신호선들 X와 주사선들 Y의 각 교차점에는 화소 트랜지스터 Q와 화소 전극 P가 있다. 화소 트랜지스터 Q는 대응하는 주사선 Y가 구동될 때 도전 상태로 된다. 도전 상태 화소 트랜지스터 Q를 통해, 화소 전극 P는 대응하는 신호선 X로부터 비디오 신호를 수신한다. 커패시터 선 CL은 각각의 주사선 Y을 따라 형성되어, 화소 전극 P에 보조 커패시터 C를 제공한다.
화소 트랜지스터 Q는, 예를 들면, 박막 트랜지스터(TFT)이다. 실시예에 따르면, 화소 트랜지스터 Q의 게이트, 소스, 및 드레인은 대응하는 주사선 Y, 신호선 X, 및 화소 전극 P에 각각 접속된다.
주사선들 Y의 개수가 커패시터 선들 CL의 개수와 같으면 LCD(1)의 선들의 개수는 옵션이다. 실시예에 따르면, LCD(1)의 선들의 개수는 240이고, 선들은 선 1, 선 2 등으로 참조된다.
LCD(1)는 수평 주사 회로(10)와 신호선 드라이버(11)를 포함하는 신호선 구 동 회로를 포함한다. 신호선 드라이버(11)는 매 수평 주기(H)마다 극성이 반전되는 비디오 신호를 수신한다. 신호선 드라이버(11)는 신호선들 X에 각각 접속된 스위치들(도시되지 않음)을 갖는다. 수평 주사 회로(10)는 제어 신호를 수신하고 샘플링 펄스들을 생성한다. 샘플링 펄스들에 따르면, 신호선 드라이버(11)는 비디오 신호를 순차적으로 샘플링한다. 즉, 샘플링 펄스들에 따르면, 신호선 드라이버(11)는 스위치들을 순차적으로 턴온하고, 각 신호선 X에 신호선 X에 대응하는 스위치의 ON 기간 동안 비디오 신호를 공급한다.
각각의 주사선 Y에는 주사선 Y를 구동하기 위해 시프트 레지스터 SR과 버퍼 BF가 제공된다. 시프트 레지스터들 SR과 버퍼들 BF는 주사선 드라이버를 형성한다. LCD(1)에 주어진 수직 동기 신호가 선 1을 구동할 때, 시프트 레지스터 SR(1)(괄호 안의 숫자 1은 대응하는 선 번호를 나타냄)은 고전압 Vgh를 버퍼 BF(1)를 통해 주사선 Y(1)에 공급함으로써, 주사선 Y(1)을 선택한다. 마찬가지로, 선 240까지 시프트 레지스터들 SR과 버퍼들 BF는 수평 주사 주기의 인터벌들에서 순차적으로 구동되어 주사선들 Y를 순차적으로 구동한다.
각 커패시터 선 CL에는 커패시터 선 CL을 구동하기 위한 단위 회로 CD가 제공된다. 단위 회로들 CD는 커패시터 선 드라이버를 형성한다. 각 단위 회로 CD는 교대로 두개의 보상 전압들을 한번에 하나씩 각 필드 주기(NTSC 시스템에 따르면, 16.7㎲임) 내의 선정된 타이밍에 대응하는 커패시터 선에 인가한다. 실시예에 따르면, "선정된 타이밍"은 매 두번째 시프트 레지스터 SR의 출력의 상승 시이다.
본 실시예의 LCD(1)는 선 반전 기술을 채택한다. 즉, 주어진 필드 주기에서, LCD(1)는 선들의 극성을 선마다 또는 매 수평 주사 기간마다 반전한다. 더 구체적으로, LCD(1)는 대향 전극의 극성에 대해 소정의 선의 화소 전극들 P의 극성을 대향 전극의 극성에 대해 그 다음 선의 화소 전극들 P의 극성과 다르게 한다.
각각의 단위 회로 CD는 당해 단위 회로 CD가 존재하는 선으로부터 카운트하여 두번째 선에 위치하는 시프트 레지스터 SR에 의해 구동된다. 예를 들어, 단위 회로 CD(1)은 시프트 레지스터 SR(3)에 의해 구동되고, 단위 회로 CD(2)은 시프트 레지스터 SR(4)에 의해 구동된다. 단위 회로들 CD(209)와 CD(210)를 구동하는 시프트 레지스터들은 나중에 설명될 것이다.
LCD(1)에서, 시프트 레지스터 SRA1은 단위 회로 CD(239)만을 구동하기 위해 시프트 레지스터 SR(240)의 선 후에 배열된다. 시프트 레지스터 SRA1 후에, 시프트 레지스터 SRA2가 단위 회로 CD(240)만을 구동하기 위해 배치된다.
화면비 4:3의 화상을 표시하는 정상의 경우에, LCD(1)는 선들 1-240로 디스플레이 영역을 형성하고, 선 1부터 선 240까지 순차적으로 구동한다. 16:9 화면비의 와이드-뷰를 구현하기 위해, 또는 레터-박스 뷰를 구현하기 위해, LCD(1)는 선들 1 내지 30으로 상부 여백 영역을 형성하고, 선들 211 내지 240으로 하부 여백 영역을 형성하고, 선들 31 내지 210으로 중앙 영역을 형성한다. 중앙 영역은 16:9의 화면비의 유효 화상을 표시하기 위해 이용된다. LCD(1)는 상부 여백 영역의 선들을 오름 차순으로 구동하고, 이와 동기하여, 하부 여백 영역의 선들을 오름차순으로 구동한다. 그 후, LCD(1)는 중앙 영역의 선들을 오름 차순으로 구동한다.
16:9 화면비의 화상을 표시할 때, 시프트 레지스터들 SR(211)과 SR(212)은 주사선들 Y(211)와 Y(212)를 각각 구동하기 위해 이용된다. 이 경우, 시프트 레지스터들 SR(211)과 SR(212)은 소정의 필드 기간의 시작 시에 작동한다. 반면에, 단위 회로들 CD(209)와 CD(210)는 같은 필드 기간의 종료 시에 작동한다.
따라서, 시프트 레지스터들 SR(211)과 SR(212)이 단위 회로들 CD(209)와 CD(210)를 각각 구동하기 위해 구성된다면, 선들 209 및 210 각각 내의 주사선 Y의 구동 타이밍과 커패시터 선 CL의 구동 타이밍 사이의 시간차는 임의의 다른 선과 다를 것이다. 시간차 문제를 해결하기 위해, 실시예는 단위 회로 CD(209)만을 구동하기 위해 시프트 레지스터 SR(211)과는 분리하여 시프트 레지스터 SR(210) 후에 시프트 레지스터 SRB1을 배치한다. 또한, 실시예는 단위 회로 CD(210)만을 구동하기 위해 시프트 레지스터 SR(212)과는 분리하여 시프트 레지스터 SRB1 후에 시프트 레지스터 SRB2를 배치한다.
화면비 스위치 ASW는 시프트 레지스터 SR(211)을 하나씩 작동시키기 위한 소스를 공급한다. 화면비 스위치 ASW는 시프트 레지스터 SR(210)로부터 시프트 레지스터 SRB1을 작동시키기 위한 신호선에 접속된 단자 ASW1과, 수직 동기 신호를 공급하기 위한 신호선에 접속된 단자 ASW2와 시프트 레지스터 SR(211)을 작동시키기 위한 신호선에 접속된 단자 ASW3을 갖는다. 4:3 화면비의 화상을 표시하는 정상의 경우에, 단자들 ASW1과 ASW3은 서로 접속되어, 시프트 레지스터 SR(210)이 시프트 레지스터 SR(211)을 구동할 수 있다. LCD(1)가 16:9 화면비의 화상을 표시하기 위해 와이드-뷰 제어 신호를 수신하면, 단자들 ASW2와 ASW3은 서로 접속되어, 수직 동기 신호가 시프트 레지스터 SR(211)을 구동할 수 있다.
각각의 신호선 X는 프리차지 스위치 PSW를 통해 공통 프리차지 선 PL에 접속된다. 공통 선 PL은 대향 기판 상에 형성된 단일 전극인 대향 전극(도시되지 않음)에 접속되고 모든 화소 전극들에 대향한다. 대 h 전극은 예를 들면 DC 전압을 수신한다.
<제1 실시예에 따른 4:3 화면비 구현>
제1 실시예에 따른 정상 동작, 즉 4:3 화면비의 화상을 표시하기 위한 동작이 도 5 및 도 6을 참조하여 설명될 것이다.
도 6은 LCD(1) 내의 주사선들 Y와 커패시터 선들 CL 상의 전압 파형들을 나타내는 도면이다. 더 구체적으로, 도 6은 주사선들 Y(n-1), Y(n), Y(n+1) 상의 전압 파형들과 커패시터 선들 CL(n-1), CL(n), CL(n+1) 상의 보상 전압 파형들을 나타낸다.
정상 동작에서, LCD(1)는 도 5에 도시된 와이드-뷰 제어 신호를 수신하지 않고, 화면비 스위치 ASW의 단자들 ASW1과 ASW3은 서로 접속된다. 수직 동기 신호가 공급될 때, 시프트 레지스터 SR(1)은 신호에 응답하여 작동한다. 도 6에 도시된 주사선 Y(n-1) 상의 전압 파형처럼, 시프트 레지스터 SR(1)은 주사선 Y(1)에 접속된 화소 트랜지스터들 Q를 도전 상태로 만들기 위해 주사선 Y(1)를 고전압 Vgh로 설정한다. 그 결과, 이것은 비디오 신호를 트랜지스터들 Q를 통해 대응하는 화소 전극들 P에 공급하게 된다.
커패시터 선 CL(1)은 비디오 신호의 극성에 대응하는 보상 전압을 수신한다. 주사선 Y(1)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(1) 상에 존재하는 보상 전압은 주사선 Y(1)가 고전압 Vgh로 유지하는 기간 동안 유지된다. 즉, 도 6에 도시된 커패시터 선 CL(n-1) 상의 보상 전압의 전압 파형처럼, 주사선 Y(1)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(1) 상에 존재하는 낮은 보상 전압 Vel은 주사선 Y(1)가 고전압 Vgh로 유지하는 기간 동안 그대로 유지된다.
수평 주사 기간 HT1(예를 들어, 4:3 화면비의 정상 모드를 통해서는 변화되지 않는 약 63.5㎲)이 주사선 Y(1)가 고전압 Vgh로 설정된 후에 경과하면, 주사선 Y(1)가 저전압 Vgl로 설정되고 시프트 레지스터 SR(1)은 시프트 레지스터 SR(2)을 구동한다. 도 6에 도시된 주사선 Y(n) 상의 전압 파형처럼, 주사선 Y(2)는 시프트 레지스터 SR(2)의 동작 동안 고전압 Vgh로 설정되어, 주사선 Y(2)에 접속된 화소 트랜지스터들 Q을 도전 상태로 만든다.
주사선 Y(2)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(2) 상에 존재하는 보상 전압은 주사선 Y(2)가 고전압 Vgh로 유지되는 기간 동안 유지된다. 즉, 도 6에 도시된 커패시터 선 CL(n) 상의 보상 전압의 전압 파형처럼, 주사선 Y(2)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(2) 상에 존재하는 높은 보상 전압 Veh는 주사선 Y(2)가 고전압 Vgh로 유지하는 기간 동안 그대로 유지된다.
수평 주사 기간 HT1이 주사선 Y(2)가 고전압 Vgh로 설정된 후에 경과하면, 주사선 Y(2)가 저전압 Vgl로 설정되고 시프트 레지스터 SR(2)은 시프트 레지스터 SR(3)을 구동한다. 도 6에 도시된 주사선 Y(n+1) 상의 전압 파형처럼, 주사선 Y(3)는 시프트 레지스터 SR(3)의 동작 동안 고전압 Vgh로 설정되어, 주사선 Y(3)에 접속된 화소 트랜지스터들 Q를 도전 상태로 만든다.
주사선 Y(3)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(3) 상에 존재하는 보상 전압은 주사선 Y(3)가 고전압 Vgh로 유지되는 기간 동안 유지된다. 즉, 도 6에 도시된 커패시터 선 CL(n+1) 상의 보상 전압의 전압 파형처럼, 주사선 Y(3)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(3) 상에 존재하는 낮은 보상 전압 Vel은 주사선 Y(3)가 고전압 Vgh로 유지하는 기간 동안 그대로 유지된다.
수평 주사 기간 HT1이 주사선 Y(2)가 고전압 Vgh로 설정된 후에 경과하면, 단위 회로 CD(1)가 시프트 레지스터 SR(3)의 출력, 즉 주사선 Y(3) 상의 전압의 상승시에 작동하여, 단위 회로 CD(1)에 접속된 커패시터 선 CL(1) 상의 보상 전압을 다른 것으로 스위치한다.
이 동작들은 주사선 Y(3) 후에 반복된다. 즉, 수평 주사 주기 HT1이 소정의 주사선 Y가 고전압 Vgh로 설정된 후에 경과하면, 대응하는 시프트 레지스터는 그 다음 시프트 레지스터를 구동한다. 스캔 선 Y가 고전압 Vgh로 설정되기 직전에 대응하는 커패시터 선 CL 상에 존재하는 보상 전압은 주사선 Y가 고전압 Vgh로 유지되는 기간 동안 그대로 유지된다. 시프트 레지스터 SR(4)에 이어지는 시프트 레지스터들 SR 각각의 출력의 상승시에, 단위 회로 CD(2)에 이어지는 단위 회로들 CD 중 대응하는 하나가 작동한다.
주사선 Y(210)가 고전압 Vgh로 설정된 후 수평 주사 기간 HT1이 경과하면, 주사선 Y(210)는 저전압 Vgl로 설정되고 시프트 레지스터 SR(10)은 시프트 레지스터들 SR(211)과 SRB1을 구동한다.
주사선 Y(211)는 시프트 레지스터 SR(211)의 동작 동안 고전압 Vgh로 설정되어, 주사선 Y(211)에 접속된 화소 트랜지스터들 Q를 도전 상태로 만든다.
주사선 Y(111)가 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(211) 상에 존재하는 보상 전압은 스캔 선 Y(211)가 고전압 Vgh로 유지되는 기간 동안 유지된다.
주사선 Y(210)이 고전압 Vgh로 설정된 후에 수평 주사 기간 HT1이 경과한다면, 단위 회로 CD(209)는 시프트 레지스터 SRB1의 출력의 상승 시에 동작하여 단위 회로 CD(209)에 접속된 커패시터 선 CL(209) 상의 보상 전압을 다른 것으로 스위칭한다. 즉, 임의의 다른 커패시터 선 CL과 같이, 커패시터 선 CL(209) 상의 보상 전압은 두번째 다음 시프트 레지스터 SR의 출력의 상승 시에 다른 것들에 스위칭될 수 있다.
주사선 Y(211)가 고전압 Vgh로 설정된 후에 수평 주사 기간 HT1이 경과한다면, 주사선 Y(211)는 저전압 Vgl로 설정되고 시프트 레지스터들 SR(211) 및 SRB1은 시프트 레지스터 SR(212) 및 SRB2를 각각 구동한다.
주사선 Y(212)는 시프트 레지스터 SR(212)의 동작 중에 고전압 Vgh로 설정되어, 주사선 Y(212)에 접속된 화소 트랜지스터들 Q을 도전 상태로 되게 한다.
주사선 Y(212)가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선 CL(212) 상에 존재하는 보상 전압은 주사선 Y(212)이 고전압 Vgh로 유지되는 기간 동안 지속된다.
주사선 Y(211)이 고전압 Vgh로 설정된 후에 수평 주사 기간 HT1이 경과한다 면, 단위 회로 CD(210)는 시프트 레지스터 SRB2의 출력의 상승 시에 동작하여 단위 회로 CD(210)에 접속된 커패시터 선 CL(210) 상의 보상 전압을 다른 것으로 스위칭한다. 즉, 임의의 다른 커패시터 선 CL과 같이, 커패시터 선 CL(210) 상의 보상 전압은 두번째 다음 시프트 레지스터 SR의 출력의 상승 시에 다른 것으로 스위칭될 수 있다.
이들 동작은 주사선(212) 이후에 반복된다. 즉, 소정의 주사선 Y가 고전압 Vgh로 설정된 후 수평 주사 기간 HT1이 경과한다면, 대응하는 시프트 레지스터는 다음 시프트 레지스터를 구동한다. 주사선 Y가 고전압 Vgh로 설정되기 바로 이전에 대응하는 커패시터 선 CL상에 존재하는 보상 전압은 주사선 Y가 고전압 Vgh로 유지되는 기간 동안 지속된다. 시프트 레지스터 SR(213)의 다음에 오는 시프트 레지스터들 SR 각각의 출력의 상승 시에, 단위 회로 CD(211) 다음에 오는 단위 회로들 CD중 대응하는 것이 동작한다.
주사선 Y(240)이 고전압 Vgh로 설정된 후에 수평 주사 기간 HT1이 경과한다면, 주사선 Y(240)은 저전압 Vgl로 설정되고 시프트 레지스터 SR(240)은 시프트 레지스터 SRA1을 구동한다. 시프트 레지스터 SRA1의 출력의 상승 시에, 단위 회로 CD(239)는 단위 회로 CD(239)에 접속된 커패시터 선 CL(239) 상의 보상 전압을 다른 것으로 스위칭하도록 동작한다.
시프트 레지스터 SRA1의 동작 후에 수평 주사 기간 HT1이 경과한다면, 시프트 레지스터 SRA1은 시프트 레지스터 SRA2를 구동한다. 시프트 레지스터 SRA2의 출력의 상승 시에, 단위 회로 CD(240)는 단위 회로 CD(240)에 접속된 커패시터 선 CL(240) 상의 보상 전압을 다른 것으로 스위칭하도록 동작한다.
이러한 방식에서는, 매 필드 기간에, LCD(1)는 주사선 Y(1) 및 커패시터 선 CL(1)으로부터 주사선(240) 및 커패시터 선 CL(240)까지 주사선들 및 커패시터 선들을 순차적으로 구동하여, 4:3 화면비의 화상을 표시한다.
도 7은 4:3 화면비의 화상을 표시할 때 LCD 내의 선들의 극성을 나타내는 모델이다. 필드 N에서, 소정의 주사선의 극성은 소정의 주사선 이전 수평 주사 기간 HT1에 구동된 이전 주사선의 극성과 반대이다.
다음 필드 N+1에서, LCD(1)는 필드 N과 유사하게 동작한다. 그러나, 도 6에 도시한 주사선 Y(n-1)의 전압 파형과 같이, 이전 필드에서의 스위칭 포인트로부터 지속되는 각 커패시터 선 CL 상의 보상 전압은 두번째 다음 시프트 레지스터 SR의 출력의 상승 즉, 두번째 다음 주사선 Y 상의 전압 상승과 동시에 반대 방향으로 스위칭 된다.
도 7의 필드 N에서 소정의 선(예를 들면, 선 Y(1))의 극성과 필드 N+1에서 소정의 선(선 Y(1))의 극성 사이의 비교로부터 분명한 것은, 각 선의 극성은 필드에 의해 반전된다는 것이다.
<제1 실시예에 따른 16:9 화면비의 구현>
LCD(1)를 사용하여 16:9 화면비의 화상을 표시하는 것이 도 5를 참조하여 설명될 것이다.
<여백 영역에서의 동작>
와이드-뷰 제어 신호를 수신하기 위해서, LCD(1)는 화면비 스위치 ASW의 단 자 ASW2 및 ASW3를 서로 접속한다. 수직 동기화 신호가 공급될 때, 시프트 레지스터 SR(1) 및 SR(211)은 이 신호에 응답하여 동작한다. 16:9 화면비의 화상을 표시할 때, 수직 동기화 신호는 4:3 화면비의 화상을 표시할 때보다 여백 영역들을 구동하기 위해 필요한 시간만큼 먼저 주어진다.
동작하는 시프트 레지스터들 SR(1) 및 SR(211)은 주사선들 Y(1) 및 Y(211)를 고전압 Vgh로 설정하여 주사선들 Y(1) 및 Y(211)에 접속된 화소 트랜지스터들 Q을 도전 상태로 되게 한다.
주사선들 Y(1) 및 Y(211)가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선들 CL(1) 및 CL(211) 상에 존재하는 보상 전압은 주사선들 Y(1) 및 Y(211)이 고전압 Vgh인 기간 동안 지속된다.
주사선들 Y(1) 및 Y(211)가 고전압 Vgh로 설정된 후에 수평 주사 기간 HT11(예를 들면, 16:9 화면비의 화상을 표시할 때 여백 영역들을 통해 변화되지 않는 대략 46.7㎛)이 경과한다면, 주사선들 Y(1) 및 Y(211)는 저전압 Vgl로 설정되고 시프트 레지스터들 SR(1) 및 SR(211)은 시프트 레지스터들 SR(2) 및 SR(212)를 구동한다.
시프트 레지스터들 SR(2) 및 SR(212)의 동작 중에, 주사선들 Y(2) 및 Y(212)은 고전압 Vgh로 설정되어 주사선들 Y(2) 및 Y(212)에 접속된 화소 트랜지스터들 Q을 도전 상태로 되게 한다.
주사선들 Y(2) 및 Y(212)가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선들 CL(2) 및 CL(212) 상에 존재하는 보상 전압들은 주사선들 Y(2) 및 Y(212)이 고 전압 Vgh인 기간 동안 지속된다.
주사선들 Y(2) 및 Y(212)가 고전압 Vgh로 설정된 후에 수평 주사 기간 HT11이 경과한다면, 주사선들 Y(2) 및 Y(212)는 저전압 Vgl로 설정되고 시프트 레지스터들 SR(2) 및 SR(212)은 시프트 레지스터들 SR(3) 및 SR(213)를 구동한다.
시프트 레지스터들 SR(3) 및 SR(213)의 동작 중에, 주사선들 Y(3) 및 Y(213)은 고전압 Vgh로 설정되어 주사선들 Y(3) 및 Y(213)에 접속된 화소 트랜지스터들 Q을 도전 상태로 되게 한다.
주사선들 Y(3) 및 Y(213)가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선들 CL(3) 및 CL(213) 상에 존재하는 보상 전압들은 주사선들 Y(3) 및 Y(213)이 고전압 Vgh인 기간 동안 지속된다.
주사선들 Y(2) 및 Y(212)가 고전압 Vgh로 설정된 후에 수평 주사 기간 HT11이 경과한다면, 단위 회로들 CD(1) 및 CD(211)는 시프트 레지스터들 SR(3) 및 SR(213)의 출력의 상승 즉, 주사선들 Y(3) 및 Y(213) 상의 전압의 상승 시에 동작하여 단위 회로들 CD(1) 및 CD(211)에 접속된 커패시터 선들 CL(1) 및 CL(211) 상의 보상 전압들을 다른 것으로 스위칭한다.
이들 동작들은 주사선들 Y(3) 및 Y(213) 이후에 반복된다. 즉, 소정의 주사선 Y가 고전압 Vgh로 설정된 후 수평 주사 기간 HT11이 경과한다면, 대응하는 시프트 레지스터는 다음 시프트 레지스터를 구동한다. 주사선 Y가 고전압 Vgh로 설정되기 바로 이전에 대응하는 커패시터 선 CL상에 존재하는 보상 전압은 주사선 Y가 고전압 Vgh인 기간 동안 지속된다. 시프트 레지스터들 SR(4) 및 SR(214)의 다음에 오는 시프트 레지스터들 SR의 출력의 상승 시에, 단위 회로들 CD(2) 및 CD(211) 다음에 오는 대응하는 단위 회로들이 동작한다.
주사선들 Y(30) 및 Y(240)가 고전압 Vgh로 설정된 후에 수평 주사 기간 HT11이 경과한다면, 주사선들 Y(30) 및 Y(240)는 저전압 Vgl로 설정되고 시프트 레지스터들 SR(30) 및 SR(240)은 시프트 레지스터들 SR(31) 및 SRA1을 구동한다. 시프트 레지스터들 SR(31) 및 SRA1의 출력의 상승 시에, 단위 회로들 CD(29) 및 CD(239)는 단위 회로들 CD(29) 및 CD(239)에 접속된 커패시터 선들 CL(29) 및 CL(239) 상의 보상 전압들을 다른 것으로 스위칭하도록 동작한다.
시프트 레지스터들 SR(31) 및 SRA1의 동작 이후에 수평 주사 기간 HT12(이하 상술함)이 경과한다면, 시프트 레지스터들 SR(31) 및 SRA1은 시프트 레지스터들 SR(32) 및 SRA2를 각각 구동한다. 시프트 레지스터 SR(32) 및 SRA2의 출력의 상승 시에, 단위 회로들 CD(30) 및 CD(240)는 단위 회로들 CD(30) 및 CD(240)에 접속된 커패시터 선들 CL(30) 및 CL(240) 상의 보상 전압들을 다른 것으로 스위칭하도록 동작한다. 이러한 방식으로, LCD(1)는 여백 영역들을 구동한다. 이때, 여백 영역들 내의 액정에 인가된 전압의 크기는 여백 영역들 내의 단색을 표시하기 위해서 균일해진다.
<중앙 영역에서의 동작>
상술한 바와 같이, 주사선 Y(31)는 시프트 레지스터 SR(31)의 동작 중에 고전압 Vgh로 설정되어, 주사선 Y(31)에 접속된 화소 트랜지스터들 Q을 도전 상태로 되게 한다. 주사선 Y(31)가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선 CL(31) 상에 존재하는 보상 전압은 주사선 Y(31)가 고전압 Vgh로 유지되는 기간 동안 지속된다. 주사선 Y(32)는 시프트 레지스터 SR(32)의 동작 중에 고전압 Vgh로 설정되어, 주사선 Y(32)에 접속된 화소 트랜지스터들 Q을 도전 상태로 되게 한다. 주사선 Y(32)가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선 CL(32) 상에 존재하는 보상 전압은 주사선 Y(32)가 고전압 Vgh로 유지되는 기간 동안 지속된다.
시프트 레지스터들 SR(31) 및 SRA1의 동작 이후에 수평 주사 기간 HT12가 경과한다면, 시프트 레지스터들 SR(31) 및 SRA1은 시프트 레지스터들 SR(32) 및 SRA2를 각각 구동한다. 수평 주사 기간 HT12는 16:9 화면비의 화상을 표시할 때 중앙 영역을 위해 사용된다. 4:3 화면비의 화상을 표시하는 것과 유사하게, 중앙 영역에 화상을 완전하게 표시하기 위한 시간은 15.3ms이다.
이러한 방식으로, 주사선 Y(32) 다음에 오는 소정의 주사선 Y가 고전압 Vgh로 설정된 후 수평 주사 기간 HT12가 경과한다면, 대응하는 시프트 레지스터는 다음 시프트 레지스터를 구동한다. 주사선 Y가 고전압 Vgh로 설정되기 바로 이전에 커패시터 선 CL 상에 존재하는 보상 전압은 주사선 Y가 고전압 Vgh로 유지되는 기간 동안 지속된다. 시프트 레지스터 SR(33) 다음에 오는 시프트 레지스터들 SR 각각의 출력의 상승시에, 단위 회로 CD(31)의 다음에 오는 단위 회로들 CD의 대응하는 것이 동작한다.
주사선 Y(210)가 고전압 Vgh로 설정된 후에 수평 주사 기간 HT12가 경과한다면, 주사선 Y(210)는 저전압 Vgl로 설정되고 시프트 레지스터 SR(210)은 시프트 레지스터 SRB1을 구동한다. 시프트 레지스터 SRB1의 출력의 상승 시에, 단위 회로 CD(209)는 단위 회로 CD(209)에 접속된 커패시터 선 CL(209) 상의 보상 전압을 다른 것으로 스위칭한다. 즉, 임의의 다른 커패시터 선 CL과 같이, 커패시터 선 CL(209) 상의 보상 전압은 두번째 다음 시프트 레지스터 SR의 출력의 상승 시에 다른 것으로 스위칭될 수 있다.
시프트 레지스터 SRB1의 동작 이후에 수평 주사 기간 HT12가 경과한다면, 시프트 레지스터 SRB1은 시프트 레지스터 SRB2를 구동한다. 시프트 레지스터 SRB2의 출력의 상승시에, 단위 회로 CD(210)는 단위 회로 CD(210)에 접속된 커패시터 선 CL(210) 상의 보상 전압을 다른 것으로 스위칭하도록 동작한다. 임의의 다른 커패시터 선 CL과 같이, 커패시터 선 CL(210) 상의 보상 전압은 두번째 다음 시프트 레지스터 SR의 출력의 상승 시에 다른 것으로 스위칭될 수 있다.
이러한 방식으로, 매 필드 기간에, LCD(1)는 주사선 Y(1) 및 커패시터 선 CL(1)으로부터 주사선 Y(30) 및 커패시터 선 CL(30)까지 주사선들 및 커패시터 선들을 순차적으로 구동한다. 이와 동시에, LCD(1)는 주사선 Y(211) 및 커패시터 선 CL(211)으로부터 주사선 Y(240) 및 커패시터 선 CL(40)까지 주사선들 및 커패시터 선들을 순차적으로 구동한다. 그 후, LCD(1)는 주사선 Y(31) 및 커패시터 선 CL(31)으로부터 주사선 Y(210) 및 커패시터 선 CL(210)까지 주사선들 및 커패시터 선들을 순차적으로 구동하여, 16:9 화면비의 화상을 표시한다.
몇 밀리초의 수직 블랭킹(blanking) 구간 후에 시작하는 다음의 필드(field) 구간에서, LCD(1)는 선행 필드 구간에서와 같이 작동한다. 선행 필드 구간의 스위칭 지점에서부터 유지되는 각각의 커패시터 선 CL 상의 보상 전압은 상응하는 제2 의 다음의 시프트 레지스터 SR의 출력의 상승 시에 또 다른 전압으로 스위칭된다.
도 8은 16:9의 화면비(aspect ratio)를 갖는 화상을 표시할 때의 LCD(1)의 선들의 극성들을 도시한 모델이다. 필드 N에서의 인접 선들의 극성들 간의 비교로부터 명백한 것처럼, 주사선들의 극성들은 선마다 반전된다. 필드 N에서의 주어진 선의 극성과 필드 N+1에서의 주어진 선의 극성의 비교로부터 명백한 것처럼, 각각의 선의 극성은 필드마다 반전된다.
16:9의 화면비를 갖는 화상의 표시할 때의 LCD(1)에 의해 요구되는 전체 구동 시간을 설명한다. 본 실시예에 따라서, LCD(1)는, 각각이 30 주사선을 갖는 상부 및 하부 여백 영역(marginal areas)들을 형성하고 약 46.7㎲ 인 수평 주사 구간 HT11 로서 이런 여백 영역들을 동기적으로 구동한다. 따라서, 여백 영역들에 대한 구동 시간은 약 46.7 ㎲ × 30 = 약 1.4 ㎳ 이다. 이는 여백 영역들을 구동하는 주파수를 4:3 화면비의 표시 스크린을 구동하는 주파수의 약 1.36배로 억제하는 결과를 낳는다. 여백 영역들을 구동하는 데에 필요한 시간이 약 1.4㎳이므로, 상부 및 하부 여백 영역들과 중앙 영역에 대한 전체 구동 시간은 16.7 ㎳(1.4㎳ + 15.3 ㎳)이다. 즉, 본 실시예에 따른 LCD(1)는 필드 구간(=16.7 ㎳)을 초과하지 않고서 여백 영역들 및 중앙 영역을 구동할 수 있다.
이런 식으로 하여, 본 실시예에 따른 LCD(1)는 4:3의 화면비의 화상과 16:9 화면비의 화상을 표시할 수 있다. 각각의 경우에, LCD(1)는 화소 전극들에 영상 신호를 기입(write)하고, 그리고나서 화소 트랜지스터들을 턴 오프하고, 만일 화소 전극들의 극성이 대향 전극에 대해 상대적으로 양의 극성이면 Vlc(+)를 액정들에 가하고 만일 화소 전극들의 극성이 대향 전극에 대해 상대적으로 음의 극성이면 Vlc(-)를 액정들에 가한다. 이 전압들 Vlc(+) 및 Vlc(-)는 이하와 같이 표현된다.
Vlc(+) = Vs - Vcom + {Cst × (Veh - Vel) - Cgd ×(Vgh - Vgl)}/(Cst+ Clc + Cgd)
Vlc(-) = Vs - Vcom - {Cst × (Veh - Vel) + Cgd ×(Vgh - Vgl)}/(Cst+ Clc + Cgd)
여기서, Vs는 영상 신호의 전압이고, Vcom은 대향 전극의 전압이고, Veh는 (커패시터 선 상의) 고 보상 전압이고, Vel은 (커패시터 선 상의) 저 보상 전압이고, Vgh는 (주사 선 상의) 고 게이트 전압이고, Cgd 는 게이트 드레인 커패시턴스이고, Cst 는 보조 커패시터 C 의 커패시턴스이고, Clc는 액정의 커패시턴스이다.
LCD(1)는 보상 전압들 Veh 및 Vel을 적절히 설정하여 AC 구동용의 전압들인 Vlc(+) 및 Vlc(-)의 실효값들을 동등(equalize)하게 만든다. 즉, 어떤 DC 전압도 액정들에 가해지지 않아서 LCD(1)의 플릭커(flicker) 및 번인(burn-in)을 방지하게 된다.
LCD(1)는 영상 신호의 극성에 따라서 커패시터 선들 CL에 가해지는 보상 전압을 스위칭한다. 만일 액정 재료의 유전 상수 이방성에 기인한 용량성 결합 전압의 동적 행동이 표시된 화상을 변화시킨다면, LCD(1)는 자동적으로 이 변화를 증폭 하는 방향으로 오버드라이브 전압을 가하여 고속 응답을 실현하고 동 화상의 가시성을 향상시킨다. LCD(1)는 각각의 화소 전극의 전압에 대해 보상 전압을 중첩시켜서 영상 신호의 진폭이 감소하도록 하고 전력 소모를 최소화한다. 영상 신호의 진폭을 감소시키는 것은 커패시터 선들 및 대향 전극의 전위 변동을 최소화하여 크로스토크(crosstalk)를 방지하는 결과를 낳는다.
LCD(1)는 수직 블랭킹 구간에서 프리차지 스위치들 PSW를 턴 온하여서 영상 신호를 화소 전극들 P에 기입하기 전에 화소 전극들 P를 대향 전극의 전위에 프리차지한다. 이 프리차지는, 영상 신호를 기입하는 시점에서 신호 선들의 전위의 변동을 억제하고, 하전/방전 전류를 감소시키고, 표시된 화상에서의 불균일성을 방지하고, 표시된 화상의 품질을 향상시키는 데에 효과적이다. 보상 전압들이 한 값에서 다른 값으로 스위칭하기 때문에, DC 전압은 대향 전극에 가해질 수 있고 이 DC 전압은 화소 전극들 P를 프리차지하는 데에 사용될 수 있다. 이는 프리차지 회로를 단순화하게 한다. 큰 용량 부하를 갖는 대향 전극을 AC 구동할 필요가 전혀 없고, 따라서 LCD(1)는 거의 전력을 소모하지 않는다.
이상 설명한 대로, 본 실시예에 따른 LCD(1)는 여백 영역들을 구동하기 위한 어떤 고 주파수도 필요로 하지 않는다. 이런 연유로, LCD(1)는 화소 전극들의 충분히 하전 시켜서 표시되는 화상들의 품질을 안정화할 수 있다. LCD(1)는 어떤 특별 구동 시스템들, 메모리들, 주사 컨버터들 등과 같은 것을 필요로 하지 않는다. 이런 연유로, LCD(1)는 전력 소모를 감소시키는 단순 구조를 갖는다. LCD(1)의 커패시터 선들 CL은 응답을 향상시키는 데에 효과적이다.
LCD(1)는 각각의 필드에서의 소정 타이밍에서 두 개의 보상 전압을 한번에 하나씩 각각의 커패시터 선에 대해 교호적으로 가하여서, 액정들에 가해지는 양 및 음의 전압들의 실효값들을 동등(equalize)하게 한다. 이는 액정 층에서의 전계 분포를 균등하게 하여서 LCD(1)의 강도 불균일성, 플릭커 및 번인을 방지한다.
LCD(1)는 단위 회로 CD(209) 및 CD(210)을 제외하고는 모든 단위 회로들 CD를 구동하는데, 여기서 단위 회로들 CD(209) 및 CD(210)는 주사 선들 Y를 구동하기 위한 시프트 레지스터들 SR의 대응하는 것들에 의해 중앙 영역에서 최종적으로 구동된다. 단위 회로들 CD(209) 및 CD(210)을 구동하기 위해서, LCD(1)는 전용 시프트 레지스터들 SRB1 및 SRB2를 갖는다. 그 결과, LCD(1)는 나머지 커패시터 선들과 같이 캐피시터 선들 CL(209) 및 CL(210)을 구동할 수 있다. 즉, 나머지 커패시터 선들과 같이, 커패시터 선들 CL(209) 및 CL(210)에 가해지는 보상 전압들은, 각각, 제2의 다음의 시프트 레지스터들 SR의 출력들의 상승 시에 다른 값들로 스위칭된다. 그 결과, 선들 (209) 및 (210)에서 액정들에 가해지는 실효 전압들은 다른 선들에서 액정들에 가해지는 전압들과 동등하게 될 수 있다. 이런 연유로, 선들 (209) 및 (210)에서의 것들을 포함하는 전체 액정에 걸친 전계의 분포는 균일하여져서 LCD 상의 강도의 불균일성, 플릭커 및 번인을 방지한다.
대응 단위 회로 CD를 통해서 주어진 커패시터 선 CL 상의 보상 전압을 다른 것으로 스위칭하는 타이밍은, 대응 주사선의 전압이 고전압 Vgh에 설정된 후의 수평 주사 구간 HTl1 또는 HTl2의 항상 두 배가 되는 것은 아니다. 두 개의 보상 전압은 교호적으로 한번에 하나씩, 각각의 필드에서의 소정 타이밍에서 각각의 커패 시터 선에 가해질 수 있다. 두 개의 보상 전압을 한 값으로부터 다른 값으로 스위칭하는 타이밍은, 대응 주사 선이 고전압 Vgh에 설정된 후의 수평 주사 구간 HTl1 또는 HTl2 일 수 있거나, HTl1 또는 HTl2 의 세 배일 수 있거나, HTl1 또는 HTl2 의 네 배일 수 있거나, 그와 같이 될 수 있다. 이 경우에, 중앙 영역에서 최종적으로 구동되는 커패시터 선들에 대응하는 단위 회로들을 구동하기 위한 하나, 세 개 또는 그 이상의 (SRB1 및 SRB2와 같은) 시프트 레지스터들이 배치되어야만 한다.
16:9 의 화면비의 화상을 표시할 때, LCD(1)는 먼저 주어진 필드 구간에서 주사 선들 Y(1) 및 Y(211)을 구동하고 주사 선 Y(211)에 인접한 주사 선 Y(210)을 최종적으로 구동한다. 만일 주사선 Y(211)에 대응하는 선(211)의 극성이 양(+)이면, 주사 선 Y(210)에 대응하는 선(210)의 극성은 도8에 도시한 대로 음(-)이다. 인접 선들의 극성들을 반전시키는 것은 표시 화상의 강도 불균일성을 방지하는 데에 효과적이다. 각 선의 극성은 필드마다 반전된다. 그에 따라, 몇 밀리초의 수직 블랭킹 구간 후의 다음 필드에서, 선(211)의 극성은 음(-)이 될 것이다. 이 경우에, 인접 선들 (210) 및 (211)의 극성들은 도 8에 도시한 대로 서로에 대해서 반전되지 않는다. 이 비 반전 상태는, 선(210)의 극성이 양(+)으로 변화될 때까지 긴 시간(약 13㎳) 동안 지속한다. 이는 표시 화상에서의 강도 불균일성을 야기할 수 있다.
<제2 실시예>
도9는 본 발명의 제2 실시예에 따른 LCD(1A)와 이것의 구동 시퀀스를 보여주 는 회로도이다. LCD(1A)는 제1 실시예의 LCD(1)에 부가하여 시프트 레지스터SRC를 갖는다. 수직 동기 신호가 시프트 레지스터 SRC를 구동하고, SRC는 시프트 레지스터 SR(1)을 구동한다. 시프트 레지스터 SR(1)는 주사 선 Y(1)을 구동한다. 즉, 제2 실시예는 수평 주사 구간 HT21(예를 들어, 16:9 화면비의 화상을 표시할 때 여백 영역들에 대해서 변화하지 않는 약 45.0 ㎲) 만큼 주사 선 Y(1)의 구동을 지연시킨다. 결과적으로, 뒤따라오는 각각의 주사 선 Y의 구동도 동일한 수평 주사 구간 HT21 만큼 지연된다. 시프트 레지스터 SR(3)의 출력의 상승은 또한 예를 들어 수평 주사 구간 HT21 만큼 지연된다. 그 결과, 단위 회로 CD(1)의 동작은 HT21 만큼 지연되고 뒤따라오는 각각의 단위 회로는 HT21 만큼 또한 지연된다.
4:3 화면비의 화상을 표시할 때, LCD(1A)는, 제2 실시예가 각각의 선의 주사를 수평 주사 구간 HT21 만큼 지연시킨다는 점을 제외하고 제1 실시예의 LCD(1)에 의해 수행되는 것과 동일한 처리를 수행한다. 그에 따라, 제2 실시예에 따라서 4;3의 화상을 어떻게 표시하는 지에 대한 설명은 생략한다. LCD(1A)는 LCD(1)의 구조를 포함하는데, 따라서 LCD(1)의 효과를 제공할 수 있다.
<제2 실시예에 따른 16:9의 화면비의 구현>
제2 실시예의 LCD(1A)로 16:9의 화면비의 화상을 표시하는 것이 도9를 참조하여 설명된다.
<여백 영역에서의 동작>
와이드-뷰 제어 신호를 수신하였을 때, LCD(1A)는 화면비 스위치 ASW의 단자들 ASW2 및 ASW3을 서로 접속시킨다. 수직 동기 신호가 공급되었을 때, 시프트 레 지스터들 SRC 및 SR(211)은 이 신호에 응답하여 동작한다.
시프트 레지스터들 SRC와 SR(211)의 가동은 주사 선 Y(211)를 고전압에 설정하여 주사 선 Y(211)에 접속된 화소 트랜지스터 Q가 도전 상태로 만든다.
주사 선 Y(211)의 바로 전의 커패시터 선 CL(211) 상에 소재하는 보상 전압은 고전압 Vgh에 설정되고, 주사 선 Y(211)이 고전압 Vgh에 유지되는 구간 동안에는 유지된다.
만일 수평 주사 구간 HT21이 주사 선 Y(211)이 고전압 Vgh에 설정된 후에 경과하였다면, 주사 선 Y(211)은 저 전압 Vgl에 설정되고 시프트 레지스터들 SRC및 SR(211)은 시프트 레지스터들 SR(1) 및 SR(212)를 구동한다.
시프트 레지스터들 SR(1) 및 SR(212)의 동작 동안에 주사 선들 Y(1) 및 Y(212)는 고전압 Vgh에 설정되어 주사 선들 Y(1) 및 Y(212)에 접속된 화소 트랜지스터 Q가 도전 상태로 되게 한다.
주사 선들 Y(1) 및 Y(212)의 바로 전의 커패시터 선 CL(1) 및 CL(212) 상에 소재하는 보상 전압들은 고전압 Vgh에 설정되고, 주사 선 Y(1) 및 Y(212)가 고전압 Vgh에 유지되는 구간 동안에는 유지된다.
만일 수평 주사 구간 HT21이 주사 선 Y(1) 및 Y(212)가 고전압 Vgh에 설정된 후에 경과하였다면, 주사 선 Y(1) 및 Y(212)는 저 전압 Vgl에 설정되고 시프트 레지스터들 SR(1) 및 SR(212)는 시프트 레지스터들 SR(2) 및 SR(213)을 구동한다.
시프트 레지스터들 SR(2) 및 SR(213)의 동작 동안에 주사 선들 Y(2) 및 Y(213)은 고전압 Vgh에 설정되어 주사 선들 Y(2) 및 Y(213)에 접속된 화소 트랜지 스터 Q가 도전 상태로 되게 한다.
주사 선들 Y(2) 및 Y(213)의 바로 전의 커패시터 선 CL(2) 및 CL(213) 상에 소재하는 보상 전압들은 고전압 Vgh에 설정되고, 주사 선 Y(2) 및 Y(213)이 고전압 Vgh에 유지되는 구간 동안에는 유지된다.
만일 수평 주사 구간 HT21이 주사 선 Y(1) 및 Y(212)가 고전압 Vgh에 설정된 후에 경과하였다면, 단위 회로 CD(2) 및 CD(211)은 시프트 레지스터들 SR(2) 및 SR(213)의 출력들의 상승 시에, 즉, 주사 선들 Y(2) 및 Y(213) 상의 전압들의 상승시에, 동작하여서 단위 회로들 CD(2) 및 D(211)에 접속된 커패시터 선들 CL(2) 및 CL(211) 상의 보상 전압들을 다른 전압들로 스위칭시킨다.
이러한 동작들은 주사선 Y(2) 및 Y(213) 이후로 반복된다. 즉, 소정의 주사선 Y가 고전압 Vgh로 설정된 이후에 수평 주사 기간 HT21이 지나간다면, 대응 시프트 레지스터들은 다음 시프트 레지스터들을 구동한다. 주사선 Y이 고전압 Vgh로 설정되기 직전에 대응 커패시터 선 CL에 상주하는 보상 전압은, 주사선 Y이 고전압 Vgh로 있는 기간동안 유지된다. 시프트 레지스터 SR(3) 및 SR(214) 다음의 시프트 레지스터들 SR의 출력의 상승시, 단위 회로 CD(1) 및 CD(212) 다음의 대응 단위 회로들 CD이 동작한다.
주사선 Y(29) 및 Y(240)이 고전압 Vhg으로 설정된 이후에 수평 주사 기간 HT21이 지나간다면, 주사선 Y(29) 및 Y(240)는 저전압 Vg1으로 설정되고, 시프트 레지스터 SR(29) 및 SR(240)는 시프트 레지스터 SR(30) 및 SRA1를 구동한다.
시프트 레지스터 SR(30)가 동작하는 동안, 주사선 Y(30)는 고전압 Vgh로 설 정되어, 주사선 Y(30)에 접속된 화소 트랜지스터 Q를 도전 상태로 만든다.
주사선 Y(30)이 고전압 Vgh로 설정되기 직전에 커패시터 선 CL(30)에 상주하는 보상 전압은 주사선 Y(30)이 고전압 Vgh로 유지되는 기간 동안 지속된다.
주사선 Y(29) 및 Y(240)이 고전압으로 설정된 이후에 수평 주사 기간 HT21이 지나간다면, 단위 회로 CD(28) 및 CD(239)는 시프트 레지스터 SR(30) 및 SRA1)의 출력의 상승시에 동작하여, 단위 회로 CD(28) 및 CD(239)에 접속된 커패시터 선 CL(28) 및 CL(239) 상의 보상 전압을 그 외의 것들로 스위치한다.
주사선 Y(30)이 고전압 Vgh로 설정된 이후에 수평 주사 기간 HT21이 지나간다면, 주사선 Y(30)은 저전압 Vg1으로 설정되고, 시프트 레지스터 SR(3) 및 SRA1는 시프트 레지스터 SR(31) 및 SRA2를 구동한다. 시프트 레지스터 SR(31) 및 SRA2의 출력의 상승시, 단위 회로 CD(29) 및 CD(240)는 단위 회로 CD(29) 및 CD(240)에 접속된 커패시터 선 CL(29) 및 CL(240) 상의 보상 전압을 그 외의 것들로 스위치하도록 동작한다.
시프트 레지스터 SR(31) 및 SRA2의 동작 개시 이후에 수평 주사 기간 HT21이 지나간다면, 시프트 레지스터 SR(31)는 시프트 레지스터 SR(32)를 구동한다. 시프트 레지스터 SR(32)의 출력의 상승시, 단위 회로 CD(30)는 단위 회로 CD(30)에 접속된 커패시터 선 CD(30) 상의 보상 전압을 다른 것으로 스위치하도록 동작한다.
이와 같이, LCD(1A)는 여백 영역(marginal areas)을 구동한다. 여백 영역 내의 액정에 인가된 전압의 진폭은 여백 영역에 단색(single color)을 표시하기 위해 균등하게 된다.
<중앙 영역에서의 동작>
화면비가 16:9인 화상을 표시하는 경우에 중앙 영역에서 LCD(1A)의 동작은, 제2 실시예의 경우 각 선의 주사를 수평 주사 기간 HT21만큼 지연시킨다는 것을 제외하면, 제1 실시예의 LCD(1)와 동일하다. 따라서, 중앙 영역에서 LCD(1A)의 동작에 대한 설명은 생략된다.
이와 같이, 각각의 모든 필드 기간에서, LCD(1A)는 주사선 Y(1) 및 커패시터 선 CL(1)으로부터 주사선 Y(3) 및 커패시터 선 CL(30)으로 주사선 및 커패시터 선을 순차적으로 구동한다. 이와 동시에, LCD(1A)는 주사선 Y(212) 및 커패시터 선 CL(212)으로부터 주사선 Y(240) 및 커패시터 선 CL(240)으로 주사선 및 커패시터 선을 순차적으로 구동한다. 이후에, LCD(1A)는 주사선 Y(31) 및 커패시터 선 CL(31)으로부터 주사선 Y(210) 및 커패시터 선 CL(210)으로 주사선 및 커패시터 선을 순차적으로 구동하여, 화면비가 16:9인 화상을 표시한다.
화면비가 16:9인 화상을 표시하는 경우에 LCD(1A)에 의해 요구되는 총 구동 시간이 설명될 것이다.
LCD(1A)는 각각 30개의 주사선을 갖는 상부 및 하부 여백 영역을 형성하고, 여백 영역의 구동을 수평 주사 기간 HT21(=45.0㎲)만큼 지연시키고, 동시에, 수평 주사 기간 HT21을 갖는 여백 영역들을 구동한다. 따라서, 여백 영역을 위한 구동 시간은 약 45.0㎲×31 = 약 1.4㎳이다. 그 결과, 여백 영역을 구동하기 위한 주파수는 화면비가 4:3인 표시 화면을 구동하기 위한 주파수만큼 큰 약 1.41회(times)로 억제된다.
여백 영역을 구동하기 위해 필요한 시간은 약 1.4㎳이므로, 상부 및 하부 여백 영역 및 중앙 영역을 위한 총 구동 시간은 약 16.7㎳(1.4㎳ + 15.3㎳)이다. 즉, 본 실시예에 따른 LCD(1A)는 필드 기간(=16.7㎳)을 초과하지 않고 상부 및 하부 영역과 중앙 영역을 구동할 수 있다.
도 10은 화면비가 16:9인 화상을 표시하는 경우에, LCD(1A) 내의 선들의 극성을 도시하는 모델이다.
LCD(1A)는 시프트 레지스터 SRC를 가지고 있으므로, 선(211)의 극성이 음극(-)이라면, 선(210)의 극성은 음극(-)이다.
이러한 경우에, 이러한 인접 선들의 극성은 서로 상관되어 반대로 되지 않는다. 수직 블랭킹 기간(vertical blanking period)(수 밀리초) 이후에 다음 필드 기간에, 선(211)의 극성은 양극(+)이 되므로, 인접한 선들(210 및 211)의 극성은 도 10에 도시된 바와 같이 서로 상관되어 반대로 된다. 제2 실시예의 이러한 배치는 수직 블랭킹 기간이 짧을 때, 즉, 소정 필드에서의 기입 완료와 다음 필드에서의 기입 개시 사이의 기간이 짧은 경우에 특히 효과적이다.
상술한 바와 같이, 제2 실시예에 따른 LCD(1A)는, 중앙 영역에서 최후에 구동된 선(210)의 극성이 여백 영역에서 최초로 구동된 선(211) - 상기 선(211)은 선(210)에 인접함 - 의 극성과 다르게 되도록 하는 시프트 레지스터 SRC를 채용한다. LCD(1A)는 이러한 선들(210 및 211)을 포함하는 액정층에 걸쳐 균일한 AC 전계 분포를 실현하여, 액정 물질의 유전율 이방성(dielectric constant aniosotropy)에 의해 야기될 수 있는 LCD(1A)의 농도 불균일, 플리커, 및 번인(burn-in)을 방지할 수 있다.
제2 실시예의 변형예에 따르면, 수직 블랭킹 기간이 짧은 경우에 시프트 레지스터 SRC는 수직 동기화 신호에 응답하여 동작될 수 있고, 수직 블랭킹 기간이 길다면, 시프트 레지스터 SR(1)는 수직 동기화 신호에 응답하여 동작될 수 있다. 이러한 변형예 역시 제2 실시예의 효과를 제공한다.
LCD(1 및 1A)는 오름차순으로 선을 구동한다. LCD(1 및 1A)의 효과들을 열화시키기 않고, 선들이 내림차순 혹은 오름차순으로 스위치가능하게 LCD들을 구동하도록 할 수 있다.
이러한 경우에, 시프트 레지스터 SR(1)는 내림 차순으로 최후에 구동될 수 있다. 따라서, 2개의 시프트 레지스터, 예컨대, 시프트 레지스터 SR(0) 및 SR(-1)는, 단위 회로 CD(2), CD(1) 각각 및 중간 위치(intermediate positions)의 시프트 레지스터 각각에 대한 스위치들을 구동하기 위해, 시프트 레지스터 SR(1) 이후에 설치될 것이다.
하향 구성을 갖는 화면비 16:9의 화상을 표시하는 경우에, 시프트 레지스터 SR(30)는 시프트 레지스터 SR(31)과 함께 또는 수직 동기 신호에 응답하여 구동되고, 개별 시프트 레지스터들은 단위 회로 CD(31) 및 CD(32)를 구동하기 위해 설치될 것이다.
LCD(1) 및 LCD(1A)에 따르면, 신호선 구동 회로(수평 주사 회로(10) 및 신호선 드라이버(11)를 포함함), 주사선 드라이버(시프트 레지스터 SR 및 버퍼 BF를 포함함), 및 커패시터 선 드라이버(단위 회로 CD를 포함함)는 어레이 기판 상의 화소 트랜지스터 Q를 형성하는 동일한 프로세스로 어레이 기판 상에 형성된다. 그 결과, LCD(1) 및 LCD(1A)의 제조 프로세스의 수, 신호선 드라이버, 주사선 드라이버 및 커패시터 선 드라이버를 포함하는 IC의 크기, 단말기와 같은 부속품들(parts)의 수, 및 IC를 탑재하기 위해 준비되는 주변 영역의 면적을 줄일 수 있다.
본 발명에 따르면, 여백 표시 영역들을 구동하기 위해 고주파수를 필요로 하지 않고, 구조가 단순하고, 전력 소비가 적고, 높은 응답성을 성취하는 LCD를 제공할 수 있다.

Claims (6)

  1. 액정 표시 장치로서,
    신호선들과;
    상기 신호선들과 교차하는 주사선들과;
    상기 신호선들과 주사선들의 교차부들에 각각 배치된 화소 트랜지스터들 - 각각의 화소 트랜지스터는 상기 주사선들 중 대응하는 것에 의하여 구동될 때 도전 상태가 됨 - 과;
    상기 신호선들과 주사선들의 교차부들에 각각 배치된 화소 전극들 - 각각의 화소 전극에는 상기 화소 트랜지스터들 중 대응하는 것이 도전 상태가 될 때 상기 신호선들 중 대응하는 것을 통하여 공급된 비디오 신호가 기입됨 - 과;
    상기 주사선들을 따라 각각 형성되어, 상기 화소 전극들 각각에 대해 보조 커패시터를 제공하는 커패시터 선들
    을 구비한 어레이 기판과;
    액정층과;
    상기 액정층을 사이에 두고 상기 어레이 기판과 대향하는 대향 기판(counter substrate)과;
    상기 신호선들에 비디오 신호를 공급하는 신호선 드라이버와;
    상기 주사선들을 순차적으로 구동하는 주사선 드라이버와;
    상기 커패시터 선들을 순차적으로 구동하는 커패시터 선 드라이버와;
    상기 주사선들과 커패시터 선들을 구동함으로써 화상을 표시하는 표시 영역을 포함하고,
    상기 표시 영역은 중앙 영역 및 상기 중앙 영역의 상측 및 하측에 있는 상부 및 하부 여백 영역들로 분할될 수 있고,
    상기 표시 영역이 상기 중앙 영역 및 상기 상부 및 하부 여백 영역들로 분할될 경우, 상기 상부 및 하부 여백 영역들 내의 상기 주사선들 및 커패시터 선들은 동기적으로 구동되는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 커패시터 선 드라이버는 각각의 필드 주기(field period) 내의 소정의 타이밍에서 상기 커패시터 선들 각각에게 한번에 하나씩 2개의 보상 전압을 교대로 인가하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 주사선 드라이버는 상기 주사선들을 각각 구동하기 위한 시프트 레지스터들을 구비하고,
    상기 커패시터 선 드라이버는 상기 커패시터 선들을 각각 구동하기 위한 단위 회로들(unit circuits)을 구비하고,
    상기 단위 회로들은, 그들 중 일부를 제외하고, 각각 상기 시프트 레지스터들 중 소정의 것에 의해 구동되고, 상기 일부 단위 회로들은 상기 여백 영역들이 처음에 구동되고 그 후에 상기 중앙 영역이 구동될 때 상기 중앙 영역에서 마지막으로 구동되는 것들이고,
    상기 주사선 드라이버는 상기 일부 단위 회로들을 구동하기 위한 시프트 레지스터들을 더 구비하는 액정 표시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 여백 영역들은 선마다 상기 주사선들의 극성들을 교호함으로써 상기 중앙 영역 전에 구동되고,
    상기 액정 표시 장치는 상기 중앙 영역에서 마지막으로 구동되는 주사선의 극성을 상기 여백 영역들에서 처음에 구동되고 상기 중앙 영역에서 마지막으로 구동되는 선에 인접해 있는 선의 극성과 다르게 하는 유닛을 더 포함하는 액정 표시 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 신호선 드라이버, 주사선 드라이버, 및 커패시터 선 드라이버는 상기 어레이 기판 상에 상기 화소 트랜지스터들을 형성하는 동일 공정에서 상기 어레이 기판 상에 형성되는 액정 표시 장치.
  6. 제4항에 있어서,
    상기 신호선 드라이버, 주사선 드라이버, 및 커패시터 선 드라이버는 상기 어레이 기판 상에 상기 화소 트랜지스터들을 형성하는 동일 공정에서 상기 어레이 기판 상에 형성되는 액정 표시 장치.
KR1020050087068A 2004-09-17 2005-09-16 액정 표시 장치 KR100678544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00271278 2004-09-17
JP2004271278A JP4846217B2 (ja) 2004-09-17 2004-09-17 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20060051409A true KR20060051409A (ko) 2006-05-19
KR100678544B1 KR100678544B1 (ko) 2007-02-05

Family

ID=36073426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087068A KR100678544B1 (ko) 2004-09-17 2005-09-16 액정 표시 장치

Country Status (4)

Country Link
US (1) US7705822B2 (ko)
JP (1) JP4846217B2 (ko)
KR (1) KR100678544B1 (ko)
TW (1) TWI272574B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969043B2 (ja) * 2005-02-10 2012-07-04 シャープ株式会社 アクティブマトリクス型の表示装置およびその走査側駆動回路
US8144103B2 (en) * 2005-06-14 2012-03-27 Sharp Kabushiki Kaisha Driving circuit of display device, method of driving display device, and display device for enabling partial screen and widescreen display modes
WO2007015347A1 (ja) 2005-08-01 2007-02-08 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
WO2007015348A1 (ja) * 2005-08-04 2007-02-08 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
KR101252002B1 (ko) * 2006-05-23 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치
JP4929852B2 (ja) * 2006-06-06 2012-05-09 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP4812837B2 (ja) * 2006-07-14 2011-11-09 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
JP4823312B2 (ja) * 2006-08-02 2011-11-24 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
JP5132566B2 (ja) * 2006-09-28 2013-01-30 シャープ株式会社 液晶表示装置およびテレビジョン受信機
WO2008053612A1 (fr) * 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage doté du substrat
CN101627418A (zh) * 2007-03-09 2010-01-13 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
KR101134964B1 (ko) * 2007-11-21 2012-04-09 샤프 가부시키가이샤 표시 장치 및 주사선 구동 장치
EP2259134A4 (en) * 2008-03-31 2012-02-01 Sharp Kk ACTIVE MATRIX CARD, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER
KR101048994B1 (ko) * 2009-01-29 2011-07-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
JP2012173469A (ja) 2011-02-21 2012-09-10 Japan Display Central Co Ltd 液晶表示装置及び液晶表示装置の駆動方法
KR20160074761A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102566655B1 (ko) * 2016-07-11 2023-08-14 삼성디스플레이 주식회사 표시 장치
KR20180057101A (ko) * 2016-11-21 2018-05-30 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시패널
CN107967908B (zh) * 2018-01-31 2020-08-25 京东方科技集团股份有限公司 显示基板及其驱动方法、显示面板
KR20220075977A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0413180A (ja) * 1990-05-07 1992-01-17 Toshiba Corp Ｌｃｄ表示制御方式
JPH05188885A (ja) * 1992-01-14 1993-07-30 Fujitsu Ltd 液晶表示装置の駆動回路
JPH06308455A (ja) * 1993-04-27 1994-11-04 Kyocera Corp 液晶表示装置の駆動方法
JP3329009B2 (ja) * 1993-06-30 2002-09-30 ソニー株式会社 アクティブマトリクス表示装置
JPH07191630A (ja) * 1993-12-27 1995-07-28 Nec Corp Ｌｃｄマルチシンクモニター方法
JPH09325741A (ja) * 1996-05-31 1997-12-16 Sony Corp 画像表示システム
JP2001051643A (ja) * 1999-06-02 2001-02-23 Sony Corp 表示装置およびその駆動方法
JP2001154639A (ja) * 1999-11-25 2001-06-08 Nec Viewtechnology Ltd 液晶表示装置及びその駆動方法
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP3899817B2 (ja) * 2000-12-28 2007-03-28 セイコーエプソン株式会社 液晶表示装置及び電子機器
KR100759971B1 (ko) * 2001-01-26 2007-09-18 삼성전자주식회사 입력 영상의 어스펙트 모드에 적응하는 액정 표시 장치
JP2002358052A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004144988A (ja) * 2002-10-24 2004-05-20 Sony Corp 表示装置及びその駆動方法
JP2004177557A (ja) * 2002-11-26 2004-06-24 Mitsubishi Electric Corp マトリクス型映像表示装置の駆動方法、プラズマディスプレイパネルの駆動方法およびマトリクス型映像表示装置

Also Published As

Publication number Publication date
US20060061540A1 (en) 2006-03-23
US7705822B2 (en) 2010-04-27
KR100678544B1 (ko) 2007-02-05
JP4846217B2 (ja) 2011-12-28
TW200620198A (en) 2006-06-16
JP2006084933A (ja) 2006-03-30
TWI272574B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100678544B1 (ko) 액정 표시 장치
US6940481B2 (en) Liquid crystal display apparatus
US8416231B2 (en) Liquid crystal display
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
JP4859464B2 (ja) 液晶表示装置
US8552953B2 (en) Display device
US20060119755A1 (en) Liquid crystal display device
KR101285054B1 (ko) 액정표시장치
JP2004061590A (ja) 液晶表示装置及びその駆動方法
US8232932B2 (en) Display device
WO2007122777A1 (ja) 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路
JP2002182621A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
WO2008029536A1 (fr) Dispositif d&#39;affichage à cristaux liquides et son procédé de commande
US7561138B2 (en) Liquid crystal display device and method of driving the same
KR20130057704A (ko) 표시 장치 및 그 구동 방법
JP2004354742A (ja) 液晶表示装置、液晶表示装置の駆動方法および製造方法
JP3128965B2 (ja) アクティブマトリクス液晶表示装置
US20060132422A1 (en) Method of driving liquid crystal display and liquid crystal display
JP2002149117A (ja) 液晶表示装置
US20040263453A1 (en) Liquid crystal display device and method of fabricating the same
JP2008233283A (ja) 液晶表示装置およびその駆動方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005128101A (ja) 液晶表示装置
KR20060067291A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee