KR20060049322A - 기판상에 형성된 금속 산화물층과 그 제조 방법 - Google Patents

기판상에 형성된 금속 산화물층과 그 제조 방법 Download PDF

Info

Publication number
KR20060049322A
KR20060049322A KR1020050100561A KR20050100561A KR20060049322A KR 20060049322 A KR20060049322 A KR 20060049322A KR 1020050100561 A KR1020050100561 A KR 1020050100561A KR 20050100561 A KR20050100561 A KR 20050100561A KR 20060049322 A KR20060049322 A KR 20060049322A
Authority
KR
South Korea
Prior art keywords
substrate
source
semiconductor
temperature
metal plate
Prior art date
Application number
KR1020050100561A
Other languages
English (en)
Inventor
타카시 카토다
Original Assignee
타카시 카토다
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타카시 카토다 filed Critical 타카시 카토다
Publication of KR20060049322A publication Critical patent/KR20060049322A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 기판 상에 성장된 금속 산화물을 포함하는 신규의 반도체막과 그 제조 방법에 관한 것이다.
금속 산화물은 높은 내전압을 갖는 전자 장치와 극한 환경의 전자장치 및 광자장치를 제조하는데 아주 유용하다. 본 발명의 중요한 양상은 통상의 전자장치 및 광자장치에서 사용되어 온 재료로 이루어진 기판 상에 산화 몰리브덴막이 형성된다는 점이다. 가장 널리 사용되는 재료는 실리콘이다. 본 발명의 다른 중요한 양상은 기판 상에 산화 몰리브덴막을 형성하기 위한 신규의 방법이다.
반도체막, 밴드갭

Description

기판상에 형성된 금속 산화물층과 그 제조 방법{METAL OXIDE LAYER FORMED ON SUBSTRATES AND ITS FABRICATION METHODS}
도 1은 본 발명의 방법에 따라 금속 산화물층을 형성하는데 사용될 설비의 일 예를 개략적으로 도시하는 도면.
도 2는 본 발명에 따라 퇴적에 의해 기판상에 금속 산화물층을 형성하는 단계를 도시하는 순서도.
도 3은 본 발명에 따른 방법에 의해 금속 산화물층의 형성동안 기판의 위치와 노 내의 온도 프로파일의 일 예를 도시하는 도면.
도 4는 목표 기판의 영역에서의 노 내의 가장 바람직한 온도 프로파일의 일 예를 도시하는 도면.
도 5는 현재 통상의 장치에서 사용되는 재료로 이루어진 기판 상에 형성된 금속 산화물층의 개략도.
발명의 배경
발명의 분야
본 발명은 기판 상에 형성되는 큰 밴드갭을 갖는 금속 산화물로 이루어진 신규의 반도체막에 관한 것이다.
신규의 반도체막은 전자장치와 광자장치(photonic devices)에서 아주 유용하게 사용될 것이다.
본 발명은 또한 통상의 전자장치와 광자장치에 사용되어 온 재료로 이루어진 기판 상에 상기 신규의 반도체막을 형성하는 신규의 방법에 관한 것이다.
종래 기술
최근, 바이폴라 트랜지스터, 전계 효과 트랜지스터, 및 사이리스터와 같은 소위 전력 장치(power devices)가 전자 부품, 자동차, 기계 설비 및 조명 등의 여러 분야에서 사용되고 있다. 응용 분야의 증가와 함께, 전력을 고효율 및 고속으로 변환 및 제어하는 것이 전력 장치에 요구되고 있다. 전력 장치가 실리콘(Si)을 사용하여 오랫동안 제조되어 왔지만, 실리콘 장치의 한계가 예측되고 있다. 이 한계는 실리콘의 밴드갭이 약 1전자볼트(eV)로 작다는 사실에 기인한다. 이 한계를 극복하기 위해 큰 밴드갭을 갖는 반도체, 즉, 소위 와이드갭 반도체로 이루어진 전력 장치를 실현하기 위한 연구가 광범위하게 수행되고 있다. 특히, 밴드갭이 약 3.4eV인 질화 갈륨(GaN) 또는 밴드갭이 약 3.2eV인 실리콘 카바이드(탄화 규소; SiC)를 사용하는 전력 장치의 개발이 광범위하게 수행되고 있다.
한편, 우주선 또는 자동차 또는 열에 기인하는 노이즈로 인한 전자 장치의 에러 또는 고장이 심각한 문제가 되고 있다. 노이즈 또는 열에 의한 가혹한 환경에 대해 내성이 있는 소위 극한 환경(hostile-environment) 장치는 큰 밴드갭을 갖는 반도체로 만들어져야 한다는 것이 밝혀졌다. GaN 또는 SiC를 사용하는 전자 장치의 개발은 이러한 문제점에서 수행되기 시작하였다. 그러나, GaN 또는 SiC로 이루어진 전자 장치를 실현하기 위해서는 많은 문제점을 해결하여야 한다.
가장 큰 문제점은 질소의 평형 증기 압력이 갈륨의 평형 증기 압력에 비해 아주 높기 때문에 GaN의 벌크 결정이 얻어지지 않는다는 것이다. 따라서, 사파이어 또는 실리콘 카바이드(SiC)로 이루어진 기판이 사용된다. 사파이어와 GaN 사이에 16%의 격자 불일치가 있기 때문에 사파이어 기판 상에 GaN이 직접적으로 형성될 수는 없다. 따라서, GaN의 성장 이전에 질화 알루미늄(AlN)의 버퍼층이 사파이어 기판 상에 형성된다. AlN으로 불순물을 도핑하기가 어렵기 때문에 AlN은 저항적이다. 바이폴라 트랜지스터와 사이리스터와 같은 다층 반도체를 포함하는 장치에 사파이어 기판을 사용하는 것은 그들의 구조와 제조 공정에 아주 불리하다. 한편, SiC의 벌크 결정은 2200~2400의 아주 고온에서 성장될 수 있기 때문에 SiC 기판은 아주 고가이다. 따라서, SiC 기판 또는 SiC 장치를 사용하는 GaN 장치는 아주 고가이다.
두 번째로 큰 문제점은 GaN층 또는 SiC층이 형성되는 온도보다 낮은 온도에서 성장될 수 있는 신규의 장치를 실현하는 것이다. 1000보다 높은 온도에서 GaN 또는 SiC의 층을 형성할 필요가 있다. 고온에서 반도체층을 형성하는 데는 많은 에너지가 필요하다. 또한, 원자가 층 사이를 이동하여 조성이 방해받거나 또는 도펀트가 층간 경계면 근처로 이동할 가능성이 있다.
상기 상술된 문제점은 이러한 장치에 대해 산화 몰리브덴을 사용함으로써 해결될 수 있다. 본 발명의 발명가는 고품질의 산화 몰리브덴 결정이 3.2eV 보다 더 큰 밴드갭을 가지며 광자장치와 전자장치에서 아주 유용하게 사용된다는 것을 발견하였다(미국 특허출원 제10/848,145호 및 제10/863,288호).
그러나, 상기 상술된 특허출원에 있어서는, 산화 몰리브덴 결정이 금속 몰리브덴판(metallic molybdenum plate)의 산화에 의해 형성되었다. 몰리브덴판이 결정이 아니기 때문에, 벽개(cleavage)와 같은 일부 제조 기술은 사용될 수 없었다. 또한, 산화 몰리브덴으로 형성된 장치를 실리콘으로 형성된 장치와 일체화하는 것은 불가능했다. 또한, 산화 몰리브덴층이 몰리브덴판의 산화에 의해 형성될 때 산화 몰리브덴층의 두께의 정확한 제어가 어려웠다.
따라서, 통상의 장치에서 사용되는 재료로 이루어진 기판 상에 밴드갭이 3.2eV보다 더 큰 반도체 결정의 층을 형성할 필요가 있다. 반도체층의 형성동안 장치 구조가 손상을 입지 않도록 반도체층은 상대적으로 낮은 온도에서 형성되어야만 한다. 현재 장치에서 사용되는 기판 상에 높은 내전압을 갖는 전자장치와 극한 환경의 광자장치 및 전자장치가 상대적으로 저온에서 만들어질 것이다.
본 발명은 기판상에 성장된 금속 산화물로 이루어지는 신규의 반도체막과 그 제조 방법에 관한 것이다.
금속 산화물은 3.2eV보다 큰 밴드갭을 가지며 높은 내전압을 갖는 전자장치와 극한 환경의 광자장치 및 전자장치를 제조하는데 아주 유용한 산화 몰리브덴으로 이루어진다. 산화 몰리브덴은 또한 387㎚보다 짧은 파장을 갖는 광을 발광하는 발광 다이오드 또는 레이저 다이오드를 제조하는데도 유용하다.
본 발명의 중요한 양상은 통상의 전자장치와 광자장치에서 사용되어 온 재료로 이루어진 기판 상에 산화 몰리브덴막이 형성된다는 것이다. 가장 널리 사용되는 재료는 실리콘이다.
본 발명의 다른 중요한 양상은 기판 상에 산화 몰리브덴막을 형성하는 신규의 방법을 제공하는 것이다. 이 방법은 이하의 단계를 포함한다: 제 1의 단계에서, ㅊ판과 소스 재료가 퇴적 챔버에 설치된다. 통상적인 소스 재료는 몰리브덴판이며 통상의 기판은 실리콘이다. 제 2의 단계에서, 소스 재료의 온도가 기판의 온도보다 더 높게 되도록 성장 챔버 내에서 온도 프로파일이 형성된다. 온도 프로파일이 형성된 후, 제 3의 단계에서, 특정 장치를 형성하는데 필요한 산화 몰리브덴의 두께에 따른 일정 기간동안 산소 가스가 유입된다.
양호한 실시예의 상세한 설명
본 발명의 양호한 실시예를 참조로 본 발명을 상세히 설명한다.
제 1의 실시예
도 1은 본 발명의 방법에 따라 고순도의 산화 몰리브덴을 형성하는데 사용되는 설비의 일 예를 개략적으로 도시한다. 산화 몰리브덴을 형성하는데 사용될 상기 설비(100)는 산화 몰리브덴이 퇴적되는 석영 튜브(101), 소스 홀더(104), 기판 홀더(105), 노(furnace; 102) 및 노(102) 내부에 온도 프로파일을 형성할 수 있는 히터(103)를 포함한다. 소스의 온도를 감시하는 온도계(106)와 기판의 온도를 감시하는 온도계(107)도 또한 포함된다. 이 경우에 있어서 온도계(106 및 107)는 열전쌍 (thermo-couple)이다. 도면에 도시되지 않았지만, 산소 가스(108)와 질소 가스를 유입시키고 제어하기 위한 수단도 또한 포함된다. 석영 튜브(101)의 내부는 진공 펌프(도시되지 않음)에 의해 진공으로 될 수 있다. 소스 홀더(104)와 기판 홀더(105)는 석영으로 만들지는데, 그 이유는 산화 몰리브덴이 형성되는 온도에서 변경되지 않고 기판, 산소 및 산화 몰리브덴과 반응하지 않기 때문이다. 도 1에 도시된 설비가 실시예에서 사용되었다 할지라도, 소스 및 기판 영역을 포함하여 양호한 온도 프로파일이 형성되고 퇴적 챔버의 내부가 산소 분위기(atmosphere)로 만들어질 수 있는 한 이것은 제한되지 않는다.
본 발명에 따라 산화 몰리브덴을 형성하기 위한 신규의 방법이 도 2의 순서도를 참조로 설명될 것이다. 본 실시예에서 실리콘(Si) 기판이 사용되고 몰리브덴(Mo)판이 소스로 사용된다. 먼저, 몰리브덴판과 실리콘 기판을 아세톤, 메탄올 및 고순수(high-purity water)로 순서대로 헹군다(단계 201). 단계 201 이후에, 필요하다면, 몰리브덴판을 황산과 순수로 헹군다. 실리콘 기판 상에 자연적으로 성장된 산화막은, 필요하다면, 플루오르화 수소산 또는 수소 또는 수소 래디컬에 의한 다른 방법에 의해 제거된다.
다음 단계(단계 202)에서, 전처리된 소스 몰리브덴판 또는 표면이 미리 산화된 몰리브덴판(10㎜×10㎜×0.1㎜)이 소스 홀더(104)에 설치되고 소스 홀더(104)로부터 하류로 20㎝ 떨어진 위치에 설치된 기판 홀더(105)에 실리콘 기판(10㎜×10㎜×0.1㎜)이 설치된다.
다음 단계(단계 203)로서, 석영 튜브의 내부가 회전 펌프에 의해 10-3 Torr의 진공 상태로 되고 질소(또는 아르곤과 같은 불활성 가스)로 채워진다.
석영 튜브 내부의 공기가 질소 또는 불활성 가스로 교체된 후, 도 3에 도시된 온도 프로파일이 형성되도록 노(furnace)가 가열된다(단계 204). 온도 프로파일에 있어서, 소스 영역에서의 온도는 650이고 기판 영역에서의 온도는 450℃이다. 온도 프로파일은 온도 컨트롤러(도시되지 않음)의 제어하에서 약 45분동안 가열하는 것에 의해 형성된다. 본 발명의 실시예에서, 소스 영역의 온도는 550~850℃, 바람직하게는 650℃이고, 기판의 온도는 350~650℃, 바람직하게는 450℃이다. 온도의 기울기는 소스 영역에서 기판 영역으로 형성된다. 소스 영역에서 850℃를 넘는 온도는 바람직하지 않은데, 그 이유는 산소가 산화 몰리브덴을 이탈하기 쉽고 질화 몰리브덴이 형성되기 쉽기 때문이다. 기판 영역에서의 온도는 소스 영역의 온도보다 더 낮은 것이 중요하다.
소정의 온도 프로파일이 노(102) 내에 형성된 후, 산소 가스(108)가 석영 튜브(101)로 유입된다. 산소 가스(108)는 소스 홀더(104)에서 기판 홀더(105)의 방향으로 흐른다. 산소 가스(108)의 유량은 50 내지 450 SCCM이고, 바람직하게는 250 SCCM이다. 석영 튜브의 내부를 산소 분위기로 만들기 위해 산소 유입을 사용하였지만, 몰리브덴판이 소정의 온도에서 산화되고 산화 몰리브덴의 분자가 소스를 탈착(desorb)하는 한, 다른 산소 분위기, 산소 래디컬 또는 산소 플라즈마가 사용될 수 있다.
상기 도시된 온도 프로파일과 산소 유입은 6시간동안 지속된다(단계 207). 그 다음, 산소 유입을 유지한 상태에서 노를 실온까지 냉각시킨다(단계 208). 결과적으로, 도 5에 도시된 바와 같이 고품질의 단결정의 산화 몰리브덴의 층이 6㎛의 두께로 기판 상에 퇴적된다. 산화 몰리브덴의 성장률이 본 실시예에서 약 1㎛/h이지만, 이것은 몰리브덴 소스의 크기, 산소의 유량 및 온도 프로파일을 선택함으로써 변경될 수 있다. 또한, 퇴적률은 석영 튜브의 직경, 소스와 기판 사이의 간격 및 기판의 크기와 같은 많은 요인에도 관련된다. 따라서, 성장 파라미터의 몇몇 설정에 대해 성장률을 미리 측정하는 것이 바람직하다. 층의 두께는 광학적인 방법 또는 직접적인 측정으로 측정될 수 있다.
제 2의 실시예
엄밀히 말하자면, 산화실리콘의 얇은 층이 실리콘 기판(501)과 산화 몰리브덴(502)의 층 사이에 형성되기 쉽다. 이것은 앞선 단계의 산화 몰리브덴의 성장에서 실리콘 기판의 표면이 산화되기 때문이다. 산화실리콘이 형성되지 않는 것이 바람직하다면, 산화실리콘의 성장은 도 2에 도시된 순서도의 단계 204와 단계 206 사이에 5분동안 수소를 유입시키는 단계(단계 205)를 추가함으로써 방지된다(다른 단계는 상기 제 1의 실시예에서의 단계와 유사하다). 제 2의 실시예에서는 수소 가스를 유입시키는 것에 의해 산화실리콘의 성장이 방지되었지만, 환원제를 사용하는 다른 방법에 의해 방지될 수도 있다.
도 3에 도시된 노 내의 온도 프로파일은 간단하다. 그러나, 기판 영역의 온도는 편평한 것이 바람직한데, 그 이유는 많은 기판이 동일한 온도에서 설정될 수 있기 때문이다.
본 발명의 실시예에 있어서, (100) 및 (111)과 같은 여러 표면 방향을 갖는 실리콘 기판이 사용되었다. 고품질의 산화 몰리브덴의 결정층은 이러한 기판 어느 것에도 형성될 수 있다. 본 발명에 따른 금속 산화물의 고품질의 막을 퇴적하는 방법은 게르마늄, 갈륨 비소, 인듐 인화물, 갈륨 인화물, 갈륨 질화물, 실리콘 카바이드, 유기 반도체 또는 그들의 유도체, 플라스틱 기판, 폴리이미드 및 유리와 같은 절연체와 같은 실리콘 이외의 기판 상에 고품질의 금속 산화막을 형성하는데 적용될 수 있다. 유사하게, 본 발명의 방법은 아연, 티타늄, 탄탈, 알루미늄 루테늄, 인듐, 주석, 이리듐, 팔라듐, 텅스텐, 구리 및 크롬과 같은 금속을 소스로서 사용하는 금속 산화물을 형성하는데 적용될 수 있다. 본 발명에 따른 방법에 의해 형성된 산화 몰리브덴막은 공지의 방법인 CVD나 스퍼터링에 의해 형성된 것보다 상대적으로 균일한 조성과 우수한 결정 품질을 갖는다는 것이 X-레이 및 라만 분광법을 사용하는 분석에 의해 밝혀졌다. 그 이유는, 산화 몰리브덴의 분자가 그들의 화학결합을 깨뜨리지 않으면서 소스 몰리브덴판을 탈착하고(desorb) 상대적으로 낮은 온도로 유지된 석영 튜브에 산화 몰리브덴이 퇴적되기 때문인 것으로 추정된다. 본 방법에 의해 형성된 산화 몰리브덴막의 주요 조성이 MoO3인 것이 X-레이와 라만 분광법을 사용하는 분석에 의해 명확해졌다. MoO3의 결정 구조는 격자의 방향에 따라 상이한 격자 상수를 갖는 것이 알려져 있다. 이 사실은 산화 몰리브덴이 상이한 재료의 기판 상에 퇴적될 때 격자 상수의 차이로 인한 문제점을 경감하는데 유리할 것으로 생각된다. 본 방법에 의해 형성된 산화 몰리브덴의 밴드갭은 반사 스펙트럼 측정에서 약 3.2eV보다 더 큰 것을 특징으로 한다. 소스 온도, 기판 온도 및 산소의 유량, 소스판 또는 기판의 전처리 공정, 또는 성장 챔버의 전처리와 같은 성장 조건을 변경함으로써 3.2Ev보다 더 큰 밴드갭을 갖는 산화 몰리브덴을 만들 수 있다. 산화 몰리브덴이 3.2Ev보다 더 큰 밴드갭을 갖는다는 사실은 그 재료가 GaN 또는 SiC 대신 장치에서 사용될 가능성이 있다는 것을 의미한다. 본 방법에 의해 형성된 산화 몰리브덴은 n-형이며 소스 온도가 650℃와 750℃일 때 저항은 각각 1.5×107Ω·㎝와 2.0×105Ω·㎝이다.
본 발명에 따른 방법에 의해 만들어진 산화 몰리브덴은 반도체 재료가 반도체 산업에서 사용되는 것 통상의 방식으로 사용될 수 있다. 본 방법에 의해 만들어진 산화 몰리브덴은 그것이 의도적인 도핑없이 만들어지고 소스 온도가 650℃보다 낮을 때 고저항성이다. 그러나, 도너(예를 들면, P, As, Sb, Se 등) 또는 억셉터(예를 들면, Zn, Ga, Mg 등)을 도핑하는 것에 의해 산화 몰리브덴의 전기적 특성을 변경할 수 있다. 산화 몰리브덴이 의도적인 도핑없이 본 방법에 의해 만들어지면, 소스 온도를 변경하는 것에 의해 그 저항을 변경할 수 있다. 예를 들면, 소스 온도를 750℃로 설정함으로써 성장된 산화 몰리브덴의 저항은 소스 온도를 650℃로 설정하는 것에 의한 산화 몰리브덴의 저항보다 훨씬 작다. 그 이유는 산화 몰리브덴 내에서의 산소 공극(vacancies)이 도너의 역할을 하고 소스 온도를 높은 온도로 설정하는 것에 의해 형성된 산화 몰리브덴에서의 그 농도가 소스 온도를 낮은 온도로 설정하는 것에 의해 형성된 산화 몰리브덴에서의 농도보다 더 높기 때문인 것으로 생각된다. 이 사실은 본 발명에서 중요한 포인트이다. 또한, 예를 들면, 이온 주입에 의해 국소 영역에 도너 또는 억셉터를 유입하는 것에 의해, 본 방법에 의해 형성된 산화 몰리브덴의 국소적인 전기적 특성을 제어할 수 있다.
예를 들면, 소스 온도를 낮은 온도로 설정한 상태에서 본 발명의 방법에 의해 형성된 고저항의 금속 산화막은 기판 상의 장치를 분리하는데 사용될 수 있다. 또한, 본 발명에 따른 금속 산화막을 형성하기 위한 방법은 현 시점에 사용되고 있는 장치에서 절연체로서 사용되는 금속 산화막을 형성하는데 사용될 수 있다.

Claims (14)

  1. 반도체층 제조 방법에 있어서,
    소스 금속판과 기판을 마련하는 단계와;
    상기 소스 금속판과 상기 기판의 표면을 세척하는 단계와;
    상기 소스 금속판과 상기 기판을 퇴적 챔버에 설치하는 단계와;
    불활성 가스 분위기 중에서 상기 소스 금속판을 500 내지 850℃ 사이의 온도로 가열하고 상기 기판을 350 내지 650℃ 사이의 온도로 가열하는 단계; 및
    상기 분위기를 불활성 가스에서 산화 분위기로 변경하고 소정의 두께를 갖는 금속 산화층을 형성하는데 충분한 기간동안 상기 퇴적 챔버 내의 상기 소스 및 상기 기판 온도를 유지함으로써 상기 기판 상에 금속 산화층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체층 제조 방법.
  2. 반도체층 제조 방법에 있어서,
    그 표면이 미리 산화된 소스 금속판과 기판을 마련하는 단계와;
    그 표면이 미리 산화된 상기 소스 금속판과 상기 기판의 표면을 세척하는 단계와;
    상기 소스 금속판과 상기 기판을 퇴적 챔버에 설치하는 단계와;
    불활성 가스 분위기 중에서 그 표면이 미리 산화된 상기 소스 금속판을 500 내지 850℃ 사이의 온도로 가열하고 상기 기판을 350 내지 650℃ 사이의 온도로 가 열하는 단계; 및
    상기 분위기를 불활성 가스에서 산화 분위기로 변경하고 소정의 두께를 갖는 금속 산화층을 형성하는데 충분한 기간동안 상기 성장 챔버 내의 상기 소스 및 상기 기판 온도를 유지함으로써 상기 기판 상에 금속 산화층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체층 제조 방법.
  3. 제 1항에 있어서,
    상기 산화 분위기는 상기 퇴적 챔버내에서 상기 소스 금속판에서 상기 기판의 방향으로 50 내지 450 SCCM의 유량으로 흐르는 산소 가스의 유입에 의해 마련되는 것을 특징으로 하는 반도체층 제조 방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 소스 금속판과 상기 기판을 가열하는 단계 이후에 그리고 상기 금속 산화층의 형성 단계 이전에 소정의 기간동안 수소를 유입시키는 단계를 더 포함하는 것을 특징으로 하는 반도체층 제조 방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 기판은 실리콘, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 갈륨 질화물, 실리콘 카바이드, 유기 반도체 또는 그 유도체, 또는 유리로 이루어지고, 상기 소스 금속판은 몰리브덴, 산화 몰리브덴 또는 그 유도체로 이루어지는 것을 특징으로 하는 반도체층 제조 방법.
  6. 제 1항 또는 제 2항에 있어서,
    상기 금속 산화층을 형성하는 상기 단계는 동시에 도너 또는 억셉터를 도핑하는 단계를 포함하는 것을 특징으로 하는 반도체층 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 따른 방법에 의해 만들어진 반도체층.
  8. 반도체 또는 반도체들 또는 반도체 또는 반도체들을 포함하는 구조로 이루어진 기판; 및
    상기 기판 상에 형성된 산화 몰리브덴의 층을 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8항에 있어서,
    상기 산화 몰리브덴은 MoO3의 화학 조성을 갖는 단결정인 것을 특징으로 하는 반도체 장치.
  10. 제 8항에 있어서,
    상기 산화 몰리브덴은 3.2eV 이상의 밴드갭을 갖는 것을 특징으로 하는 반도 체 장치.
  11. 제 8항에 있어서,
    반도체 또는 반도체들 또는 반도체 또는 반도체들을 포함하는 구조로 이루어진 상기 기판은 실리콘, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 갈륨 질화물, 실리콘 카바이드, 유기 반도체 또는 그들의 유도체를 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 8항에 있어서,
    적어도 하나의 반도체 전자장치 및/또는 반도체 광자장치가 상기 산화 몰리브덴층에 형성되는 것을 특징으로 하는 반도체 장치.
  13. 제 8항에 있어서,
    상기 산화 몰리브덴은 n형 반도체, p형 반도체 또는 절연체 재료인 것을 특징으로 하는 반도체 장치.
  14. 제 1항 또는 제 2항에 따른 상기 반도체층 제조 방법을 실시하기 위한 퇴적 설비에 있어서,
    그 분위기(atmosphere)가 상이한 가스로 변경될 수 있는 퇴적 챔버와;
    소스 홀더 및 상기 소스 홀더 근처에 설치된 기판 홀더와;
    상기 소스 홀더와 상기 기판 홀더가 설치된 각 영역의 온도를 개별적으로 제어하도록 상기 소스 홀더와 상기 기판 홀더를 가열하기 위한 수단; 및
    상기 소스 홀더에서 상기 기판 홀더로의 방향으로 상기 퇴적 챔버 속에 산소 가스를 유입시키기 위한 수단을 포함하는 것을 특징으로 하는 퇴적 설비.
KR1020050100561A 2004-10-26 2005-10-25 기판상에 형성된 금속 산화물층과 그 제조 방법 KR20060049322A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004310331A JP4576201B2 (ja) 2004-10-26 2004-10-26 三酸化モリブデン層の作製方法
JPJP-P-2004-00310331 2004-10-26

Publications (1)

Publication Number Publication Date
KR20060049322A true KR20060049322A (ko) 2006-05-18

Family

ID=35658999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100561A KR20060049322A (ko) 2004-10-26 2005-10-25 기판상에 형성된 금속 산화물층과 그 제조 방법

Country Status (7)

Country Link
US (1) US7476628B2 (ko)
EP (2) EP1652957A3 (ko)
JP (1) JP4576201B2 (ko)
KR (1) KR20060049322A (ko)
CN (1) CN1779912A (ko)
DE (2) DE05023406T1 (ko)
TW (1) TWI496195B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214194B2 (ja) * 2007-08-10 2013-06-19 住友化学株式会社 金属ドープモリブデン酸化物層を含む有機エレクトロルミネッセンス素子及び製造方法
US8435906B2 (en) * 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices
JP6108858B2 (ja) * 2012-02-17 2017-04-05 株式会社半導体エネルギー研究所 ｐ型半導体材料および半導体装置
JP5826094B2 (ja) * 2012-03-30 2015-12-02 株式会社半導体エネルギー研究所 ｐ型半導体材料、および光電変換装置の作製方法
US8647943B2 (en) * 2012-06-12 2014-02-11 Intermolecular, Inc. Enhanced non-noble electrode layers for DRAM capacitor cell
CN109643660B (zh) * 2016-08-31 2024-03-05 株式会社Flosfia p-型氧化物半导体及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158900A (ja) * 1984-12-28 1986-07-18 Alps Electric Co Ltd 金属酸化物ウイスカ−の製造装置
JPS6287498A (ja) * 1985-10-14 1987-04-21 Alps Electric Co Ltd 酸化モリブデンウイスカ−の製造方法
FR2612946B1 (fr) 1987-03-27 1993-02-19 Chimie Metal Procede et installation pour le depot chimique de revetements ultradurs a temperature moderee
JPH0541285A (ja) * 1991-08-07 1993-02-19 Ricoh Co Ltd 電界発光素子
JPH0897159A (ja) * 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
JPH09213818A (ja) * 1996-01-29 1997-08-15 Oki Electric Ind Co Ltd 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液
JPH11298021A (ja) * 1998-04-10 1999-10-29 Canon Inc 光起電力素子用基板、これを用いた光起電力素子及び集積型光起電力素子並びに集積型光起電力素子の製造方法
US6214712B1 (en) 1999-09-16 2001-04-10 Ut-Battelle, Llc Method of physical vapor deposition of metal oxides on semiconductors
US6624441B2 (en) * 2002-02-07 2003-09-23 Eagle-Picher Technologies, Llc Homoepitaxial layers of p-type zinc oxide and the fabrication thereof
JP4519423B2 (ja) 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
JP4351869B2 (ja) 2003-06-10 2009-10-28 隆 河東田 半導体を用いた電子デバイス

Also Published As

Publication number Publication date
TW200629382A (en) 2006-08-16
JP4576201B2 (ja) 2010-11-04
EP1652957A2 (en) 2006-05-03
CN1779912A (zh) 2006-05-31
DE08014153T1 (de) 2009-05-20
US7476628B2 (en) 2009-01-13
DE05023406T1 (de) 2006-08-31
US20060089006A1 (en) 2006-04-27
EP1983070A2 (en) 2008-10-22
EP1652957A3 (en) 2006-12-06
EP1983070A3 (en) 2009-04-15
TWI496195B (zh) 2015-08-11
JP2006128154A (ja) 2006-05-18
EP1983070B1 (en) 2014-08-13

Similar Documents

Publication Publication Date Title
JP4817350B2 (ja) 酸化亜鉛半導体部材の製造方法
US20170073809A1 (en) Method for manufacturing metal chalcogenide thin film and thin film manufactured thereby
WO2011142074A1 (ja) 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
KR100884883B1 (ko) 아연산화물 반도체 및 이를 제조하기 위한 방법
KR20060049322A (ko) 기판상에 형성된 금속 산화물층과 그 제조 방법
CN108166056A (zh) 一种能够有效降低碳化硅外延表面缺陷的生长方法
JP2022105014A (ja) Ｉｉｉａ族窒化物成長システムおよび方法
US11393680B2 (en) Method of manufacturing p-type gallium oxide by intrinsic doping, the thin film obtained from gallium oxide and its use
US20170051400A1 (en) Method for manufacturing a doped metal chalcogenide thin film, and same thin film
TWI413250B (zh) 半導體電子裝置
KR100798810B1 (ko) 탄화규소 단결정 성장장치
Waseem et al. A Review of Recent Progress in β‐Ga2O3 Epitaxial Growth: Effect of Substrate Orientation and Precursors in Metal–Organic Chemical Vapor Deposition
JP2002308697A (ja) 炭化珪素単結晶インゴット及びその製造方法並びに炭化珪素単結晶育成用種結晶の装着方法
JP2009141221A (ja) ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
KR101926687B1 (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
KR100509748B1 (ko) 질소 도핑으로 형성된 피형 산화아연 박막 성장방법
JP7477407B2 (ja) 酸化ガリウム系半導体の製造方法
KR20030033228A (ko) p형 아연산화물 박막과 이를 적용한 화합물 반도체 및 그 제조방법
JP2650635B2 (ja) Ｉｉ−ｖｉ族化合物半導体薄膜の製法
KR100686717B1 (ko) 철 도핑된 세미 인설레이팅 4-에이치 탄화규소 단결정 박막
JP2022118481A (ja) Ｌｉドープｐ型ＮｉＯ薄膜の製造方法
CN114959636A (zh) 一种二维过渡金属硫化物及其制备方法和应用
CN116791197A (zh) 一种传输极性和掺杂浓度可调控的二维过渡金属二硫族化物及其制备方法和应用
Kaminska et al. p-type in ZnO: N by codoping with Cr

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid