KR20060042272A - 반도체 소자의 패드 오픈 방법 - Google Patents

반도체 소자의 패드 오픈 방법 Download PDF

Info

Publication number
KR20060042272A
KR20060042272A KR1020040090864A KR20040090864A KR20060042272A KR 20060042272 A KR20060042272 A KR 20060042272A KR 1020040090864 A KR1020040090864 A KR 1020040090864A KR 20040090864 A KR20040090864 A KR 20040090864A KR 20060042272 A KR20060042272 A KR 20060042272A
Authority
KR
South Korea
Prior art keywords
metal wiring
pad
film
semiconductor device
protective film
Prior art date
Application number
KR1020040090864A
Other languages
English (en)
Other versions
KR100613340B1 (ko
Inventor
조경수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040090864A priority Critical patent/KR100613340B1/ko
Publication of KR20060042272A publication Critical patent/KR20060042272A/ko
Application granted granted Critical
Publication of KR100613340B1 publication Critical patent/KR100613340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 목적은 패드 표면의 이물질 발생을 억제하여 본딩 패일을 효과적으로 방지할 수 있는 반도체 소자의 패드 오픈 방법을 제공하는 것이다.
본 발명의 목적은 상부에 층간절연막과 금속 배선이 순차적으로 형성되어 있는 반도체 기판을 준비하는 단계; 금속 배선을 덮도록 기판 전면 상에 보호막을 형성하는 단계; 금속 배선 상의 보호막 두께가 낮아지도록 보호막의 상부를 일부 제거하는 단계; 및 금속 배선이 노출되도록 금속 배선 상의 보호막을 선택적으로 식각하는 단계를 포함하는 반도체 소자의 패드 오픈 방법에 의해 달성될 수 있다.
패드, 본딩, 보호막, 건식 식각, 습식 식각, 폴리머

Description

반도체 소자의 패드 오픈 방법{Method of opening pad in semiconductor device}
도 1a 및 도 1b는 종래 반도체 소자의 패드 오픈 방법을 설명하기 위한 순차적 공정 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 패드 오픈 방법을 설명하기 위한 순차적 공정 단면도.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 패드 오픈 방법에 관한 것이다.
일반적으로, 반도체 소자 제조 공정에서는 웨이퍼 공정을 통해 웨이퍼 상에 다수의 칩이 완성되면 이 칩들은 개개의 단위로 분할되어 패키지 공정을 통해 상용 반도체 칩의 형태를 갖추게 된다. 이때, 웨이퍼 공정에서는 칩이 회로 상으로 완성되면 완성된 칩을 보호하기 위해 웨이퍼 표면에 보호막을 형성하고, 패키지 공정에서는 외부 회로와 접속될 리드선과 칩을 본딩(bonding)시켜 서로 연결시킨다.
한편, 리드선과 칩을 연결시키기 위해서는 칩 위의 보호막을 제거하여 칩 내 에 형성된 금속 배선의 패드를 오픈시켜야 한다.
이러한 종래 반도체 소자의 패드 오픈 방법을 도 1a 및 도 1b를 참조하여 설명한다.
도 1a를 참조하면, 소정의 하부 구조(미도시)가 형성된 반도체 기판(10) 상에 층간절연막(12)을 형성하고, 층간절연막(12) 상에 금속 배선(14)을 형성한다. 그 다음, 금속 배선(14)을 덮도록 층간절연막(12) 상에 15000Å 이상의 두꺼운 두께로 보호막(16)을 형성한다.
여기서, 보호막(16)은 실리콘옥사이드(SiO2), TEOS(Tetra Ethyl Ortho Silicate)와 같은 산화막이나 실리콘나이트라이드(SiN)와 같은 질화막 또는 실리콘옥시나이트라이드막으로 이루어진다.
그 후, 포토리소그라피에 의해 보호막(16) 상에 금속 배선(14) 위의 보호막(16)을 노출시키는 포토레지스트 패턴(18)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(18; 도 1a 참조)을 마스크로하여 금속 배선(14)이 노출되도록 보호막(16)을 식각하여 패드를 오픈시킨다. 그 후, 공지된 방법에 의해 포토레지스트 패턴(18)을 제거하고 세정 공정을 수행한다.
여기서, 보호막(16)의 식각은 통상적으로 플라즈마를 이용한 건식 식각으로 수행하는데, 플라즈마에 의한 건식 식각의 경우 식각 시 카본(carbon)성 폴리머(polymer) 등의 불순물이 발생되어 패드가 완전히 오픈되지 않는 문제를 유발할 뿐만 아니라 패드가 오픈되더라도 패드 표면에 폴리머 등의 오염물(100)을 잔류시키 는 문제가 있다.
이러한 오염물(100)은 후속 세정 공정 시에도 완전히 제거되지 않고 패드 표면에 계속 잔류하기 때문에, 후속 패키지 공정에서 리드선(미도시)과 패드의 접촉 불량을 야기시켜 본딩 패일을 유발함으로써, 결국 소자의 수율 및 신뢰성을 저하시킨다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 패드 표면의 이물질 발생을 억제하여 본딩 패일을 효과적으로 방지할 수 있는 반도체 소자의 패드 오픈 방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적은 상부에 층간절연막과 금속 배선이 순차적으로 형성되어 있는 반도체 기판을 준비하는 단계; 금속 배선을 덮도록 기판 전면 상에 보호막을 형성하는 단계; 금속 배선 상의 보호막 두께가 낮아지도록 보호막의 상부를 일부 제거하는 단계; 및 금속 배선이 노출되도록 금속 배선 상의 보호막을 선택적으로 식각하는 단계를 포함하는 반도체 소자의 패드 오픈 방법에 의해 달성될 수 있다.
여기서, 보호막의 제거는 금속 배선 상에서 상기 보호막이 100 내지 5000Å 두께를 갖도록 화학기계연마(CMP)에 의해 수행하고, 보호막의 식각은 습식 식각으로 수행한다.
또한, 보호막의 제거 후 보호막을 식각하기 전에 상기 보호막의 열처리 공정 을 수행할 수도 있는데, 이때 열처리 공정은 250 내지 500℃의 온도에서 수행한다.
또한, 보호막은 산화막, 질화막 및 실리콘 옥시나이트라이드막 중 선택되는 어느 하나로 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 반도체 소자의 패드 오픈 방법을 설명한다.
도 2a를 참조하면, 소정의 하부 구조(미도시)가 형성된 반도체 기판(20) 상에 층간절연막(22)을 형성하고, 층간절연막(22) 상에 금속 배선(24)을 형성한다. 그 다음, 금속 배선(24)을 덮도록 층간절연막(22) 상에 15000Å 이상의 두꺼운 두께로 보호막(26)을 형성한다.
여기서, 보호막(26)은 실리콘옥사이드(SiO2), TEOS(Tetra Ethyl Ortho Silicate)와 같은 산화막이나 실리콘나이트라이드(SiN)와 같은 질화막 또는 실리콘옥시나이트라이드막으로 이루어진다.
도 2b를 참조하면, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 보호막(26; 도 2a 참조)의 상부를 일부 제거하여 표면을 평탄화하고, 평탄화된 보호막(26a)이 경화되도록 열처리 공정을 수행한다.
바람직하게, CMP 공정은 후속 보호막(26a)의 습식 식각 시 식각이 용이하게 이루어지도록 금속 배선(24) 상에서 보호막(26a)이 100 내지 5000Å 두께를 갖도록 수행한다.
또한, 열처리 공정은 250 내지 500℃의 온도에서 수행한다.
그 후, 포토리소그라피에 의해 보호막(26a) 상에 금속 배선(24) 위의 보호막(26a)을 노출시키는 포토레지스트 패턴(28)을 형성한다.
도 2c를 참조하면, 포토레지스트 패턴(28; 도 2b 참조)을 마스크로하여 금속 배선(24)이 노출되도록 보호막(26)을 선택적으로 식각하여 패드를 오픈시킨다. 이때, 보호막(26)의 식각은 습식 식각으로 수행한다.
즉, 금속 배선(24) 상의 보호막(26a) 두께를 감소시키고 습식 식각에 의해 금속 배선(24) 상의 보호막(26a)만을 선택적으로 식각하므로, 패드 표면에 폴리머 등의 오염물(100; 도 1b 참조)이 발생하는 것 없이 패드를 완전히 오픈시킬 수 있다.
그 후, 공지된 방법에 의해 포토레지스트 패턴을 제거하고 세정 공정을 수행한다.
상술한 바와 같이, 본 발명은 보호막의 식각 전에 CMP에 의해 보호막 상부를 일부 제거하여 금속 배선 상의 보호막 두께를 낮춘 후 습식 식각에 의해 금속 배선 상의 보호막만을 선택적으로 제거함으로써, 패드 표면에 폴리머등의 오염물을 발생하는 것 없이 패드를 완전히 오픈시킬 수 있다.
이에 따라, 이후 수행되는 패키지 공정에서 패드와 리드선과의 접촉 불량 및 이로 인한 본딩 패일 등을 효과적으로 방지할 수 있다.
그 결과, 소자의 수율 및 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (5)

  1. 상부에 층간절연막과 금속 배선이 순차적으로 형성되어 있는 반도체 기판을 준비하는 단계;
    상기 금속 배선을 덮도록 상기 기판 전면 상에 보호막을 형성하는 단계;
    상기 금속 배선 상의 상기 보호막 두께가 낮아지도록 상기 보호막의 상부를 일부 제거하는 단계; 및
    상기 금속 배선이 노출되도록 상기 금속 배선 상의 보호막을 선택적으로 식각하는 단계를 포함하는 반도체 소자의 패드 오픈 방법.
  2. 제 1 항에 있어서,
    상기 보호막의 제거는 상기 금속 배선 상에서 상기 보호막이 100 내지 5000Å 두께를 갖도록 수행하는 반도체 소자의 패드 오픈 방법.
  3. 제 1 항에 있어서,
    상기 보호막의 식각은 습식 식각으로 수행하는 반도체 소자의 패드 오픈 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막의 제거는 화학기계연마(CMP) 공정으로 수행하는 반도체 소자의 패드 오픈 방법.
  5. 제 1 항에 있어서,
    상기 보호막은 산화막, 질화막 및 실리콘 옥시나이트라이드막 중 선택되는 어느 하나로 형성하는 반도체 소자의 패드 오픈 방법.
KR1020040090864A 2004-11-09 2004-11-09 반도체 소자의 패드 오픈 방법 KR100613340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090864A KR100613340B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 패드 오픈 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090864A KR100613340B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 패드 오픈 방법

Publications (2)

Publication Number Publication Date
KR20060042272A true KR20060042272A (ko) 2006-05-12
KR100613340B1 KR100613340B1 (ko) 2006-08-21

Family

ID=37148185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090864A KR100613340B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 패드 오픈 방법

Country Status (1)

Country Link
KR (1) KR100613340B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160055456A (ko) * 2014-11-10 2016-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160055456A (ko) * 2014-11-10 2016-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100613340B1 (ko) 2006-08-21

Similar Documents

Publication Publication Date Title
US11417725B2 (en) Isolation of circuit elements using front side deep trench etch
TWI492354B (zh) 半導體裝置及其製造方法
US8963331B2 (en) Semiconductor constructions, semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
KR102327448B1 (ko) 접합 구조체 및 그 형성 방법
JP2002083809A (ja) 半導体装置及びその製造方法
US6013579A (en) Self-aligned via process for preventing poison via formation
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
KR100613340B1 (ko) 반도체 소자의 패드 오픈 방법
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP4118044B2 (ja) 最適化された金属ヒューズの処理工程
JPH0677315A (ja) 半導体装置
US7833896B2 (en) Aluminum cap for reducing scratch and wire-bond bridging of bond pads
TWI809823B (zh) 半導體元件的製作方法
TWI837690B (zh) 半導體裝置及半導體製造裝置
KR101024747B1 (ko) 반도체 소자 및 그 제조 방법
KR100559513B1 (ko) 반도체 금속 배선용 범프 형성 방법
KR100640431B1 (ko) 패시베이션층 형성 방법
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR20050011353A (ko) 반도체 소자의 본딩 패드 형성방법
KR100572493B1 (ko) 반도체 소자의 패드 형성 방법
KR100609223B1 (ko) 반도체 소자의 제조 방법
KR100591159B1 (ko) 반도체 소자의 패드 오픈 방법
KR100755411B1 (ko) 반도체 장치의 제조 방법
KR20060079316A (ko) 웨이퍼 접합 방법
JP2005039170A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee