KR20060040344A - Ｃｍｏｓ 이미지 센서 및 그 구동 방법 - Google Patents

Ｃｍｏｓ 이미지 센서 및 그 구동 방법 Download PDF

Info

Publication number
KR20060040344A
KR20060040344A KR1020040089905A KR20040089905A KR20060040344A KR 20060040344 A KR20060040344 A KR 20060040344A KR 1020040089905 A KR1020040089905 A KR 1020040089905A KR 20040089905 A KR20040089905 A KR 20040089905A KR 20060040344 A KR20060040344 A KR 20060040344A
Authority
KR
South Korea
Prior art keywords
charge
unit
charge transfer
image sensor
cmos image
Prior art date
Application number
KR1020040089905A
Other languages
English (en)
Other versions
KR100621561B1 (ko
Inventor
남정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040089905A priority Critical patent/KR100621561B1/ko
Priority to US11/264,236 priority patent/US7612819B2/en
Priority to TW094138201A priority patent/TWI296850B/zh
Priority to CN2005101202317A priority patent/CN1791185B/zh
Publication of KR20060040344A publication Critical patent/KR20060040344A/ko
Application granted granted Critical
Publication of KR100621561B1 publication Critical patent/KR100621561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Abstract

CMOS 이미지 센서(CMOS image sensor) 및 그 구동 방법이 제공된다. CMOS 이미지 센서는 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부, 광전자 변환부의 전하 축적 기간 중 일부 기간동안 전하 전송부의 전위가 음이 되는 전압을 전하 전송부에 공급하는 행 구동부를 포함한다.
CMOS 이미지 센서, 커플링부, 전하 전송부

Description

ＣＭＯＳ 이미지 센서 및 그 구동 방법{CMOS Image sensor and method for operating thereof}
도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 개략적인 평면도이다.
도 4는 도 3의 Ⅳ- Ⅳ′를 따라 절단한 단면도이다.
도 5a 내지 도 5b는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 전하 전송부의 특성을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 커플링부를 나타낸 회로도이다.
도 7은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 커플링부의 타이밍도(timing diagram)이다.
도 8은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 타이밍도(timing diagram)이다.
도 9는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 개념도와 전위 도면 (potential diagram)이다.
도 10은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 특성을 나타낸 도면이다.
(도면의 주요부분에 대한 부호의 설명)
1 : CMOS 이미지 센서 10 : 화소 배열부
20 : 행 구동부 30 : 구동 신호 제공부
40 : 커플링부 50 : 상관 이중 샘플링부
60 : 아날로그-디지털 변환부 110 : 광전자 변환부
120 : 전하 검출부 130: 전하 전송부
140 : 리셋부 150 : 증폭부
160 : 선택부
본 발명은 CMOS 이미지 센서 및 그 구동 방법에 관한 것으로, 보다 상세하게는 암전류 특성을 향상시킨 CMOS 이미지 센서 및 그 구동 방법에 관한 것이다.
이미지 센서(image sensor)는 머신 비전(machine vision), 로보트, 위성 관련 장치, 자동차, 항해, 유도(guidance)등 넓고 다양한 분야에서 적용된다. 일반적으로 이미지 센서는 이미지 프레임(frame)을 형성하는 다수 개의 화소가 2차원적으로 배열된다.
화소는 물체에서 반사된 빛 에너지(light energy)를 흡수하여 광량에 해당하는 전하를 축적할 수 있는 광전자 변환부를 포함한다. 즉, 포톤(photon)이 광전자 변환부의 표면에 충돌하면 전하(free charge carrier)가 생성되고, 이는 반도체 기판 상에 형성되어 있는 광전자 변환부에 축적된다. 일단 축적된 전하는 읽기 동작(read-out operation)을 통해서 읽혀진 후, 다양한 프로세스 과정을 통해서 출력 회로(output circuit)로 전달되어 영상을 재생하게 된다.
이미지 센서에는 전하 결합 소자(Charge Coupled Device; 이하 ‘CCD’라 함)와 CMOS 이미지 센서(Complementary Metal-Oxide Semiconductor Image Sensor)가 대표적이다. CCD는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 SVGA급(50만 화소), MEGA급(100만 화소) 해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
CMOS 이미지 센서는 다양한 구조가 가능하나, 주로 사용되는 구조는 4개의 트랜지스터와 포토 다이오드(photodiode)를 사용한 구조(이하, ‘4Tr 구조’)이다. 일반적인 CMOS 제작 공정을 이용하여 4Tr 구조를 제작한다. 그러나, 이러한 4Tr 구조의 경우 비교적 큰 암전류(dark current)가 발생한다.
암전류는 화소 배열부에 물체가 노출되지 않음에도 불구하고 존재하는 출력 신호이다. 즉, 센싱되는 이미지와 무관하게 발생하는 전기적인 잡음(noise) 신호이다.
과도하게 암전류가 발생하면 밝음과 어두움을 명확하게 구분하지 못하므로, 동적 범위(dynamic range)가 작아지게 된다. 또한, 불균일하게 발생한 과도한 암전류는 정상보다 큰 신호를 출력하는 ‘백점 결함(white defect)’의 원인이 된다. 따라서, 이러한 암전류를 줄이는 방안이 절실히 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 암전류 특성이 향상된 CMOS 이미지 센서를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 암전류 특성이 향상된 CMOS 이미지 센서의 구동 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 CMOS 이미지 센서는 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부, 광전자 변환부의 전하 축적 기간 중 일부 기간동안 전하 전송부의 전위가 음이 되는 전압을 전하 전송부에 공급하는 행 구동부를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 구동 방법은 광전자 변환부의 전하축적 기간 중 일부 기간동안 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부의 전위가 음이 되는 전압을 전하 전송부에 공급하는 단계, 전하 전송부를 활성화하여 광전자 변환부에 축적된 전하를 전하 검출부로 전송하는 단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 화소 배열부(10), 행 구동부(20), 상관 이중 샘플링부(Correlated Double Sampler, CDS; 50), 아날로그-디지털 변환부(Analog to Digital Converter, ADC; 60)를 포함한다. 또한, 행 구동부(20)는 구동 신호 제공부(30)와 커플링부(40)을 포함한다.
화소 배열부(10)는 메트릭스 형태로 배열된 다수 개의 단위 화소를 포함한다. 다수 개의 단위 화소들은 물체에서 반사된 빛 에너지를 흡수하여, 전기적 신호 로 변환하는 역할을 한다. 화소 배열부(10)는 행 구동부(20)로부터 화소 선택 신호(ROW), 리셋 신호(RST), 전하 전송 신호(TG) 등 다수 개의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인(12)를 통해서 상관 이중 샘플링부(50)에 제공된다.
행 구동부(20)는 제어부(controller; 도면 미도시)로부터 타이밍(timing) 신호 및 제어 신호를 수신하여, 다수 개의 단위 화소들의 읽기 동작 등을 구동하기 위한 다수 개의 구동 신호를 화소 배열부(10)에 제공한다. 일반적으로 메트릭스 형태로 단위 화소가 배열된 경우에는 각 행(row)별로 구동 신호를 제공한다.
행 구동부(20)는 구동 신호 제공부(30)와 커플링부(40)를 포함한다. 구동 신호 제공부(30)는 행 단위로 화소 선택 신호(ROW), 리셋 신호(RST), 전하 전송 실행 신호(TGX)를 커플링부(40)에 제공한다.
화소 선택 신호(ROW)는 화소 배열부(10) 내의 선택부를 제어하는 신호로, 예를 들어 i번째 화소 선택 신호 라인(14)을 통해서 i번째 행의 선택부에 제공된다.
리셋 신호(RST)는 화소 배열부(10) 내의 리셋부를 제어하는 신호로, 예를 들어 i번째 리셋 신호 라인(16)을 통해서 i번째 행의 리셋부에 제공된다.
전하 전송 실행 신호(TGX)는 커플링부(40)에 제공되고, 화소 배열부(10) 내의 전하 전송부(130)를 제어하는 전하 전송 신호(TG)로 변환된다.
커플링부(40)는 전하 전송 실행 신호(TGX)를 수신하여, 전하 전송 신호(TG)를 화소 배열부(10) 내의 전하 전송부에 제공하는 역할을 한다. 전하 전송 신호(TG)는 전하 전송 실행 신호(TGX)가 네가티브 부스팅(negative boosting)되어 형성 되며, 전하 전송부의 전위가 음이 되는 전압을 포함한다. 바람직하게는, 커플링부(40)는 전하 전송 실행 신호(TGX)가 하이(high)일 때에는 그대로 화소 배열부(10)에 전달하고, 로우(low)일 때에는 네가티브 부스팅한다. 물론, 하이일 때도 네가티브 부스팅하여도 무관하나, 전하 전송부가 문턱 전압 이하로 내려가지 않도록 주의한다.
상관 이중 샘플링부(50)는 화소 배열부(10)에 형성된 전기적 신호를 수직 신호 라인(12)을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 기준 전압 레벨(이하, ‘잡음 레벨(noise level)’)과 형성된 전기적 신호에 의한 전압 레벨(이하, ‘신호 레벨’)을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다. 단위 화소 및 수직 신호 라인(12)의 특성 분산으로 인한 고정적인 잡음 레벨을 억제하는 역할을 한다. 앰프(amplifier; 도면 미도시)는 상관 이중 샘플링부(50)로부터 차이 레벨을 제공받아, 프로그램 가능한 이득을 통해 적정한 이득을 갖는 아날로그 신호로 출력한다.
아날로그-디지털 변환부(60)는 앰프(도면 미도시)로부터 아날로그 신호를 수신하여, 오프셋(offset) 보정을 위한 디지털 신호를 출력한다. 디지털 신호는 래치부(도면 미도시)에 의해 래치(latch)되고, 데이터 선택부(도면 미도시)는 래치된 신호를 다중화부(MUX; 도면 미도시)에 제공한다. 다중화부(도면 미도시)는 제공된 신호를 모두 직렬로 배치하고, 직렬화된 신호를 영상신호 처리부(도면 미도시)에 제공한다.
도 2은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 회로도이다. 도 3는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소의 개략적인 평면도이다. 도 4는 도 3의 Ⅳ- Ⅳ′를 따라 절단한 단면도이다. 도 5a 내지 도 5b는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 전하 전송부의 특성을 나타낸 도면이다.
우선 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 단위 화소(100)는 광전자 변환부(110), 전하 검출부(120), 전하 전송부(130), 리셋부(140), 증폭부(150), 선택부(160)을 포함한다.
광전자 변환부(110)는 물체에서 반사된 빛 에너지를 흡수하여 발생한 전하를 축적한다. 광전자 변환부(110)는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 가능하다.
전하 검출부(120)는 플로팅 확산 영역(FD; Floating Diffusion region)이 주로 사용되며, 광전자 변환부(110)에서 축적된 전하를 전송받는다. 전하 검출부(120)는 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다. 전하 검출부(120)는 증폭부(150)의 게이트에 전기적으로 연결되어 있어, 증폭부(150)를 제어한다.
전하 전송부(130)는 광전자 변환부(110)에서 전하 검출부(120)로 전하를 전송한다. 전하 전송부(130)는 일반적으로 1개의 트랜지스터로 이루어지며, 전하 전송 신호(TG)에 의해 제어된다.
리셋부(140)는 전하 검출부(120)를 주기적으로 리셋시킨다. 리셋부(140)의 소스는 전하 검출부(120)에 연결되고, 드레인은 Vdd에 연결된다. 또한, 리셋 신호(RST)에 응답하여 구동된다.
증폭부(150)는 단위 화소(100) 외부에 위치하는 정전류원(도면 미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 전하 검출부(120)의 전압에 응답하여 변하는 전압이 수직 신호 라인(12)으로 출력된다. 소스는 선택부(160)의 드레인에 연결되고, 드레인은 Vdd에 연결된다.
선택부(160)는 행 단위로 읽어낼 단위 화소(100)를 선택하는 역할을 한다. 선택 신호(ROW)에 응답하여 구동되고, 소스는 수직 신호 라인(12)에 연결된다.
또한, 전하 전송부(130), 리셋부(140), 선택부(160)의 구동 신호 라인(18, 16, 14)은 동일한 행에 포함된 단위 화소들이 동시에 구동되도록 행 방향(수평 방향)으로 연장된다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 단위 화소(100)는 반도체 기판(102), 소자 분리 영역(106), 광전자 변환부(110), 전하 검출부(120), 전하 전송부(130)를 포함한다. 광전자 변환부(110)는 설명의 편의상 핀드 포토 다이오드(PPD)를 예로 든다.
반도체 기판(102)는 주로 P형 기판을 사용하고, 활성 영역과 소자 분리 영역이 형성된다. 도면에는 표시하지 않았으나, 반도체 기판(102) 상부에 P형 에피층(epitaxial layer)을 성장시키거나 별도의 웰(well)영역을 만들어, P형 에피층 및/또는 웰 영역 상에 광전자 변환부(110), 전하 전송부(130) 등을 형성시킬 수 있다.
소자 분리 영역(106)은 반도체 기판(102)상의 활성 영역을 정의하고, 일반적 으로 LOCOS(LOCal Oxidation of Silicon)방법을 이용한 FOX(Field OXide) 또는 STI(Shallow Trench Isolation)가 될 수 있다.
광전자 변환부(110)는 빛 에너지를 흡수하여 발생한 전하를 축적하며, N+형의 포토 다이오드(112)와 P+형의 피닝층(pinning layer; 114)을 포함한다. 일반적으로, 포토 다이오드(112)와 피닝층(114)은 2번의 서로 다른 이온 주입 공정을 통해서 형성된다. 즉, 우선 주변의 소스, 드레인보다 더 깊게 N+ 도펀트를 이온 주입하여 포토 다이오드(112)를 형성하고, 포토 다이오드(112) 상부에 P+ 도펀트를 낮은 에너지, 높은 도즈(dose)를 이용하여 이온 주입하여 피닝층(114)을 형성한다. 물론, 도핑되는 농도 및 위치는 제조 공정 및 설계에 따라서 달라질 수 있으므로 이에 제한되지 않는다.
종래의 CMOS 이미지 센서에서, 암전류의 원인으로는 포토 다이오드(112)의 표면 손상을 들 수 있다. 표면 손상은 주로 댕글링 실리콘 결합(dangling silicon bonds)의 형성에 의할 수도 있고, 게이트(gate), 스페이서(spacer) 등의 제조 과정 중에 에칭 스트레스(etching stress)와 관련된 결점에 의해 이루어 질 수도 있다. 따라서, 포토 다이오드(112)를 반도체 기판(102) 내부에 깊게 형성하고 피닝층(114)을 형성함으로써, 이러한 암전류의 생성을 방지하고 빛 에너지에 의해 생성된 전하의 전송이 더 수월하게 이루어 질 수 있다.
전하 검출부(120)는 광전자 변환부(110)에서 축적된 전하를 전하 전송부 (130)를 통해서 전송받으며, 주로 N+ 도펀트를 이온 주입하여 형성한다.
전하 전송부(130)는 과도한 빛 에너지가 조사되었을 때 발생할 수 있는 광전자 변환부(110)에서의 오버 플로우(overflow) 및 블루밍(blooming) 현상을 막기 위해 낮은 문턱 전압(Vth)을 갖는 증가형(enhancement type) 트랜지스터 또는 공핍형(depletion type) 트랜지스터를 사용한다.
즉, 낮은 문턱 전압을 갖는 증가형 트랜지스터를 사용할 경우에는, 전하 전송부(130)의 게이트에 로우 신호가 인가될 때에도 문턱 전압 이상의 소정의 전압을 가하여 채널이 형성되도록 한다. 이는 일정량 이상의 전하가 광전자 변환부(110)에 생성되었을 때, 일부의 전하가 전하 검출부(120)로 빠져 나갈 수 있도록 하기 위함이다. 이와 같은 채널을 형성하기 위해 전하 전송부(130)에서 반도체 기판(102)의 표면(surface state; 108)에 P+ 도펀트을 이온 주입한다.
또한, 공핍형 트랜지스터를 사용할 경우에는 전하 전송부(130)가 비활성시에도 채널이 형성되어 있으므로, 낮은 문턱 전압을 갖는 증가형 트랜지스터와 마찬가지로 광전자 변환부(110)에서 일정량 이상의 전하가 생성되었을 때에는 전하 전송부(130)를 통해서 전하 검출부(120)로 일부의 전하가 빠져나갈 수 있도록 한다. 이와 같은 채널을 형성하기 위해 전하 전송부(130)에서 반도체 기판(102)의 표면(108)에 N- 도펀트을 이온 주입한다.
그런데, 이와 같이 낮은 문턱 전압을 갖는 증가형 트랜지스터와 공핍형 트랜지스터를 사용할 경우에는 암전류가 더 발생되기 쉽다. 전하는 빛 에너지를 받아서 발생하기도 하지만, 열 에너지(thermal energy)에 의해 생성될 수도 있다. 특히, 반도체 기판(102)의 표면(108)에서는 전술하였듯이 댕글링 실리콘 결합 등이 존재하여, 중간갭 레벨(midgap level 또는 trap level)이 밸런스 밴드(valence band)와 컨덕션 밴드(conduction band) 사이에 다수 존재하게 된다. 따라서, R-G 중심을 통한 생성(R-G center generation)등의 방식을 통해서 낮은 열 에너지에 의해서도 전하가 쉽게 발생하게 된다. 따라서, 물체가 노출되어 있지 않더라도 전하 전송부(130)에서는 전하가 발생할 수 있고, 발생된 전하는 전하 전송부(130)가 비활성시에도 존재하는 채널을 통해서 이동하게 되므로 암전류가 발생된다.
전하 전송부(130)에서 반도체 기판(102)의 표면(108)에 양전하(hole)를 주입하여 이러한 암전류를 억제할 수 있다. 양전하는 음전하와 재결합하여 일시적으로 전하 생성(generation)을 억제할 수 있다. 따라서, 주기적으로 전하 전송부(130)에 반도체 기판(102)의 표면(108)에 양전하를 주입할 수 있는 전압, 즉 전하 전송부(130)의 전위가 음이 되는 전압을 제공함으로써 암전류의 영향을 줄일 수 있다.
전하 전송부(130)의 전위가 음이 되는 전압을 주기적으로 제공하는 것이 바람직하나 이에 제한되지 않고, 광전자 변환부(110)의 전하 축적 기간 중 일부 기간동안 일시적으로 제공할 수 있으면 무방하다. 다만, 전하 축적 기간(integration period)은 전하 전송부(130)가 활성화되어 전하를 전하 검출부(120)로 전송하는 기간 외의 모든 기간을 의미한다. 또한, 전체 전하 축적 기간 동안 전하 전송부(130)에 전하 전송부(130)의 전위가 음이 되는 전압을 인가하려면, 종래의 CMOS 이미지 센서의 근본적인 구조 변경이 요구된다. 따라서, 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)에서 행구동부(20)는 전하 전송 실행 신호(TGX)를 네가티브 부스팅하여 전하 전송부(130)의 전위가 음이 되는 전압을 화소 배열부(10)에 제공한다.
여기서, 도 5a 내지 5b를 참조하여 전하 전송부(130)의 전위가 음이 되는 전압에 대해 상술한다.
도 5a는 전하 전송부(130)를 낮은 문턱 전압을 갖는 증가형 트랜지스터를 사용하였을 때, 전하 전송부(130)의 게이트에 인가되는 전하 전송 신호(TG)와 전하 전송부(130)의 전위와의 관계를 나타낸다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 경우, 전하 전송 신호(TG)가 로우일 때도 문턱 전압 이상의 소정의 전압(Δ)을 가하여 전하 전송부(130)의 전위가 양의 값을 가지므로 소정의 채널이 형성되도록 한다. 광전자 변환부(110)의 전하 축적 기간 중 일부 기간동안 전하 전송부(130)의 전하가 음이 되는 전압을 가한다. 바람직하게는 전하 전송부(130)의 전하가 음이 되는 전압은 0V이고, 유지되는 기간(Δt)은 100ns 내지 10us 이다. 전하 전송부(130)의 전하가 음이 되는 전압은 전하 축적 기간 중 일부 기간 중 적어도 1회 제공된다. 다만, 전하 전송 신호(TG)가 하이가 되는 주기는 일정하므로, 전하 전송부(130)의 전하가 음이 되는 전압이 유지되는 기간(Δt)이 길어지면 전하 전송부(130)의 전하가 음이 되는 전압이 인가되는 횟수는 상대적으로 줄어든다.
도 5b는 전하 전송부(130)를 공핍형 트랜지스터를 사용하였을 때, 전하 전송부(130)의 게이트에 인가되는 전하 전송 신호(TG)와 전하 전송부(130)의 전위와의 관계를 나타낸다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 경우, 전하 전송 신호(TG)가 로우일 때 이미 소정의 채널이 형성된다. 또한, 전하 전송부(130)가 활성화되지 않는 경우에는 전하 전송부(130)의 전하가 음이 되는 전압을 가한다. 바람직하게는 전하 전송부(130)의 전하가 음이 되는 전압은 음전압(-Δ)이고, 유지되는 기간은 100ns 내지 10us 이다. 전하 전송부(130)의 전하가 음이 되는 전압(Δt)은 전하 축적 기간 중 일부 기간 중 적어도 1회 제공된다. 다만, 전하 전송 신호(TG)가 하이가 되는 주기는 일정하므로, 전하 전송부(130)의 전하가 음이 되는 전압이 유지되는 기간(Δt)이 길어지면 전하 전송부(130)의 전하가 음이 되는 전압이 인가되는 횟수는 상대적으로 줄어든다.
도 6는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 커플링부를 나타낸 회로도이다. 도 7은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 커플링부의 타이밍도(timing diagram)이다.
도 6 및 도 7을 참조하면, 부스팅 제어 신호(BSTX)는 화소 배열부(10)의 모든 행에 위치하는 단위 화소들에 공통된(common) 신호이다. 전하 전송 신호(TG)는 화소 배열부(10)의 특정한 행에 위치하는 단위 화소들에 공통된(common) 신호이다. 화소 배열부(10)는 N개의 행으로 이루어져 있고, 설명의 편의상 i번째 행의 전하 전송 실행 신호(TGX(i)), 전하 전송 신호(TG(i))를 예로 든다.
우선 도 6를 참조하면, 구동 신호 제공부(30)는 제어부(도면 미도시)에 의해서 제어되고, 전하 전송 실행 신호(TGX(i))를 커플링부(40)에 제공한다.
커플링부(40)는 부스팅 조절부(41), 부스팅부(42)를 포함한다. 부스팅부(42) 는 부스팅 캐패시터(CBS(i)), 인버터(44), 저항(46)를 포함한다.
부스팅 조절부(41)는 부스팅 제어 신호(BSTX)를 부스팅부(42)에 제공한다. 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)의 부스팅 제어 신호(BSTX)는 전하 전송 실행 신호(TGX(i))가 하이인 경우에는 로우(low) 상태를 유지하나, 이에 제한되는 것은 아니다.
커플링부(40)는 부스팅 제어 신호(BSTX)를 수신하여 전하 전송 실행 신호(TGX(i))를 네가티브 부스팅(negative boosting)한다. 즉, 부스팅 제어 신호(BSTX)가 로우일 때에는 전하 전송 실행 신호(TGX(i))를 그대로 화소 배열부(10)에 전달하고, 부스팅 제어 신호(BSTX)가 하이일 때에는 전하 전송 실행 신호(TGX(i))를 네가티브 부스팅한다.
부스팅 캐패시터(CBS(i))는 전하 전송 실행 신호(TGX(i))가 하이일 때 전하가 충전되고, 전하 전송 실행 신호(TGX(i))가 로우가 되면 노드(node) E는 0V로, 노드 F는 Vdd로 충전된다. 여기서, 부스팅 제어 신호(BSTX)가 하이가 되면 인버터(44)에 의해 노드 F는 0V로 변한다. 이 때, 노드 E는 소정의 전압만큼 네가티브 부스팅된다. 여기서, 네가티브 부스팅된 전압은 단위 화소(100) 내의 전하 전송부(130)의 전위가 음이 되도록 한다.
또한, 전하 전송 신호(TG(i))가 제공되는 전하 전송부(130)를 외부에서 보면, 수pF의 커패시턴스를 갖는 로딩(loading) 캐패시터(CTG(i))가 위치하는 것처럼 보인다. 따라서, 부스팅 캐패시터(CBS(i))와 로딩 캐패시터(CTG(i))는 커플링(coupling)되어 전하를 분배(charge sharing)하게 된다. 전하 전송부(130)의 전위 가 음이 되는 전압을 Vbs라 할 때, 네가티브 부스팅 되는 정도는 수학식 1과 같이 계산될 수 있다. 단, 수학식 1의 Vbs와 Vdd는 절대값을 의미한다.
Figure 112004051327804-PAT00001
예를 들어, 부스팅 캐패시터(CBS(i))가 로딩 캐패시터(CTG(i))의 9배라면, Vdd의 90%가 네가티브 부스팅된다. 또한, 부스팅 캐패시터(CBS(i))가 로딩 캐패시터(CTG(i))의 0.5배라면, Vdd의 약 33%가 네가티브 부스팅된다. 물론, 전하 전송부(130)의 전위가 음인 전압(Vbs)이 크면 양전하가 더 많이 주입되므로, 부스팅 캐패시터(CBS(i))는 클수록 바람직하다. 바람직하게는 Vbs의 절대값은 Vdd의 절대값의 1/10 정도이나, 이에 제한되는 것은 아니다.
저항(46)은 크기를 조절함으로써 시정수(τ, time constant)를 조절할 수 있다. 시정수(τ)가 크면 부스팅 캐패시터(CBS(i))의 충전 및 방전이 느려지므로, 전하 전송부(130)의 전위가 음인 전압(Vbs)이 일정시간 유지토록 할 수 있다. 따라서, 저항(46)의 크기는 충분히 클수록 바람직하나, 이에 제한되는 것은 아니다.
도 7를 참조하여 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 커플링부(40)의 동작을 정리하면, 시간 t1에서 부스팅 제어 신호(BSTX)가 로우이고, 전하 전송 실행 신호(TGX(i))가 하이가 된다. 전하 전송 실행 신호(TGX(i))는 저항(46)을 거쳐 전하 전송부(130)에 전달되고, 부스팅 캐패시터(CBS(i))가 충전된다.
시간 t2가 되면, 부스팅 제어 신호(BSTX)가 하이이고, 전하 전송 실행 신호 (TGX(i))를 네가티브 부스팅하여 전하 전송부(130)의 전위가 음이 되는 전압을 제공한다.
전하 전송 실행 신호(TGX(i))가 하이일 때, 부스팅 제어 신호(BSTX)가 로우인 것이 바람직하나, 이에 제한되지는 않는다. 즉, 네가티브 부스팅하여도 무관하나, 전하 전송부(130)가 문턱 전압 이하로 내려가지 않도록 주의한다.
도 8은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 타이밍도(timing diagram)이다. 도 9는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 개념도와 전위 도면(potential diagram)이다. 여기서, 동작 전의 전위 레벨은 점선으로, 동작 후의 전위 레벨은 실선으로 표시한다. 전위 도면은 아래 방향이 전위의 증가 방향임이다.
도 8 및 도 9을 참조하여 광전자 변환부(110)를 포토 다이오드로 사용한 CMOS 이미지 센서(1)의 구동(operation)을 설명한다. 일반적으로, 화소 배열부(10)에 위치하는 모든 단위 화소들은 공통적으로 전하를 축적(integration)하게 된다. 또한, 리셋 신호(RST), 화소 선택 신호(ROW)는 화소 배열부(10)의 특정한 행(row)에 위치하는 단위 화소들에 공통된(common) 신호이다. 다른 말로 하면, 특정한 행에 위치하는 단위 화소들은 고유한 리셋 신호(RST), 화소 선택 신호(ROW)를 제공받는다.
화소 배열부(10)에는 N개의 행으로 이루어져 있고, 각 행들은 ROW(1), ……, ROW(i), ROW(i+1), ……, ROW(N)의 순서로 순차적으로 읽혀진다. 또한, 설명의 편의상 ROW(i), ROW(i+1)을 위주로 설명하기로 한다. 전술하였듯이, 화소 선택 신호 (ROW), 리셋 신호(RST), 전하 전송 신호(TG)는 제어부(도면 미도시)에 의해서 제어되는 행 구동부(20)가 화소 배열부(10)에 제공한다. 화소 배열부(10)는 이러한 다수 개의 신호들(ROW, RST, TG)를 제공받아 전하를 축적하고(integration period), 축적된 전하를 전하 검출부(120)에 전송하고, 전하 검출부(120)에서 잡음 레벨과 신호 레벨이 이중으로 샘플링된다(double sampling).
시간 t1까지의 구간(0<t<t1)은 비선택 상태이다. 즉, 화소 선택 신호(ROW(i), ROW(i+1)), 리셋 신호(RST(i), RST(i+1)), 전하 전송 신호(TG(i), TG(i+1))는 로우(low)이다. 그런데, 전하 전송부(130)는 과도한 빛 에너지가 조사되었을 때 발생할 수 있는 광전자 변환부(110)에서의 오버 플로우(overflow) 현상을 막기 위해 공핍형(depletion type) 트랜지스터 또는 낮은 문턱 전압(Vth)을 갖는 증가형(enhancement type) 트랜지스터를 사용한다. 따라서, 전하 전송부(130)가 비활성시에도 소정의 채널이 형성되어 일정량 이상의 전하가 전하 전송부(130)를 통해서 전하 검출부(120)로 빠져나가게 된다.
시간 t1에서 화소 선택 신호(ROW(i))가 하이가 되면, 선택부(160)는 활성화된다. 즉, 전하 검출부(120)에 저장된 전하들이 선택된 단위 화소(100)와 연결된 수직 신호 라인(12)을 통해서 읽혀질 수 있도록 준비된다. 이 때, 리셋 신호(RST(i))가 동시에 하이가 되어, 전하 검출부(120)가 Vdd로 리셋된다. 물론, 화소 선택 신호(ROW(i)), 리셋 신호(RST(i))가 동시에 하이가 되지 않고, 리셋 신호(RST(i))가 나중에 하이가 될 수도 있다.
또한, 전하 전송 신호(TG(i))는 전하 전송부(130)의 전위가 음이 되는 전압 이 된다. 따라서, 전하 전송부(130)의 반도체 기판(102)의 표면(108)에 양전하가 주입되어, 암전류를 억제할 수 있다. 광전자 변환부(110)가 핀드 다이오드의 형태일 때 더 나은 효과를 나타낼 수 있다.
전하 전송부(130)의 전위가 음이 되는 전압은 전하 전송부(130)의 종류에 따라 값이 다르다. 즉, 전하 전송부(130)로 공핍형 트랜지스터를 사용할 경우에는 음전압이어야 하고, 낮은 문턱 전압을 갖는 증가형 트랜지스터를 사용할 경우에는 0V이다.
전하 전송 신호(TG(i))는 바람직하게는 100ns 내지 10us의 기간 동안 전하 전송부(130)의 전위가 음이 되는 전압이 된다. 전하 전송 신호(TG(i))는 전하 축적 기간동안 적어도 1회 전하 전송부(130)에 제공된다. 단, 전하 축적 기간(integration period)는 전하 전송부(130)가 활성화되어 전하를 전하 검출부(120)로 전송하는 기간 외의 모든 기간을 의미한다.
시간 t2에서 리셋 신호(RST(i)), 전하 전송 신호(TG(i))는 로우(low)가 된다. 물론, 리셋 신호(RST(i)), 전하 전송 신호(TG(i))가 동시에 전이(transition)될 필요는 없다. 리셋 신호(RST(i))가 로우(low)가 되면, 각 화소마다 다른 오프셋(offset) 레벨, 즉 잡음 레벨이 수직 신호 라인(12)을 통해서 읽혀진다. 도면에는 표시하지 않았으나, 수직 신호 라인(12) 상의 잡음 레벨은 샘플 홀드 펄스(SHP)에 의해 상관 이중 샘플링부(50)에 보유된다.
또한, 전하 전송 신호(TG(i))가 로우(low)가 되더라도 전하 전송부(130)의 반도체 기판(102)의 표면에 주입된 양전하는 일정기간 소멸하지 않고 유지되므로, 양전하가 소멸되기 전까지는 암전류가 계속 억제된다.
시간 t3에서 전하 전송 신호(TG(i))는 하이가 되면, 전하 전송부(130)는 활성화된다. 즉, 광전자 변환부(110)에서 전하 검출부(120)로 축적된 전하를 전송한다. 이 때, 전하 검출부(120)는 기생 커패시턴스를 갖고 있으므로 전하가 누적적으로 저장되고, 이에 따라서 전하 검출부(120)의 전위는 변화된다. 여기서, 전하 전송부(130)가 활성화된 기간을 전송 기간이라 한다.
시간 t4에서 전하 전송 신호(TG(i))는 로우(low)가 된다. 전하 전송 신호(TG(i))가 로우(low)가 되면, 변화된 전하 검출부(120)의 전위, 즉 신호 레벨이 수직 신호 라인(12)을 통해서 읽혀진다. 도면에는 표시하지 않았으나, 수직 신호 라인(12) 상의 신호 레벨은 샘플 홀드 펄스(SHD)에 의해 상관 이중 샘플링부(50)에 보유된다.
즉, 하나의 단위 화소(100)에서 잡음 레벨과 신호 레벨이 각각 순차적으로 샘플링된다. 물론, 신호 레벨이 먼저 샘플링되고, 그 후에 잡음 레벨이 샘플링될 수도 있다.
이와 같은 동작은 우선 잡음 레벨과 신호 레벨의 출력이 소정의 스위치를 이용하여 제어되기 때문에, 동일한 경로를 사용하더라도 고정적인 잡음 레벨이 이론상 발생하지 않게 한다. 또한, 순차적으로 출력되기 때문에, 별도의 메모리를 이용하지 않고도 차등 회로인 상관 이중 샘플링부(50)에 의해 잡음 레벨과 신호 레벨의 차이를 획득할 수 있어 시스템이 단순화될 수 있다.
시간 t5에서 화소 선택 신호(ROW(i))는 로우(low)가 된다. 화소 선택 신호 (ROW(i))가 로우(low)가 되는 시기는 화소 선택 신호(ROW(i+1))이 하이가 됨과 동시에 이루어 질 수도 있으며, 이에 제한되지 않는다. 바람직하게는 화소 선택 신호(ROW(i))가 로우(low)가 되는 시기는 사용되는 전력의 감소를 위해서 신호 레벨이 수직 신호 라인(12)을 통해서 충분히 읽혀질 수 있도록 조절하면 된다.
또한, 전하 전송 신호(TG(i))는 전하 전송부(130)의 전위가 음이 되는 전압이 된다. 따라서, 전하 전송부(130)의 반도체 기판(102)의 표면(108)에 양전하가 주입되어, 암전류를 억제할 수 있다. 시간 t1에서 주입된 양전하는 일정 기간이 경과한 후 소멸되므로, 시간 t5에서 다시 전하 전송부(130)의 전위가 음이 되는 전압을 제공한 것이다. 시간 t1과 시간 t5의 간격은 실험 등에 의해 사용되는 CMOS 이미지 센서(1)에 적합하도록 정해져야 하며, 바람직하게는 시간 t1에서 주입된 양전하가 소멸되기 전에 다시 전하 전송부(130)의 전위가 음이 되는 전압을 인가해야 한다.
이후에는 영상 신호 처리부(도면 미도시)가 화면을 표시하기까지, 다수 개의 처리 과정을 거친다. 예를 들어, 상관 이중 샘플링부(50)는 잡음 레벨과 신호 레벨의 차이 레벨을 출력하게 된다. 따라서, 단위 화소(100) 및 수직 신호 라인(12)의 특성 분산으로 인한 고정적인 잡음 레벨이 억제된다. 또한, 아날로그-디지털 변환부(60)는 상관 이중 샘플링부(50)에서 출력되는 아날로그 신호를 수신하여 디지털 신호로 출력한다.
시간 t6에서 화소 선택 신호(ROW(i+1))이 하이가 된다. 이후의 동작은 i번째 행과 동일하다. 즉, 리셋 신호(RST(i+1))가 하이가 되어 전하 검출부(120)를 Vdd로 리셋하고, 전하 전송 신호(TG(i+1))가 전하 전송부(130)의 전위가 음이 되는 전압이 되어 반도체 기판(102)의 표면(108)에 양전하를 주입한다.
시간 t7에서 전하 전송 신호(TG(i+1))가 하이가 되어 광전자 변환부(110)에 축적된 전하를 전하 검출부(120)로 전송한다. 여기서, 전하 전송 신호(TG(i))는 전하 전송부(130)의 전위가 음이 되는 전압이 되지 않고 로우(low) 상태를 유지한다. 전술하였듯이 본 발명의 일 실시예에 따른 CMOS 이미지 센서(1)는 부스팅 제어 신호(BSTX)가 모든 행에 공통된(common) 신호이기 때문이다.
따라서, 부스팅 제어 신호(BSTX)가 각 행에만 공통된(common) 신호가 되도록 구현하면, 전하 전송 신호(TG(i+1))는 전하 전송 신호(TG(i))에 무관하게 된다. 즉, 전하 전송 신호(TG(i+1))는 하이가 되는 기간을 제외하고는 주기적으로 전하 전송부(130)의 전위가 음이 되는 전압이 된다.
설명의 편의상, 모든 단위 화소(100)의 신호가 독립적으로 읽혀지는 전화소 독립 읽기 모드(all pixel independent reading mode)에 대해 설명하였으나, 이에 제한되지 않는다. 물론, 홀수(짝수) 선의 신호가 제1 필드에서 읽혀지고, 짝수(홀수) 선의 신호가 제2 필드에서 읽혀지는 프레임 읽기 모드(frame reading mode)도 가능하다. 또한, 2개의 인접선의 신호가 동시에 읽혀져 전압이 가산되고, 필드마다 가산된 2개의 선 조합을 변경시키는 필드 읽기 모드(field reading mode)도 가능하다.
도 10은 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 특성을 나타낸 도면이다.
도 10을 참조하면, 종래의 CMOS 이미지 센서(G)에 비해 본 발명의 일 실시예에 따른 CMOS 이미지 센서(H)는 잡음 레벨(noise level)이 낮아졌음을 알 수 있다. 잡음 레벨은 포톤 숏 잡음(photon shot noise), 암전류 잡음(dark current noise), 리셋 잡음(reset noise), 온도 잡음(thermal noise) 등으로 구성된다. 본 발명의 일 실시예에 따른 CMOS 이미지 센서(H)는 암전류를 억제할 수 있기 때문에, 암전류 잡음 레벨을 낮출 수 있다.
또한, 포화 레벨(saturation level)은 일정하다고 가정할 때 잡음 레벨(noise level)이 낮아졌으므로, 포화 레벨과 잡음 레벨의 차로 정의되는 동적 범위(dynamic range)가 더 커지는 효과를 얻을 수 있다.
또한, 전하 축적 기간 중 일부 기간에만 전하 전송부(130)의 전위를 음으로 하는 전압을 공급하므로, 암전류가 억제될 뿐만 아니라 오버 플로우(overflow) 및 불루밍(blooming)현상도 방지된다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단위 화소는 캐리어로서 음전하를 사용하고 NMOS 트랜지스터를 사용하였으나, 이에 제한되지 않는다. 즉, 캐리어로서 양전하를 사용하고 PMOS 트랜지스터를 사용할 수 있으며, 전압의 극성 또한 이에 따라 변경 가능하다.
본 발명의 일 실시예에 따른 CMOS 이미지 센서는 신호 처리 칩 및/또는 렌즈 시스템을 포함하고, 소정의 전기 장치 내에 내장되는 모듈형일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 CMOS 이미지 센서에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 전하 축적 기간 중 일부 기간동안 전하 전송부의 전위가 음이 되는 전압을 가하므로 암전류를 억제할 수 있다.
둘째, 잡음 레벨이 낮아지므로 동적 범위가 확대된다.
셋째, 오버 플로우 및 블루밍 현상을 방지할 수 있다.
넷째, 백점 결함의 발생을 억제할 수 있다.

Claims (28)

  1. 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부를 포함하는 단위 화소가 메트릭스 형태로 배열된 화소 배열부; 및
    상기 광전자 변환부의 전하 축적 기간 중 일부 기간 동안 상기 전하 전송부의 전위가 음이 되는 전압을 상기 전하 전송부에 공급하는 행 구동부를 포함하는 CMOS 이미지 센서.
  2. 제 1항에 있어서, 상기 광전자 변환부의 전하축적 기간 중 일부 기간은 100ns 내지 10us인 CMOS 이미지 센서.
  3. 제 1항에 있어서, 상기 행 구동부는 상기 광전자 변환부의 전하축적 기간동안 적어도 1회 상기 전하 전송부의 전위가 음이 되는 전압을 상기 전하 전송부에 공급하는 CMOS 이미지 센서.
  4. 제 1항에 있어서, 상기 전하 전송부는 증가형 MOS 전계 효과 트랜지스터인 CMOS 이미지 센서.
  5. 제 4항에 있어서, 상기 전하 전송부의 전위가 음이 되는 전압은 0V인 CMOS 이미지 센서.
  6. 제 1항에 있어서, 상기 전하 전송부는 공핍형 MOS 전계 효과 트랜지스터인 CMOS 이미지 센서.
  7. 제 6항에 있어서, 상기 전하 전송부의 전위가 음이 되는 전압은 음전압인 CMOS 이미지 센서.
  8. 제 1항에 있어서, 상기 전하 전송부의 전위가 음이 되는 전압은 상기 화소 배열부의 적어도 하나의 행이 상기 광전자 변화부의 전하를 전송하는 기간에는 상기 전하 전송부에 공급되지 않는 CMOS 이미지 센서.
  9. 제 1항에 있어서, 상기 행 구동부는 전하 전송 실행 신호를 제공하는 구동 신호 제공부; 및
    부스팅 제어 신호에 응답하여 상기 전하 전송 실행 신호를 네가티브 부스팅하여 상기 전하 전송부의 전위가 음이 되는 전압을 상기 전하 전송부에 제공하는 커플링부를 포함하는 CMOS 이미지 센서.
  10. 제 9항에 있어서, 상기 부스팅 제어 신호는 상기 화소 배열부의 다수 개의 행에 위치하는 단위 화소들에 공통되는 CMOS 이미지 센서.
  11. 제 9항에 있어서, 상기 부스팅 제어 신호는 상기 화소 배열부의 하나의 행에 위치하는 단위 화소들에 공통되는 CMOS 이미지 센서.
  12. 제 9항에 있어서, 상기 커플링부는 전하 전송 실행 신호에 의해 충전되며, 상기 부스팅 제어 신호에 응답하여 충전된 전하를 펌핑하는 부스팅 커패시터를 포함하는 CMOS 이미지 센서.
  13. 제 12항에 있어서, 상기 커플링부는 상기 부스팅 커패시터의 일단과 전기적으로 연결되며, 시정수를 조절하는 저항을 더 포함하는 CMOS 이미지 센서.
  14. 제 1항에 있어서, 상기 광전자 변환부는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 및 이들의 조합인 CMOS 이미지 센서.
  15. 제 1항에 있어서, 상기 단위 화소는 상기 단위 화소를 선택하기 위한 선택부를 더 포함하는 CMOS 이미지 센서.
  16. 제 1항에 있어서, 상기 단위 화소는 상기 전하 검출부를 리셋하기 위한 리셋부를 더 포함하는 CMOS 이미지 센서.
  17. 제 1항에 있어서, 상기 단위 화소는 상기 전하 검출부의 전위에 대응하는 신 호를 수직 신호선으로 출력하는 증폭부를 더 포함하는 CMOS 이미지 센서.
  18. (a) 광전자 변환부의 전하 축적 기간 중 일부 기간 동안 상기 광전자 변환부에 축적된 전하를 전하 검출부에 전송하는 전하 전송부의 전위가 음이 되는 전압을 상기 전하 전송부에 공급하는 단계; 및
    (b) 상기 전하 전송부를 활성화하여 상기 광전자 변환부에 축적된 전하를 상기 전하 검출부로 전송하는 단계를 포함하는 CMOS 이미지 센서의 구동 방법.
  19. 제 18항에 있어서, 상기 (a)단계는 상기 광전자 변환부의 전하축적 기간 중 일부 기간은 100ns 내지 10us인 CMOS 이미지 센서의 구동 방법.
  20. 제 18항에 있어서, 상기 (a)단계는 상기 광전자 변환부의 전하 축적 기간동안 적어도 1회 상기 전하 전송부의 전위가 음이 되는 전압을 상기 전하 전송부에 공급하는 CMOS 이미지 센서의 구동 방법.
  21. 제 18항에 있어서, 상기 전하 전송부는 증가형 MOS 전계 효과 트랜지스터인 CMOS 이미지 센서의 구동 방법.
  22. 제 21항에 있어서, 상기 전하 전송부의 전위가 음이 되는 전압은 0V인 CMOS 이미지 센서의 구동 방법.
  23. 제 18항에 있어서, 상기 전하 전송부는 공핍형 MOS 전계 효과 트랜지스터인 CMOS 이미지 센서의 구동 방법.
  24. 제 23항에 있어서, 상기 전하 전송부의 전위가 음이 되는 전압은 음전압인 CMOS 이미지 센서의 구동 방법.
  25. 제 18항에 있어서, 상기 전하 전송부에 전압을 인가하여 상기 광전자 변환부에 축적된 전하를 상기 전하 검출부로 전송하기 전에 상기 광전자 변환부를 리셋하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  26. 제 18항에 있어서, 상기 전하를 상기 전하 검출부로 전송하여 형성된 상기 전하 검출부의 전위에 대응하는 신호를 수직 신호선으로 출력하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  27. 제 18항에 있어서, 상기 단위 화소의 잡음 레벨과 신호 레벨을 유지 및/또는 샘플링하여, 소정의 차이 레벨 신호를 출력하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
  28. 제 27항에 있어서, 상기 차이 레벨 신호를 디지털 신호로 변환하는 단계를 더 포함하는 CMOS 이미지 센서의 구동 방법.
KR1020040089905A 2004-11-05 2004-11-05 Ｃｍｏｓ 이미지 센서 및 그 구동 방법 KR100621561B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040089905A KR100621561B1 (ko) 2004-11-05 2004-11-05 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US11/264,236 US7612819B2 (en) 2004-11-05 2005-11-01 CMOS image sensor and method of operating the same
TW094138201A TWI296850B (en) 2004-11-05 2005-11-01 Cmos image sensor and method of operating the same
CN2005101202317A CN1791185B (zh) 2004-11-05 2005-11-07 互补金属氧化物半导体图像传感器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089905A KR100621561B1 (ko) 2004-11-05 2004-11-05 Ｃｍｏｓ 이미지 센서 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20060040344A true KR20060040344A (ko) 2006-05-10
KR100621561B1 KR100621561B1 (ko) 2006-09-19

Family

ID=36315434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089905A KR100621561B1 (ko) 2004-11-05 2004-11-05 Ｃｍｏｓ 이미지 센서 및 그 구동 방법

Country Status (4)

Country Link
US (1) US7612819B2 (ko)
KR (1) KR100621561B1 (ko)
CN (1) CN1791185B (ko)
TW (1) TWI296850B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468546B1 (ko) * 2008-02-11 2014-12-03 삼성전자 주식회사 이미지 센서의 구동 방법
KR20170023795A (ko) * 2014-06-25 2017-03-06 소니 주식회사 촬상 소자 및 촬상 소자의 구동 방법, 전자 기기 및 프로그램
KR20170111594A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436011B2 (en) * 2005-11-10 2008-10-14 Pixart Imaging Inc. CMOS image sensor
US7755684B2 (en) * 2006-08-29 2010-07-13 Micron Technology, Inc. Row driver circuitry for imaging devices and related method of operation
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
US7787032B2 (en) * 2007-06-29 2010-08-31 Aptina Imaging Corporation Method and apparatus for dark current reduction in image sensors
US8653436B2 (en) * 2009-01-09 2014-02-18 Omnivision Technologies, Inc. CMOS pixel including a transfer gate overlapping the photosensitive region
US8669924B2 (en) * 2010-03-11 2014-03-11 Au Optronics Corporation Amoled display with optical feedback compensation
CN101860368B (zh) * 2010-05-10 2012-12-05 中国电子科技集团公司第五十八研究所 一种适用于标准cmos工艺的负电压有效传输电路
CN103986889B (zh) * 2013-02-08 2017-06-13 豪威科技股份有限公司 用于传感器故障检测的系统及方法
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
CN103259983B (zh) * 2013-03-13 2017-02-08 上海奕瑞光电子科技有限公司 一种平板图像传感器
JP2015012126A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
FR3018653B1 (fr) * 2014-03-11 2016-03-04 E2V Semiconductors Procede de capture d'image avec reduction de courant d'obscurite et faible consommation
US9521351B1 (en) 2015-09-21 2016-12-13 Rambus Inc. Fractional-readout oversampled image sensor
CN106412453B (zh) * 2016-10-14 2019-02-22 吉林大学 基于两次电荷转移的高动态范围图像传感器
TWI635257B (zh) * 2016-12-02 2018-09-11 矽統科技股份有限公司 感測裝置
US9998700B1 (en) 2016-12-05 2018-06-12 Omnivision Technologies, Inc. Image sensor failure detection
US10785437B2 (en) 2018-11-07 2020-09-22 Semiconductor Components Industries, Llc Area and power efficient multi-voltage row driver circuitry for image sensors
US11112302B2 (en) * 2019-03-03 2021-09-07 Novatek Microelectronics Corp. Method of switching control voltage of photo sensor cell and related switching circuit and photo sensor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4071783A (en) * 1976-11-29 1978-01-31 International Business Machines Corporation Enhancement/depletion mode field effect transistor driver
US6035077A (en) * 1996-05-03 2000-03-07 Omnivision Technologies, Inc. Single-chip color CMOS image sensor with two or more line reading structure and high-sensitivity interlace color structure
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
JP3871439B2 (ja) * 1998-06-05 2007-01-24 松下電器産業株式会社 固体撮像装置およびその駆動方法
JP4200545B2 (ja) 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP3031367B1 (ja) * 1998-12-02 2000-04-10 日本電気株式会社 イメージセンサ
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
TW483127B (en) * 2000-01-07 2002-04-11 Innotech Corp Solid state imaging device and driving method thereof
KR20010106829A (ko) * 2000-05-23 2001-12-07 윤종용 전하 결합 소자형 고체 촬상 장치 및 고체 촬상 소자의운영 방법
GB0027931D0 (en) * 2000-11-16 2001-01-03 Sgs Thomson Microelectronics Solid state imaging device
JP3724374B2 (ja) * 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
KR20030009625A (ko) 2001-07-23 2003-02-05 주식회사 하이닉스반도체 플로팅 확산영역 표면까지 확장된 트랜스퍼 트랜지스터게이트를 구비하는 씨모스 이미지 센서
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
US6909162B2 (en) * 2001-11-02 2005-06-21 Omnivision Technologies, Inc. Surface passivation to reduce dark current in a CMOS image sensor
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
KR100448244B1 (ko) 2002-03-29 2004-09-13 주식회사 하이닉스반도체 이미지센서의 화소배열부 및 그를 포함하는 이미지센서 및이미지센서의 자동 블랙 레벨 보상 방법
JP3951879B2 (ja) 2002-10-04 2007-08-01 ソニー株式会社 固体撮像素子及びその駆動方法
US7105793B2 (en) * 2003-07-02 2006-09-12 Micron Technology, Inc. CMOS pixels for ALC and CDS and methods of forming the same
TW200531539A (en) * 2003-07-30 2005-09-16 Matsushita Electric Ind Co Ltd Solid-state imaging device, camera, power supply device and method thereof
US7184284B2 (en) * 2004-03-30 2007-02-27 Micron Technology, Inc. Closed-loop high voltage booster

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468546B1 (ko) * 2008-02-11 2014-12-03 삼성전자 주식회사 이미지 센서의 구동 방법
KR20170023795A (ko) * 2014-06-25 2017-03-06 소니 주식회사 촬상 소자 및 촬상 소자의 구동 방법, 전자 기기 및 프로그램
KR20170111594A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
US7612819B2 (en) 2009-11-03
US20060097296A1 (en) 2006-05-11
CN1791185B (zh) 2011-09-14
CN1791185A (zh) 2006-06-21
TW200618272A (en) 2006-06-01
KR100621561B1 (ko) 2006-09-19
TWI296850B (en) 2008-05-11

Similar Documents

Publication Publication Date Title
KR100621561B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
KR100642753B1 (ko) 이미지 센서
JP5564918B2 (ja) 撮像素子およびカメラシステム
US9865632B2 (en) Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
US8183604B2 (en) Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device
US6326230B1 (en) High speed CMOS imager with motion artifact supression and anti-blooming
US8031250B2 (en) Solid-state imaging device and method of driving the same
US8242546B2 (en) Small pixel for image sensors with JFET and vertically integrated reset diode
KR101031982B1 (ko) 고상 촬상 디바이스 및 그 구동 방법
JPH11177886A (ja) 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
US7858914B2 (en) Method and apparatus for reducing dark current and hot pixels in CMOS image sensors
EP2648404B1 (en) Floating diffusion pre-charge
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
KR101468546B1 (ko) 이미지 센서의 구동 방법
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
JP2010103547A (ja) 固体撮像素子及びその制御方法
JP2004048813A (ja) 固体撮像装置
JP4548425B2 (ja) 固体撮像素子及びその駆動方法
JP4618170B2 (ja) 固体撮像装置
KR20060093828A (ko) 이미지 센서
KR20090015286A (ko) 이미지 센서 및 그 구동 방법
KR100690883B1 (ko) 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14