KR20060093828A - 이미지 센서 - Google Patents
이미지 센서 Download PDFInfo
- Publication number
- KR20060093828A KR20060093828A KR1020050014590A KR20050014590A KR20060093828A KR 20060093828 A KR20060093828 A KR 20060093828A KR 1020050014590 A KR1020050014590 A KR 1020050014590A KR 20050014590 A KR20050014590 A KR 20050014590A KR 20060093828 A KR20060093828 A KR 20060093828A
- Authority
- KR
- South Korea
- Prior art keywords
- charge
- impurity region
- unit
- image sensor
- semiconductor substrate
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000005036 potential barrier Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000002596 correlated effect Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 206010047571 Visual impairment Diseases 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
이미지 센서(image sensor)가 제공된다. 이미지 센서는 반도체 기판, 반도체 기판 내에 형성된 광전 변환부, 반도체 기판 내에 형성된 전하 검출부, 광전 변환부와 전하 검출부 사이에 형성되고 광전 변환부 방향의 포텐셜 베리어 피크가 전하 검출부 방향의 포텐셜 베리어 피크보다 높은 전하 전송부를 포함한다.
이미지 센서, 전하 전송부, 포텐셜 베리어
Description
도 1은 본 발명의 일 실시예에 따른 이미지 센서의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소의 회로도이다.
도 3는 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소의 개략적인 평면도이다.
도 4는 도 3의 Ⅳ- Ⅳ′를 따라 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소를 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서의 단위 화소의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서의 타이밍도(timing diagram)이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서의 개념도와 포텐셜도(potential diagram)를 함께 도시한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
1 : 이미지 센서 10 : 화소 배열부
20 : 타이밍 제너레이터 30 : 로우 디코더
40 : 로우 드라이버 50 : 상관 이중 샘플러
60 : 아날로그 디지털 컨버터 70 : 래치부
80 : 컬럼 디코더 100 : 단위 화소
110 : 광전 변환부 120 : 전하 검출부
130 : 전하 전송부 132 : 제1 불순물 영역
134 : 제2 불순물 영역 140 : 리셋부
150 : 증폭부 160 : 선택부
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 이미지 재현 특성이 향상된 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서의 단위 화소는 광전 변환부에서 생성된 전하를 전하 검출부로 전송하는 전하 전송부를 포함한다. 전하 전송부는 전하의 전송을 원활하게 하기 위해 게이트 전극 하부에 N형 및/또는 P형 불순물을 이온 주입하여 포텐셜 베리어 (potential barrier)를 조절한다. 포텐셜 베리어가 너무 낮으면 광전 변환부의 용량이 감소하고, 포텐셜 베리어가 너무 높으면 광전 변환부에 축적된 전하를 완전히 전송하지 못한다.
그런데, 전하 전송부가 턴온 상태에서 턴오프 상태로 변환될 때, 전하 전송부와 광전 변환부 사이에 역필드가 형성된다. 이 때, 전하 전송부를 지나던 일부의 전하들이 다시 광전 변환부 방향으로 역류하는 피드 스루(feed through) 현상이 발생될 수 있다. 피드 스루 현상은 재생되는 이미지에 잔상이 나타나는 이미지 래그(image lag)의 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는, 이미지 재현 특성이 향상된 이미지 센서를 제공하는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서는 반도체 기판, 반도체 기판 내에 형성된 광전 변환부, 반도체 기판 내에 형성된 전하 검출부, 광전 변환부와 전하 검출부 사이에 형성되고 광전 변환부 방향의 포텐셜 베리어 피크가 전하 검출부 방향의 포텐셜 베리어 피크보다 높은 전하 전송부를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예들에서 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 나아가, N형 또는 P형은 예시적인 것이며, 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐 동일 참고 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시예들에 따른 이미지 센서는 CCD(Charge Coupled Device)와 이미지 센서를 포함한다. 여기서, CCD는 이미지 센서에 비해 잡음(noise)이 적고 화질이 우수하지만, 고전압을 요구하며 공정 단가가 비싸다. 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, 이하에서는 본 발명의 이미지 센서로 이미지 센서를 예시하여 설명한다. 그러나, 본 발명의 기술적 사상은 그 대로 CCD에도 적용될 수 있음은 물론이다.
본 발명의 실시예들에 따른 이미지 센서는 도 1 내지 도 8을 참조함으로써 잘 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(1)는 화소 배열부(10), 타이밍 제너레이터(timing generator; 20), 로우 디코더(row decoder; 30), 로우 드라이버(row driver; 40), 상관 이중 샘플러(Correlated Double Sampler, CDS; 50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC; 60), 래치부(latch; 70), 컬럼 디코더(column decoder; 80) 등을 포함한다.
화소 배열부(10)은 2차원적으로 배열된 다수의 단위 화소를 포함한다. 다수의 단위 화소들은 광학 영상을 전기 신호로 변환하는 역할을 한다. 화소 배열부(10)는 로우 드라이버(40)로부터 화소 선택 신호(ROW), 리셋 신호(RST), 전하 전송 신호(TG) 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(50)에 제공된다.
타이밍 제너레이터(20)는 로우 디코더(30) 및 컬럼 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
로우 드라이버(40)는 로우 디코더(30)에서 디코딩된 결과에 따라 다수의 단위 화소들을 구동하기 위한 다수의 구동 신호를 화소 배열부(10)에 제공한다. 일반적으로 매트릭스 형태로 단위 화소가 배열된 경우에는 각 행별로 구동 신호를 제공한다.
상관 이중 샘플러(50)는 화소 배열부(10)에 형성된 전기 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링(sampling)한다. 즉, 특정한 기준 전압 레벨(이하, ‘잡음 레벨(noise level)’)과 형성된 전기적 신호에 의한 전압 레벨(이하, ‘신호 레벨’)을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소의 회로도이다. 도 3는 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소의 개략적인 평면도이다. 도 4는 도 3의 Ⅳ- Ⅳ′를 따라 절단한 단면도이다.
우선 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소(100)는 광전 변환부(110), 전하 검출부(120), 전하 전송부(130), 리셋부(140), 증폭부(150), 선택부(160)를 포함한다.
광전 변환부(110)는 입사광에 대응하는 전하를 생성 및 축적한다. 광전 변환부(110)는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 가능하다.
전하 검출부(120)는 플로팅 확산 영역(FD; Floating Diffusion region)이 주로 사용되며, 광전 변환부(110)에서 축적된 전하를 전송받는다. 전하 검출부(120)는 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다. 전하 검출부(120)는 증폭부(150)의 게이트에 전기적으로 연결되어 있어, 증폭부(150)를 제어한다.
전하 전송부(130)는 광전 변환부(110)에서 전하 검출부(120)로 전하를 전송한다. 전하 전송부(130)는 일반적으로 1개의 트랜지스터로 이루어지며, 전하 전송 신호(TG)에 의해 제어된다.
리셋부(140)는 전하 검출부(120)를 주기적으로 리셋시킨다. 리셋부(140)의 소스는 전하 검출부(120)에 연결되고, 드레인은 Vdd에 연결된다. 또한, 리셋 신호(RST)에 응답하여 구동된다.
증폭부(150)는 단위 화소(100) 외부에 위치하는 정전류원(도면 미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 전하 검출부(120)의 전압에 응답하여 변하는 전압이 수직 신호 라인(162)으로 출력된다. 소스는 선택부(160)의 드레인에 연결되고, 드레인은 Vdd에 연결된다.
선택부(160)는 행 단위로 읽어낼 단위 화소(100)를 선택하는 역할을 한다. 선택 신호(ROW)에 응답하여 구동되고, 소스는 수직 신호 라인(162)에 연결된다.
또한, 전하 전송부(130), 리셋부(140), 선택부(160)의 구동 신호 라인(131, 141, 161)은 동일한 행에 포함된 단위 화소들이 동시에 구동되도록 행 방향(수평 방향)으로 연장되어 형성된다.
도 4를 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 단위 화소(100)는 반도체 기판(102), 소자 분리 영역(106), 광전 변환부(110), 전하 검출부(120), 전하 전송부(130)를 포함한다. 여기서, 광전 변환부(110)는 설명의 편의상 핀드 포토 다이오드(PPD)를 예로 든다.
반도체 기판(102)에는 소자 분리 영역(106)이 형성되어 활성 영역을 정의한다. 소자 분리 영역(106)은 일반적으로 LOCOS(LOCal Oxidation of Silicon)방법을 이용한 FOX(Field OXide) 또는 STI(Shallow Trench Isolation)가 될 수 있다. 본 발명의 일 실시예에서는 N형 반도체 기판(102) 내부의 깊은 위치에 P웰(103)을 형성하고, NMOS 트랜지스터를 형성할 P웰(104)을 별도로 형성하나, 이에 제한되지 않는다. 즉, P형 반도체 기판 상부에 P형 에피층(epitaxial layer)을 성장시키거나 별도의 웰(well)영역을 만들어, P형 에피층 및/또는 웰 영역 상에 광전 변환부(110), 전하 전송부(130) 등을 형성시킬 수 있다.
광전 변환부(110)는 빛 에너지를 흡수하여 발생한 전하를 축적하며, N형의 포토 다이오드(112)와 P+형의 피닝층(pinning layer; 114)을 포함한다. 일반적으로, 포토 다이오드(112)와 피닝층(114)은 2번의 서로 다른 이온 주입 공정을 통해서 형성된다. 즉, 우선 주변의 소스, 드레인보다 더 깊게 N형 도펀트를 이온 주입하여 포토 다이오드(112)를 형성하고, 포토 다이오드(112) 상부에 P형 도펀트를 낮은 에너지, 높은 도즈(dose)를 이용하여 이온 주입하여 피닝층(114)을 형성한다. 물론, 도핑되는 농도 및 위치는 제조 공정 및 설계에 따라서 달라질 수 있으므로 이에 제 한되지 않는다.
이미지 센서에서, 암전류(dark current)의 원인으로는 포토 다이오드(112)의 표면 손상을 들 수 있다. 표면 손상은 주로 댕글링 실리콘 결합(dangling silicon bonds)의 형성에 의할 수도 있고, 게이트(gate), 스페이서(spacer) 등의 제조 과정 중에 에칭 스트레스(etching stress)와 관련된 결점에 의해 이루어 질 수도 있다. 따라서, 포토 다이오드(112)를 반도체 기판(102) 내부에 깊게 형성하고 피닝층(114)을 형성함으로써, 이러한 암전류의 생성을 방지하고 빛 에너지에 의해 생성된 전하의 전송이 더 수월하게 이루어 질 수 있다.
전하 검출부(120)는 광전 변환부(110)에서 축적된 전하를 전하 전송부(130)를 통해서 전송받으며, 주로 N 도펀트를 높은 도즈로 이온 주입하여 형성한다.
전하 전송부(130)는 과도한 빛 에너지가 조사되었을 때 발생할 수 있는 광전 변환부(110)에서의 오버플로우(overflow) 및 블루밍(blooming) 현상을 방지하기 위해 공핍형(depletion type) 트랜지스터를 사용할 수 있다. 전하 전송부(130)는 N-형의 제1 불순물 영역(132), P형의 제2 불순물 영역(134)를 포함한다. 여기서, 제1 불순물 영역(132)은 공핍형 트랜지스터의 채널 영역을 형성한다. 제2 불순물 영역(134)은 전하 전송부(130)가 턴오프시 표면을 접지시켜 암전류를 방지하기 위해 형성된다.
본 발명의 일 실시예에 따른 전하 전송부(130)는 광전 변환부(110) 방향의 포텐셜 베리어 피크(potential barrier peak)가 전하 검출부(120) 방향의 포텐셜 베리어 피크보다 높다. 이와 같은 포텐셜 베리어의 프로파일(profile)을 형성하기 위해, 제1 불순물 영역(130)은 전하 검출부(120) 방향으로 하향 경사지게 형성하고 제2 불순물 영역(134)은 광전 변환부(110) 방향으로 하향 경사지게 형성된다. N형은 포텐셜 베리어를 낮추는 역할을 하고, P형은 포텐셜 베리어를 높이는 역할을 한다. 따라서, 도 4와 같이 제1 및 제2 불순물 영역(132, 134)의 도핑 농도 및 형성 깊이를 조절함으로써, 광전 변환부(110) 방향 및 전하 검출부(120) 방향의 포텐셜 베리어 피크를 조절할 수 있다. 또한, 전하 전송부(130)의 게이트 전극에 인가되는 전하 전송 신호(TG)의 전압 레벨을 고려하여 도핑 농도 및 형성 깊이가 조절될 수 있다.
이러한 포텐셜 베리어의 프로파일을 형성하기 위해서, 예를 들어 도 5와 같이 경사지게 이온 주입하는 방법을 사용할 수 있다. 즉, 도 5에서와 같이 a 방향으로 P형 도펀트를 이온 주입하여 광전 변환부(110) 방향의 제2 불순물 영역(134)을 깊게 형성하고, b 방향으로 N형 도펀트를 이온 주입하여 전하 검출부(120) 방향의 제1 불순물 영역(132)을 깊게 형성할 수 있다. 여기서, 경사 각도는 5 내지 30° 가 될 수 있다. 또한, P형 도펀트는 10 내지 200KeV의 에너지를 이용할 수 있고, N형 도펀트는 50 내지 200KeV의 에너지를 이용하여 이온 주입할 수 있다.
전하 전송부(130)는 포텐셜 베리어 프로파일이 소정의 각도로 경사져 있으므로, 광전 변환부(110)에서 전하 검출부(120)로의 전송 효율이 높아진다. 뿐만 아니라, 광전 변환부(110) 방향의 포텐셜 베리어 피크가 높기 때문에 광전 변환부(110)의 용량이 감소되지 않는다. 또한, 전하 전송부(130)가 턴온 상태에서 턴오프 상태 로 변환될 때, 전하 전송부(130)와 광전 변환부(110) 사이에 역필드가 형성되더라도 전하들이 광전 변환부(110) 방향으로 역류하지 않는다. 따라서, 재생되는 이미지에 잔상이 생기지 않으므로, 이미지 재현 특성이 향상된다.
한편, 제1 및 제2 불순물 영역(132, 134)의 형태는 다양하게 구현할 수 있다. 예를 들어, 제1 불순물 영역(132)은 전하 검출부(120) 방향으로 내려가는 계단 형상이고, 제2 불순물 영역(134)은 광전 변환부(110) 방향으로 내려가는 계단 형상일 수 있다. 또한, 제2 불순물 영역(134)만 광전 변환부(110) 방향으로 하향 경사지거나, 광전 변환부(110) 방향으로 내려가는 계단 형상일 수 있다. 또한, 제1 불순물 영역(132)만 전하 검출부(120) 방향으로 하향 경사지거나, 전하 검출부(120) 방향으로 내려가는 계단 형상일 수 있다.
도 6은 본 발명의 다른 실시예에 따른 단위 화소의 단면도이다. 도 4와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
도 6의 본 발명의 다른 실시예에 따른 단위 화소(102)의 전하 전송부(131)는 트렌치(trench)형 MOS 트랜지스터일 수 있다. 해상도가 높아짐에 따라 좁은 영역에서 다수의 단위 화소를 형성하게 된다. 따라서, 단위 화소에서 사용되는 MOS 트랜지스터의 크기도 점차 작아지게 된다. 이러한 경우, 채널의 길이가 점차 감소하여 소스/드레인 영역의 공핍 영역이 채널 속으로 침투하여 유효 채널 길이가 줄어들고 문턱 전압(threshold voltage)가 감소하는 단채널 효과(short channel effect)가 발생된다. 또한, 짧은 채널의 MOS 트랜지스터에 고전압이 인가되면 핫 캐리어(hot carrier)가 산화막으로 침투할 수 있다. 이러한 문제점을 해결하기 위해, 본 발명의 다른 실시예에서는 반도체 기판(102)내에 형성된 트렌치에 게이트를 형성하여, 트렌치 형상을 따라 채널이 형성되는 트렌치형 트랜지스터를 사용할 수 있다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서의 타이밍도(timing diagram)이다. 도 8은 본 발명의 일 실시예에 따른 이미지 센서의 개념도와 포텐셜도(potential diagram)를 함께 나타낸 도면이다. 여기서, 동작 전의 전위 레벨은 점선으로, 동작 후의 전위 레벨은 실선으로 표시한다. 포텐셜도는 아래 방향이 전위가 증가되는 방향이다.
도 9 및 도 10을 참조하여 이미지 센서의 구동(operation)을 설명한다. 일반적으로, 화소 배열부(도1의 10 참조)에 위치하는 모든 단위 화소들은 공통적으로 전하를 축적(integration)하게 된다. 또한, 리셋 신호(RST), 화소 선택 신호(ROW)는 화소 배열부(10)의 특정한 행(row)에 위치하는 단위 화소들에 공통된(common) 신호이다. 다른 말로 하면, 특정한 행에 위치하는 단위 화소들은 고유한 리셋 신호(RST), 화소 선택 신호(ROW)를 제공받는다.
화소 배열부(10)에는 N개의 행으로 이루어져 있고, 각 행들은 ROW(1), ……, ROW(i), ROW(i+1), ……, ROW(N)의 순서로 순차적으로 읽혀진다. 또한, 설명의 편의상 ROW(i)을 위주로 설명하기로 한다. 전술하였듯이, 화소 선택 신호(ROW), 리셋 신호(RST), 전하 전송 신호(TG)는 타이밍 제너레이터(도 1의 20 참조)에 의해서 제어되는 로우 드라이버(40)가 화소 배열부(10)에 제공한다. 화소 배열부(10)는 이러한 다수 개의 신호들(ROW, RST, TG)를 제공받아 전하를 축적하고(integration period), 축적된 전하를 전하 검출부(120)에 전송하고, 전하 검출부(120)에서 잡음 레벨과 신호 레벨이 이중으로 샘플링된다(double sampling).
시간 t1까지의 구간(0<t<t1)은 비선택 상태이다. 즉, 화소 선택 신호(ROW(i), ROW(i+1)), 리셋 신호(RST(i), RST(i+1)), 전하 전송 신호(TG(i), TG(i+1))는 로우(low)이다. 본 발명의 일 실시예에 따른 전하 전송부(130)는 광전 변환부(110) 방향의 포텐셜 베리어 피크(potential barrier peak)가 전하 검출부(120) 방향의 포텐셜 베리어 피크보다 높음을 알 수 있다.
시간 t1에서 화소 선택 신호(ROW(i))가 하이가 되면, 선택부(160)는 활성화된다. 즉, 전하 검출부(120)에 저장된 전하들이 선택된 단위 화소(100)와 연결된 수직 신호 라인(162)를 통해서 읽혀질 수 있도록 준비된다. 이 때, 리셋 신호(RST(i))가 동시에 하이가 되어, 전하 검출부(120)가 Vdd로 리셋된다. 물론, 화소 선택 신호(ROW(i)), 리셋 신호(RST(i))가 동시에 하이가 되지 않고, 리셋 신호(RST(i))가 나중에 하이가 될 수도 있다.
시간 t2에서 리셋 신호(RST(i))는 로우(low)가 된다. 리셋 신호(RST(i))가 로우(low)가 되면, 각 화소마다 다른 오프셋(offset) 레벨, 즉 잡음 레벨이 수직 신호 라인(162)을 통해서 읽혀진다. 도면에는 표시하지 않았으나, 수직 신호 라인(162) 상의 잡음 레벨은 샘플 홀드 펄스(SHP)에 의해 상관 이중 샘플러(도1의 50)에 보유된다.
시간 t3에서 전하 전송 신호(TG(i))는 하이가 되면, 전하 전송부(130)는 활성화된다. 즉, 광전자 변환부(110)에서 전하 검출부(120)로 축적된 전하를 전송한 다. 이 때, 전하 검출부(120)는 기생 커패시턴스를 갖고 있으므로 전하가 누적적으로 저장되고, 이에 따라서 전하 검출부(120)의 전위는 변화된다.
전하 전송부(130)는 포텐셜 베리어 프로파일이 소정의 각도로 경사져 있으므로, 광전 변환부(110)에서 전하 검출부(120)로의 전송 효율이 높아진다. 뿐만 아니라, 광전 변환부(110) 방향의 포텐셜 베리어 피크가 높기 때문에 광전 변환부(110)의 용량이 감소되지 않는다. 또한, 전하 전송부(130)가 턴온 상태에서 턴오프 상태로 변환될 때, 전하 전송부(130)와 광전 변환부(110) 사이에 역필드가 형성되더라도 전하들이 광전 변환부(110) 방향으로 역류하지 않는다. 따라서, 광전자 변환부(110)에 전하가 남겨지지 않고, 다음 회의 리드아웃(readout) 동작시에 잔상이 발생되지 않는다.
시간 t4에서 전하 전송 신호(TG(i))는 로우가 된다. 전하 전송 신호(TG(i))가 로우(low)가 되면, 변화된 전하 검출부(120)의 전위, 즉 신호 레벨이 수직 신호 라인(162)을 통해서 읽혀진다. 도면에는 표시하지 않았으나, 수직 신호 라인(162) 상의 신호 레벨은 샘플 홀드 펄스(SHD)에 의해 상관 이중 샘플러(50)에 보유된다. 즉, 하나의 단위 화소(100)에서 잡음 레벨과 신호 레벨이 각각 순차적으로 샘플링된다. 물론, 신호 레벨이 먼저 샘플링되고, 그 후에 잡음 레벨이 샘플링될 수도 있다.
이와 같은 동작은 우선 잡음 레벨과 신호 레벨의 출력이 소정의 스위치를 이용하여 제어되기 때문에, 동일한 경로를 사용하더라도 고정적인 잡음 레벨이 이론상 발생하지 않게 한다. 또한, 순차적으로 출력되기 때문에, 별도의 메모리를 이용 하지 않고도 차등 회로인 상관 이중 샘플러(50)에 의해 잡음 레벨과 신호 레벨의 차이를 획득할 수 있어 시스템이 단순화될 수 있다.
이후에는 영상 신호 처리부(도면 미도시)가 화면을 표시하기까지, 다수 개의 처리 과정을 거친다. 예를 들어, 상관 이중 샘플러(50)는 잡음 레벨과 신호 레벨의 차이 레벨을 출력하게 된다. 따라서, 단위 화소(100) 및 수직 신호 라인(162)의 특성 분산으로 인한 고정적인 잡음 레벨이 억제된다. 또한, 아날로그 디지털 컨버터(도 1의 60 참조)는 상관 이중 샘플러(50)에서 출력되는 아날로그 신호를 수신하여 디지털 신호로 출력한다.
설명의 편의상, 모든 단위 화소(100)의 신호가 독립적으로 읽혀지는 전화소 독립 읽기 모드(all pixel independent reading mode)에 대해 설명하였으나, 이에 제한되지 않는다. 물론, 홀수(짝수) 선의 신호가 제1 필드에서 읽혀지고, 짝수(홀수) 선의 신호가 제2 필드에서 읽혀지는 프레임 읽기 모드(frame reading mode)도 가능하다. 또한, 2개의 인접선의 신호가 동시에 읽혀져 전압이 가산되고, 필드마다 가산된 2개의 선 조합을 변경시키는 필드 읽기 모드(field reading mode)도 가능하다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 이미지 센서에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 전하 전송부의 포텐셜 베리어 프로파일이 소정의 각도로 경사져 있으므로, 광전 변화부에서 전하 검출부로의 전송 효율이 높아진다.
둘째, 광전 변환부 방향의 포텐셜 베리어 피크가 높기 때문에 광전 변환부의 용량이 감소되지 않는다.
셋째, 전하 전송부가 턴온 상태에서 턴오프 상태로 변환될 때, 전하들이 광전 변환부 방향으로 역류하지 않는다.
넷째, 재생되는 이미지에 잔상이 생기지 않으므로, 이미지 재현 특성이 향상된다.
Claims (7)
- 반도체 기판;상기 반도체 기판 내에 형성된 광전 변환부;상기 반도체 기판 내에 형성된 전하 검출부;상기 광전 변환부와 상기 전하 검출부 사이에 형성되고, 상기 광전 변환부 방향의 포텐셜 베리어 피크가 상기 전하 검출부 방향의 포텐셜 베리어 피크보다 높은 전하 전송부를 포함하는 이미지 센서.
- 제 1항에 있어서,상기 전하 전송부는 상기 반도체 기판 내에 형성되고 상기 전하 검출부 방향으로 하향 경사진 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되고 상기 광전 변환부 방향으로 하향 경사진 제2 불순물 영역, 상기 제2 불순물 영역 상에 형성된 게이트 전극을 포함하는 이미지 센서.
- 제 1항에 있어서,상기 전하 전송부는 상기 반도체 기판 내에 형성되고 상기 전하 검출부 방향으로 내려가는 계단 형상인 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되고 상기 광전 변환부 방향으로 내려가는 계단 형상인 제2 불순물 영역, 상기 제2 불순물 영역 상에 형성된 게이트 전극을 포함하는 이미지 센 서.
- 제 1항에 있어서,상기 전하 전송부는 상기 반도체 기판 내에 형성된 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되고 상기 광전 변환부 방향으로 하향 경사지거나, 내려가는 계단 형상인 제2 불순물 영역, 상기 제2 불순물 영역 상에 형성된 게이트 전극을 포함하는 이미지 센서.
- 제 1항에 있어서,상기 전하 전송부는 상기 반도체 기판 내에 형성되고 상기 전하 검출부 방향으로 하향 경사지거나, 내려가는 계단 형상인 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성된 제2 불순물 영역, 상기 제2 불순물 영역 상에 형성된 게이트 전극을 포함하는 이미지 센서.
- 제 2항 내지 제 5항 중 어느 한 항에 있어서,상기 제1 불순물은 N형 불순물이고, 상기 제2 불순물은 P형 불순물인 이미지 센서.
- 제 2항 내지 제 5항 중 어느 한 항에 있어서,상기 전하 전송부는 트렌치(trench)형 트랜지스터인 이미지 센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050014590A KR20060093828A (ko) | 2005-02-22 | 2005-02-22 | 이미지 센서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050014590A KR20060093828A (ko) | 2005-02-22 | 2005-02-22 | 이미지 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060093828A true KR20060093828A (ko) | 2006-08-28 |
Family
ID=37601808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050014590A KR20060093828A (ko) | 2005-02-22 | 2005-02-22 | 이미지 센서 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060093828A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015141890A1 (ko) * | 2014-03-20 | 2015-09-24 | 주식회사 동부하이텍 | 씨모스 이미지 센서 및 그 제조 방법 |
-
2005
- 2005-02-22 KR KR1020050014590A patent/KR20060093828A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015141890A1 (ko) * | 2014-03-20 | 2015-09-24 | 주식회사 동부하이텍 | 씨모스 이미지 센서 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642753B1 (ko) | 이미지 센서 | |
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| KR100537546B1 (ko) | 고체 촬상장치 및 이를 이용한 카메라시스템 | |
| KR100654342B1 (ko) | 이미지 센서 | |
| EP2030240B1 (en) | Pmos pixel structure with low cross talk | |
| US7687837B2 (en) | Image sensor and fabrication method thereof | |
| US8031250B2 (en) | Solid-state imaging device and method of driving the same | |
| KR100725367B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| KR102638779B1 (ko) | 이미지 센서 | |
| US20090294816A1 (en) | CMOS image sensor and driving method of the same | |
| KR100621561B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 구동 방법 | |
| US20010000623A1 (en) | Solid-state image sensor | |
| KR100755662B1 (ko) | 반도체 집적 회로 소자 및 그 제조 방법 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| KR101468546B1 (ko) | 이미지 센서의 구동 방법 | |
| KR20060093828A (ko) | 이미지 센서 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |