KR20060035113A - 온도 보상 셀프 리프레쉬 주기 제어 장치 - Google Patents

온도 보상 셀프 리프레쉬 주기 제어 장치 Download PDF

Info

Publication number
KR20060035113A
KR20060035113A KR1020040084456A KR20040084456A KR20060035113A KR 20060035113 A KR20060035113 A KR 20060035113A KR 1020040084456 A KR1020040084456 A KR 1020040084456A KR 20040084456 A KR20040084456 A KR 20040084456A KR 20060035113 A KR20060035113 A KR 20060035113A
Authority
KR
South Korea
Prior art keywords
signal
period
oscillation
divided
division
Prior art date
Application number
KR1020040084456A
Other languages
English (en)
Other versions
KR100626915B1 (ko
Inventor
홍윤석
한봉석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040084456A priority Critical patent/KR100626915B1/ko
Priority to US11/004,841 priority patent/US7145826B2/en
Publication of KR20060035113A publication Critical patent/KR20060035113A/ko
Application granted granted Critical
Publication of KR100626915B1 publication Critical patent/KR100626915B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도 보상 셀프 리프레쉬 주기 제어 장치에 관한 것으로써, 특히, 특정 온도 이상의 고온에서 셀프 리프레쉬 신호를 클램프시켜 일정한 셀프 리프레쉬 주기를 유지함으로써 온도에 대한 의존성(Dependency)을 제거할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 특정 온도 이하에서는 온도 변화에 따라 가변되는 주기를 갖는 발진신호를 생성하고, 특정 온도 이상에서는 임의의 제 1주기신호의 주기와 온도 보상 셀프 리프레쉬 회로부로부터 인가되는 발진신호의 주기를 비교하여, 발진신호의 주기가 제 1주기신호의 주기 보다 짧을 경우 발진신호의 주기를 일정 배율로 분주한 복수개의 분주신호에 따라 생성된 발진 스트로브 신호의 펄스폭을 제어하여 온도 보상 셀프 리프레쉬 회로부의 발진주기를 일정하게 제어하도록 한다.

Description

온도 보상 셀프 리프레쉬 주기 제어 장치{Device for control period of Temperature Compensated Self Refresh}
도 1은 종래의 온도 보상 셀프 리프레쉬 회로에 관한 회로도.
도 2는 본 발명에 따른 온도 보상 셀프 리프레쉬 주기 제어 장치에 관한 구성도.
도 3은 도 2의 분주기에 관한 상세 회로도.
도 4는 도 2의 발진주기 제어부에 관한 상세 구성도.
도 5는 도 4의 분주신호 검출부에 입력되는 분주신호의 각 펄스 파형을 나타낸 도면.
도 6은 도 4의 분주신호 검출부에 관한 상세 회로도.
도 7은 도 6의 분주신호 검출부에 관한 각 신호의 전압 파형도.
도 8 및 도 9는 도 4의 분주신호 검출부에 관한 상세 회로도.
도 10은 도 4의 펄스 제어부에 관한 상세 회로도.
도 11은 도 6 내지 도 9의 폴링 딜레이 로직부에 관한 상세 회로도.
도 12는 본 발명에 따른 온도 보상 셀프 리프레쉬 주기 제어 장치에 대한 시뮬레이션도.
본 발명은 온도 보상 셀프 리프레쉬 주기 제어 장치에 관한 것으로써, 특히, 저전력 반도체 메모리 제품에서 온도 보상 셀프 리프레쉬 회로의 오동작을 방지할 수 있도록 하는 기술이다.
일반적으로 셀프 리프레쉬(Self refresh)란 디램(Dynamic random access memory : DRAM) 등의 반도체 메모리 장치가 대기(Standby) 상태에서 메모리 셀 내에 저장된 데이타를 유지하기 위해 자체적으로 일정주기(기본주기)마다 리프레쉬를 수행하는 것을 의미한다.
그런데, 셀프 리프레쉬 동작시 온도가 높은 경우 리프레쉬 주기를 그대로 생성하기 때문에 불필요한 전류가 소모된다.
이를 위해, 도 1에서와 같이 칩내에서 온도 변화를 감지하여 온도에 따라 셀프 리프레쉬 주기를 자동으로 조절해주는 온도 보상 셀프 리프레쉬 회로가 개시된 바 있다.
종래의 온도 보상 셀프 리프레쉬 회로는, 비교부(1), 기준전압 발생부(2), 로직부(3) 및 온도 감지부(4)를 구비한다.
여기서, 비교부(1)는 PMOS트랜지스터 P1,P2, NMOS트랜지스터 N1~N3 및 캐패시터 C1,C2를 구비한다. PMOS트랜지스터 P1,P2는 공통 게이트 단자가 PMOS트랜지스터 P2의 드레인 단자와 연결되고, 공통 소스 단자를 통해 전원전압 V가 인가된다.
NMOS트랜지스터 N1는 PMOS트랜지스터 P1과 NMOS트랜지스터 N3 사이에 연결되어 게이트 단자가 노드 (A)와 연결된다. NMOS트랜지스터 N2는 PMOS트랜지스터 P2와 NMOS트랜지스터 N3 사이에 연결되어 게이트 단자가 노드 (B)에 연결된다. NMOS트랜지스터 N3는 NMOS트랜지스터 N1,N2와 접지전압단 사이에 연결되어 게이트 단자를 통해 제어신호 VLR가 인가된다.
캐패시터 C1는 노드 (A)와 접지전압단 사이에 연결되고, 캐패시터 C2는 노드 (B)와 접지전압단 사이에 연결된다.
그리고, 기준전압 발생부(2)는 전원전압 V 인가단과 접지전압단 사이에 직렬 연결된 NMOS트랜지스터 N4,N5를 구비한다. NMOS트랜지스터 N4는 전원전압 V 인가단과 노드 (B) 사이에 연결되어 게이트 단자가 소스 단자와 공통 연결된다. 그리고, NMOS트랜지스터 N5는 노드 (B)와 접지전압단 사이에 연결되어 게이트 단자가 노드 (B)에 연결된다.
또한, 로직부(3)는 인버터 IV1~IV4와 낸드게이트 ND1를 구비한다. 인버터 IV1~IV3는 비교부(1)의 출력신호를 반전 지연한다. 낸드게이트 ND1는 온도감지 동작신호 TEMPON, 발진 스트로브 신호 TOSCRSTB 및 인버터 IV3의 출력을 낸드연산한다. 인버터 IV4는 낸드게이트 ND1의 출력을 반전한다.
또한, 온도 감지부(4)는 PMOS트랜지스터 P3,P4와 NMOS트랜지스터 N6~N8 및 인버터 IV5를 구비한다.
여기서, PMOS트랜지스터 P3는 전원전압 V 인가단과 NMOS트랜지스터 N6의 소스 단자 사이에 연결되어 게이트 단자를 통해 인버터 IV4의 출력이 인가된다. 그 리고, PMOS트랜지스터 P4는 전원전압 V 인가단과 노드 (A) 사이에 연결되어 게이트 단자를 통해 인버터 IV4의 출력이 인가된다.
또한, NMOS트랜지스터 N6~N8는 노드 (A)와 접지전압단 사이에 직렬 연결된다. 여기서, NMOS트랜지스터 N6의 게이트 단자는 노드 (A)와 연결되고, NMOS트랜지스터 N7는 드레인 단자와 게이트 단자가 공통 연결되며, NMOS트랜지스터 N8의 게이트 단자는 인버터 IV4의 출력과 연결된다. 인버터 IV5는 인버터 IV4의 출력을 반전하여 발진신호 TEMPOSC를 출력한다.
이러한 구성을 갖는 종래의 온도 보상 셀프 리프레쉬 회로의 동작 과정을 설명하면 다음과 같다.
먼저, 온도감지 동작신호 TEMPON의 인가시 노드 (A)가 전원전압 레벨(1.5V)에서 플로팅 상태로 천이한다. 이에 따라, 노드 (A)에 인가된 전류는 다이오드 형태의 NMOS트랜지스터 N6,N7를 통해 접지전압단으로 흐르게 된다.
이후에, 노드 (A)가 비교부(1)의 기준전압인 노드 (B)의 전압 레벨(0.75V) 이하가 될 경우 발진신호 TEMPOSC를 하이 펄스로 출력한다.
이때, 온도가 상승할 경우 2단 구조의 다이오드인 NMOS트랜지스터 N6,N7의 문턱전압이 낮아지게 된다. 이에 따라, 전류가 상승하면서 노드 (A)의 전압 레벨이 비교부(1)의 기준전압 레벨에 보다 빨리 도달하면서 발진신호 TEMPOSC를 하이 펄스로 출력한다. 따라서, 온도가 높을수록 발진신호 TEMPOSC의 주기가 빨라지게 된다.
그런데, 종래의 온도 보상 셀프 리프레쉬 회로는 온도가 낮아질 경우 회로의 출력인 발진신호 TEMPOSC의 주기가 지수함수적으로 증가하게 되어 특정 온도 이하로 내려가게 되면 발진신호 TEMPOSC가 더이상 오실레이션하지 않게 된다. 이러한 문제점을 해결하기 위해 낮은 온도에서 발진 스트로브 신호 TOSCRSTB를 제어하여 발진신호 TEMPOSC를 일정한 주기로 제어하도록 하는 장치가 개시된 바 있다.
하지만, 100 ℃ 이상의 높은 온도에서는 발진신호 TEMPOSC의 주기가 급격히 변화하게 되어 리프레쉬 주기를 일정하게 발생시킬 수 없다. 이에 따라, 셀프 리프레쉬 주기가 변동하여 전류(IDD6)의 소모가 커지게 되고 셀프 리프레쉬 회로의 오동작을 유발하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 특정 온도 이상의 고온에서 셀프 리프레쉬 주기를 클램프시켜 일정한 셀프 리프레쉬 주기를 유지함으로써 전류의 소모를 줄이고 오동작을 방지할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 온도 보상 셀프 리프레쉬 주기 제어 장치는, 온도 변화에 따라 가변되는 주기를 갖는 발진신호를 생성하고, 발진 스트로브 신호의 활성화시 발진신호의 주기를 발진 스트로브 신호에 대응하는 특정 주기로 제어하는 온도 보상 셀프 리프레쉬 회로부; 발진신호의 주기와, 제 1주기신호의 주기를 비교하여 그 결과에 따라 발진신호의 주기를 일정 배율로 분주한 복수개의 분주신호를 발생하는 분주신호 발생부; 및 제 1주기신호와 복수개의 분주신호를 비교하여 발진신호의 주기가 제 1주기신호의 주기 보다 짧을 경우 복수개의 분주신호 중 해당 분주신호에 따라 생성된 발진 스트로브 신호의 펄스폭을 제어하여 출력하는 클램핑부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 온도 보상 셀프 리프레쉬 주기 제어 장치의 구성도이다.
본 발명은 온도 보상 셀프 리프레쉬(Temperature Compensated Self Refresh;이하, TCSR 이라 함) 회로부(100), 분주신호 발생부(200) 및 클램핑(Clamping)부(300)를 구비한다.
TCSR 회로부(100)는 발진 스트로브 신호 TOSCRSTB와 온도감지 동작신호 TEMPON에 대응하여 온도 변화에 따라 가변되는 주기를 갖는 발진신호 TEMPOSC를 출력한다.
이러한 TCSR 회로부(100)는 온도 감지부(4)의 직렬 연결된 다이오드 구조의 NMOS트랜지스터 N6,N7에 흐르는 전류가 온도의 변화에 따라 달라지는 것을 이용하여 발진신호 TEMPOSC의 주기를 조정한다. 즉, 비교부(1)에서 기준전압 노드 (B)의 출력과 NMOS트랜지스터 N6,N7를 통해 온도에 따라 가변적으로 변화하는 전압을 비교하여 발진신호 TEMPOSC가 온도 변화에 따라 가변적인 주기로 발생되도록 한다.
이에 따라, TCSR 회로부(100)는 공정 스큐와 전압 변화에 대응하여 일정한 셀프 리프레쉬 주기를 유지하고, 온도의 변화에 따라서 셀프 리프레쉬 주기를 변화 시킴으로써 안정적인 전류 특성을 유지할 수 있게 된다.
여기서, TCSR 회로부(100)의 기본적인 구성은 도 1과 동일하며 그 상세한 구성 및 동작의 설명은 생략하기로 한다.
그리고, 분주신호 발생부(200)는 복수개의 분주기(210~280)를 구비한다.
분주기(210)는 특정한 주기(예를 들어, 6㎲)를 갖는 주기신호 OSC1와 TCSR 회로부(100)로부터 인가되는 발진신호 TEMPOSC를 비교하여 2분주신호 S2를 출력한다. 분주기(220)는 발진신호 TEMPOSC와 2분주신호 S2를 비교하여 4분주신호 S4를 출력한다. 분주기(230)는 발진신호 TEMPOSC와 4분주신호 S4를 비교하여 8분주신호 S8를 출력한다. 분주기(240)는 발진신호 TEMPOSC와 8분주신호 S8를 비교하여 16분주신호 S16를 출력한다.
또한, 분주기(250)는 특정한 주기(예를 들어, 1㎲)를 갖는 주기신호 OSC2와 TCSR 회로부(100)로부터 인가되는 발진신호 TEMPOSC를 비교하여 2분주신호 F2를 출력한다. 분주기(260)는 발진신호 TEMPOSC와 2분주신호 F2를 비교하여 4분주신호 F4를 출력한다. 분주기(270)는 발진신호 TEMPOSC와 4분주신호 F4를 비교하여 8분주신호 F8를 출력한다. 분주기(280)는 발진신호 TEMPOSC와 8분주신호 F8를 비교하여 16분주신호 F16를 출력한다.
한편, 클램핑부(300)는 발진주기 제어부(310), 라이징 지연부(320) 및 로직부(330)를 구비한다.
여기서, 발진주기 제어부(310)는 8분주신호 S8, 2분주신호 F2, 4분주신호 F4, 8분주신호 F8, 파워 업 신호 PWUP, 주기신호 OSC2 및 온도감지 동작신호 TEMPON의 조합에 따라 발진신호 OSC_N을 생성한다.
라이징 지연부(320)는 발진주기 제어부(310)로부터 인가되는 발진신호 OSC_N의 라이징 엣지를 지연하여 출력한다. 그리고, 로직부(330)는 낸드게이트 ND2, 인버터 IV6를 구비하여 라이징 지연부(320)의 출력과 발진신호 OSC_N의 출력을 앤드연산하여 발진 스트로브 신호 TOSCRSTB를 출력한다.
이에 따라, 클램핑부(300)는 발진신호 OSC_N의 라이징 동작시 라이징 지연부(320)의 지연시간 만큼의 펄스폭을 갖는 발진 스트로브 신호 TOSCRSTB를 생성한다. 클램핑부(300)에서 생성된 발진 스트로브 신호 TOSCRSTB는 TCSR 회로부(100)의 낸드게이트 ND1에 피드백 입력된다.
상술된 구성을 갖는 본 발명의 온도 보상 셀프 리프레쉬 주기 제어 장치의 상세 구성을 설명하면 다음과 같다.
먼저, 도 3은 상술된 분주기(210)의 상세 회로도이다. 여기서, 분주신호 발생부(200)에 구비된 복수개의 분주기(210~280)는 그 구성이 동일하며 본 발명에서는 분주기(210)를 그 실시예로써 설명하고자 한다.
분주기(210)는 PMOS트랜지스터 P5, 낸드게이트 ND3 및 인버터 IV7~15를 구비한다. 이러한 분주기(210)는 주기신호 OSC1(또는, 주기신호 OSC2)와 TCSR 회로부(100)로부터 인가되는 발진신호 TEMPOSC를 비교하여 2분주신호 S2를 출력한다.
이때, 분주기(210)는 주기신호 OSC1와 발진신호 TEMPOSC를 비교하여, 발진신호 TEMPOSC 보다 주기신호 OSC1가 짧을 경우 주기신호 OSC1의 2배 주기를 갖는 2분주신호 S2를 하이로 출력한다. 반면에, 분주기(210)는 주기신호 OSC1의 주기와 발 진신호 TEMPOSC의 주기를 비교하여, 발진신호 TEMPOSC의 주기 보다 주기신호 OSC1의 주기가 길 경우 주기신호 OSC1의 2배 주기를 갖는 2분주신호 S2를 로우로 출력한다.
한편, 도 4는 도 2의 발진주기 제어부(310)에 관한 상세 구성도이다.
발진주기 제어부(310)는 분주신호 검출부(311~313), 펄스 제어부(314), 인버터 IV16, 및 낸드게이트 ND4를 구비한다.
여기서, 분주신호 검출부(311)는 온도감지 동작신호 TEMPON, 파워 업 신호 PWUP, 주기신호 OSC2 및 분주신호 발생부(200)로부터 인가되는 2분주신호 F2에 따라 제어신호 A를 출력한다. 즉, 분주신호 검출부(311)는 온도감지 동작신호 TEMPON의 활성화시 주기신호 OSC2와 2분주신호 F2를 비교하여 그 결과에 따라 제어신호 A를 출력한다.
그리고, 분주신호 검출부(312)는 파워 업 신호 PWUP, 주기신호 OSC2에 따라 분주신호 발생부(200)로부터 인가되는 2분주신호 F2와 4분주신호 F4를 비교하여 제어신호 B를 출력한다.
또한, 분주신호 검출부(313)는 파워 업 신호 PWUP, 주기신호 OSC2에 따라 분주신호 발생부(200)로부터 인가되는 4분주신호 F4와 8분주신호 F8를 비교하여 제어신호 C를 출력한다.
펄스 제어부(314)는 온도감지 동작신호 TEMPON, 파워 업 신호 PWUP, 특정 주기(예를 들어, 4㎲)를 갖는 주기신호 OSC3 및 제어신호 A,B,C에 따라 발진신호 TEMPOSC의 주기를 변경하기 위한 펄스신호를 출력한다. 또한, 인버터 IV16는 8분 주신호 S8를 반전한다. 낸드게이트 ND4는 인버터 IV16의 출력과 펄스 제어부(314)의 출력 펄스신호를 낸드연산하여 발진신호 OSC_N를 출력한다.
도 5는 도 4의 분주신호 검출부(311)에 입력되는 각 분주신호의 펄스 파형을 나타낸다.
도 5를 보면, 분주신호 검출부(311)에 입력되는 2분주신호 F2는 특정주기(예를 들어, 6㎲)를 갖는 주기신호 OSC2를 2분주한 펄스 형태를 갖는다. 그리고, 4분주신호 F4는 주기신호 OSC2를 4분주한 펄스 형태를 가지며, 8분주신호 F8는 주기신호 OSC2를 8분주한 펄스 형태를 갖는다.
도 6은 상술된 분주신호 검출부(311)에 관한 상세 회로도이다.
분주신호 검출부(311)는 폴링 딜레이 로직(Falling Delay Logic)부 FDL1,FDL2, 인버터 IV17~IV23, 낸드게이트 ND5,ND6 및 노아게이트 NOR1~NOR3을 구비한다.
이러한 구성을 갖는 분주신호 검출부(311)는 도 7의 타이밍도에서 보는 바와 같이, 주기신호 OSC2가 하이에서 로우가 될 경우 2분주신호 F2가 하이로 변하는지의 여부를 판별한다.
이를 위해, 분주신호 검출부(311)는 주기신호 OSC2가 로우가 될 경우 폴링 딜레이 로직부 FDL에 의해 주기신호 OSC2_F가 발생한다. 그리고, 주기신호 OSC2가 로우가 되는 시점에서 임의의 지연시간을 거친 이후 특정 시간 동안만 인버터 IV21를 동작하도록 하는 제어신호 CON를 출력한다. 즉, 주기신호 OSC2가 로우인 상태에서 주기신호 OSC2_F가 하이가 되면 짧은 펄스 형태의 제어신호 CON가 발생하게 된다.
이때, 분주신호 검출부(311)는 제어신호 CON가 하이에서 로우로 천이하는 구간에서 폴링 딜레이 로직부 FDL2의 출력인 분주신호 F2_F와 주기신호 OSC2_F가 모두 하이가 될 경우, 발진신호 TEMPOSC의 주기가 2분주신호 F2의 주기 보다 빠르다고 판단한다. 이에 따라, 제어신호 A를 초기 값인 로우 상태로 유지하도록 제어한다.
반면에, 분주신호 검출부(311)는 주기신호 OSC2가 하이에서 로우로 천이될 때 2분주신호 F2가 로우일 경우 제어신호 A를 하이로 출력한다.
도 8은 상술된 분주신호 검출부(312)에 관한 상세 회로도이다.
분주신호 검출부(312)는 폴링 딜레이 로직(Falling Delay Logic)부 FDL3,FDL4, 인버터 IV24~IV29, 낸드게이트 ND7 및 노아게이트 NOR4~NOR6을 구비한다.
이러한 구성을 갖는 분주신호 검출부(312)는 2분주신호 F2가 로우 또는 하이인 경우에는 동작하지 않게 된다. 반면에, 분주신호 검출부(312)는 2분주신호 F2가 하이에서 로우로 천이하는 구간에서 4분주신호 F4의 주기가 하이로 변경되지 않을 경우에만 동작한다. 이에 따라, 발진신호 TEMPOSC의 주기와 4분주신호 F4를 비교하여 제어신호 B의 전압 레벨을 결정한다.
도 9는 상술된 분주신호 검출부(313)에 관한 상세 회로도이다.
분주신호 검출부(313)는 폴링 딜레이 로직(Falling Delay Logic)부 FDL5,FDL6, 인버터 IV30~IV35, 낸드게이트 ND9 및 노아게이트 NOR7~NOR9를 구비한 다.
이러한 구성을 갖는 분주신호 검출부(313)는 4분주신호 F4가 로우 또는 하이인 경우에는 동작하지 않게 된다. 반면에, 분주신호 검출부(313)는 4분주신호 F4가 하이에서 로우로 천이하는 구간에서 8분주신호 F8의 주기가 하이로 변경되지 않을 경우에만 동작한다. 이에 따라, 발진신호 TEMPOSC의 주기와 8분주신호 F8를 비교하여 제어신호 C의 전압 레벨을 결정한다.
도 10은 도 4의 펄스 제어부(314)에 관한 상세 회로도이다.
펄스 제어부(314)는 노아게이트 NOR10, 인버터 IV36~IV42, NMOS트랜지스터 N9, 및 낸드게이트 ND10를 구비한다.
여기서, 노아게이트 NOR10는 각각의 제어신호 A,B,C를 노아연산한다. 그리고, 인버터 IV37,38는 온도감지 동작신호 TEMPON를 지연하여 출력한다. 래치 구조의 인버터 IV40,IV41는 인버터 IV39의 출력을 래치하여 제어신호 K를 출력한다. 이때, 제어신호 K는 제어신호 A가 로우일 경우 로우 상태를 유지한다. 또한, 낸드게이트 ND10는 제어신호 K와 인버터 IV42에 의해 반전된 주기신호 OSC3(예를 들어, 4㎲)를 낸드연산한다.
도 11은 도 6내지 도 9의 폴링 딜레이 로직부 FDL에 관한 상세 회로도이다.
폴링 딜레이 로직부 FDL은 복수개의 직렬 연결된 인버터 IV43~IV48로 구성된 인버터 체인 구조를 갖는다. 여기서, 2개의 인버터 IV43,IV44를 거친 출력신호 OUT1는 짧은 지연시간을 가지며, 복수개의 인버터 IV43~48를 거친 출력신호 OUT3는 긴 지연시간을 갖는다. 그리고, 폴링 딜레이 로직부 FDL은 메탈 옵션 M의 선택적 인 연결 상태에 따라 지연시간을 조절할 수 있도록 한다.
도 12는 본 발명에 따른 온도 보상 셀프 리프레쉬 주기 제어 장치에 대한 시뮬레이션도이다.
도 12의 시뮬레이션도에 나타난 바와 같이 본 발명은 -25℃에서 발진신호 TEMPOSC의 주기가 24㎲ 이상인 경우 리프레쉬 주기가 24㎲로 유지된다. 그리고, 45℃에서 발진신호 TEMPOSC의 주기가 15.73㎲ 이상인 경우 리프레쉬 주기가 발진신호 TEMPOSC의 주기 그대로 출력된다. 또한, 특정 온도(예를 들어, 150℃)에서 발진신호 TEMPOSC의 주기가 2.3㎲ 이상인 경우 셀프 리프레쉬 주기가 2㎲로 일정하게 유지됨을 알수 있다.
이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.
먼저, TCSR 회로부(100)는 발진 스트로브 신호 TOSCRSTB와 온도감지 동작신호 TEMPON의 활성화시 온도 변화에 따라 가변되는 주기를 갖는 발진신호 TEMPOSC를 출력한다.
이후에, 분주기(210)는 발진신호 TEMPOSC의 주기와 외부로부터 인가되는 특정한 주기(예를 들어, 6㎲)를 갖는 주기신호 OSC1를 비교하여 발진신호 TEMPOSC의 주기가 주기신호 OSC1 보다 긴 경우 2분주신호 S2의 2배 주기를 출력한다. 반면에, 발진신호 TEMPOSC의 주기가 주기신호 OSC1 보다 짧은 경우 2분주신호 S2를 로우로 출력한다.
그리고, 분주기(220)는 발진신호 TEMPOSC의 주기와 2분주신호 S2를 비교하여 발진신호 TEMPOSC의 주기가 2분주신호 S2 보다 긴 경우 2분주신호 S2의 4배(주기신 호 OSC1의 2배) 주기를 갖는 4분주신호 S4를 출력한다. 반면에, 발진신호 TEMPOSC의 주기가 2분주신호 S2 보다 짧은 경우 4분주신호 S4를 로우로 출력한다.
예를 들어, 저온에서 발진신호 TEMPOSC의 주기가 30㎲일 경우 2분주신호 S2는 12㎲가 되고, 4분주신호 S4는 24㎲가 된다. 그리고, 8분주신호 S8는 라이징 천이 시점으로부터 수십 ㎱ 이후에 리셋이 되며, 16분주신호 S16는 로우 상태가 된다. 이때, 2분주신호 F2는 2㎲가 되고, 4분주신호 F4는 4㎲가 되며, 8분주신호 F8는 16㎲가 되며, 16분주신호 F16는 발진신호 TEMPOSC의 주기가 30㎲가 되는 순간에 리셋이 된다.
이에 따라, 분주신호 발생부(200)는 저온에서 발진신호 TEMPOSC가 8분주신호 S8 보다 클 경우 발진주기 제어부(310)에 8분주신호 S8가 하이로 입력된다. 그리고, 발진주기 제어부(310)의 라이징 지연부(320)는 발진신호 OSC_N의 라이징시 일정 지연 시간 만큼의 펄스폭을 갖는 발진 스트로브 신호 TOSCRSTB를 로우로 출력한다.
이후에, TCSR 회로부(100)는 발진 스트로브 신호 TOSCRSTB가 로우가 되어 발진신호 TEMPOSC를 리셋시키면서 8분주신호 F8의 반주기인 24㎲의 주기를 출력한다.
반면에, 고온에서 발진신호 TEMPOSC의 주기가 3㎲일 경우 2분주신호 S2, 4분주신호 S4, 8분주신호 S8, 및 16분주신호 S16는 로우 상태가 된다. 그리고, 2분주신호 F2는 2㎲가 되고, 4분주신호 F4는 라이징 천이 시점으로부터 수십 ㎱ 이후에 리셋이 되며, 8분주신호 F8, 16분주신호 F16는 로우 상태가 된다.
즉, 클램핑부(300)는 온도에 따라 가변되는 발진신호 TEMPOSC의 주기와 특정 주기(예를 들어, 4㎲)를 비교하여, 발진신호 TEMPOSC의 주기가 특정 주기(예를 들어, 4㎲) 보다 작을 경우 주기신호 OSC2(예를 들어, 1㎲)를 출력하도록 한다. 또한, 발진신호 TEMPOSC의 주기가 특정 주기(예를 들어, 24㎲) 보다 클 경우 발진신호 TEMPOSC의 주기에 따라 각각 상이한 특정 주기신호를 출력한다.
예를 들어, 발진신호 TEMPOSC의 주기가 24㎲ 이상일 경우 24㎲의 주기를 갖는 주기신호를 출력한다. 그리고, 발진신호 TEMPOSC의 주기가 4㎲~24㎲일 경우 발진신호 TEMPOSC의 주기를 그대로 유지한다. 그리고, 발진신호 TEMPOSC의 주기가 4㎲ 이하일 경우 2㎲의 주기를 갖는 주기신호를 출력한다.
이를 위해, 발진주기 제어부(310)의 각각의 분주신호 검출부(311~313)는 파워 업 신호 PWUP에 따라 제어신호 A,B,C의 초기 값을 로우로 셋팅한다.
그리고, 펄스 제어부(314)는 처음 발진신호 TEMPOSC의 주기를 2분주신호 F2, 4분주신호 F4, 및 8분주신호 F8와 비교하기 이전에 2분주신호 F2를 출력하지 않도록 한다. 따라서, 파워 업 신호 PWUP가 활성화될 경우 NMOS트랜지스터 N9가 턴온되면 인버터 IV39가 하이 신호를 출력하고, 래치 구조의 IV40,IV41에 의해 제어신호 K가 로우로 셋팅된다.
예를 들어, 분주신호 검출부(311)는 발진신호 TEMPOSC의 주기가 3㎲일 경우 제어신호 A를 로우 상태로 유지한다.
즉, 주기신호 OSC2가 로우가 될 경우 2분주신호 F2가 하이로 변하는지의 여부를 판별한다. 이를 위해, 분주신호 검출부(311)는 주기신호 OSC2가 로우가 될 경우 폴링 딜레이 로직부 FDL에 의해 주기신호 OSC2_F가 발생한다. 그리고, 주기 신호 OSC2가 로우가 되는 시점에서 임의의 지연시간을 거친 이후 특정 시간 동안만 인버터 IV21를 동작하도록 하는 제어신호 CON를 출력한다.
이때, 분주신호 검출부(311)는 제어신호 CON가 로우인 구간에서 폴링 딜레이 로직부 FDL2의 출력인 분주신호 F2_F와 주기신호 OSC2_F가 모두 하이가 될 경우, 발진신호 TEMPOSC의 주기가 2분주신호 F2의 주기 보다 빠르다고 판단한다. 이에 따라, 제어신호 A를 초기 값인 로우 상태로 유지하도록 제어한다. 그리고, 펄스 제어부(314)는 제어신호 K를 계속 로우 상태로 유지하게 된다.
이후에, 발진신호 TEMPOSC의 주기가 3㎲일 경우 4분주신호 F4의 라이징 신호가 발생하게 되어 분주신호 검출부(312)의 제어신호 B가 로우가 된다. 그리고, 발진신호 TEMPOSC의 주기가 3㎲가 되는 시점에서 4분주신호 F4의 폴링 신호가 발생한다. 따라서, 분주신호 검출부(313)는 4분주신호 F4와 로우 레벨의 8분주신호 F8를 비교하여 제어신호 C를 하이로 출력한다.
이후에, 클램핑부(300)는 발진 스트로브 신호 TOSCRSTB를 2분주신호 F2에 대응하도록 출력한다. 이에 따라, TCSR 회로부(100)는 발진신호 TEMPOSC의 주기가 2㎲가 되도록 한다.
한편, 발진신호 TEMPOSC의 주기가 10㎲일 경우 2분주신호, 4분주신호, 및 8분주신호 F8가 모두 발생하게 된다. 이에 따라, 분주신호 검출부(311~313)의 제어신호 A,B,C가 항상 로우가 되어 발진신호 TEMPOSC가 온도에 따라 가변되는 주기가 된다.
만약, 발진신호 TEMPOSC의 주기가 40㎲일 경우 2분주신호, 4분주신호, 및 8 분주신호 F8가 모두 발생하게 된다. 이에 따라, 분주신호 검출부(311~313)의 제어신호 A,B,C가 항상 로우가 되어 발진신호 TEMPOSC가 온도에 따라 가변되는 주기가 된다. 다만, 펄스 제어부(314)의 주기신호 OSC3(예를 들어, 4㎲)에 의해 발진신호 TEMPOSC가 24㎲의 주기로 출력된다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명은 특정 온도 이상의 고온에서 셀프 리프레쉬 신호를 클램프시켜 일정한 셀프 리프레쉬 주기를 유지함으로써 셀프 리프레쉬 회로의 오동작을 방지하고 동작 마진을 향상시킬 수 있도록 한다.

Claims (9)

  1. 온도 변화에 따라 가변되는 주기를 갖는 발진신호를 생성하고, 발진 스트로브 신호의 활성화시 상기 발진신호의 주기를 상기 발진 스트로브 신호에 대응하는 특정 주기로 제어하는 온도 보상 셀프 리프레쉬 회로부;
    상기 발진신호의 주기와, 제 1주기신호의 주기를 비교하여 그 결과에 따라 상기 발진신호의 주기를 일정 배율로 분주한 복수개의 분주신호를 발생하는 분주신호 발생부; 및
    상기 제 1주기신호와 상기 복수개의 분주신호를 비교하여 상기 발진신호의 주기가 상기 제 1주기신호의 주기 보다 짧을 경우 상기 복수개의 분주신호 중 해당 분주신호에 따라 생성된 상기 발진 스트로브 신호의 펄스폭을 제어하여 출력하는 클램핑부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  2. 제 1항에 있어서, 상기 분주신호 발생부는
    상기 제 1주기신호와 상기 발진신호의 주기를 비교하여 그 결과에 따라 상기 발진신호의 주기를 분주하여 상기 복수개의 분주신호를 발생하는 복수개의 제 1분주기; 및
    상기 제 1주기신호 보다 큰 주기를 갖는 제 2주기신호와, 상기 발진신호의 주기를 비교하여 그 결과에 따라 상기 발진신호의 주기를 분주하여 상기 복수개의 분주신호를 발생하는 복수개의 제 2분주기를 구비함을 특징으로 하는 온도 보상 셀 프 리프레쉬 주기 제어 장치.
  3. 제 1항에 있어서, 상기 분주신호 발생부는 상기 발진신호와 상기 제 1주기신호를 비교하여 상기 제 1주기신호 보다 상기 발진신호의 주기가 길 경우 상기 발진신호의 주기를 분주하여 출력하고, 상기 발진신호의 주기가 짧을 경우 로우 신호를 출력함을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  4. 제 1항 또는 제 2항에 있어서, 상기 클램핑부는
    상기 제 1주기신호, 파워 업 신호, 및 온도 감지 동작신호에 따라 상기 복수개의 분주신호의 상태에 대응하는 제 1발진신호를 출력하는 발진주기 제어부;
    상기 제 1발진신호의 라이징을 검출하여 일정 시간 동안 지연하는 라이징 지연부; 및
    상기 제 1발진신호와 상기 라이징 지연부의 출력에 따라 상기 일정 시간 만큼의 펄스폭을 갖는 상기 발진 스트로브 신호를 출력하는 로직부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  5. 제 4항에 있어서, 상기 발진주기 제어부는
    상기 온도 감지 동작신호의 활성화시 상기 제 1주기신호가 로우 상태로 천이할 경우 제 1분주신호의 천이 여부를 검출하여 제 1제어신호를 출력하는 제 1분주신호 검출부;
    상기 제 1분주신호가 하이에서 로우 상태로 천이할 경우 상기 제 1분주신호와 제 2분주신호를 비교하여 제 2제어신호를 출력하는 제 2분주신호 검출부;
    상기 제 2분주신호가 하이에서 로우 상태로 천이할 경우 상기 제 2분주신호와 제 3분주신호를 비교하여 제 3제어신호를 출력하는 제 3분주신호 검출부; 및
    상기 온도 감지 동작신호의 활성화시 상기 제 1제어신호, 상기 제 2제어신호 및 상기 제 3제어신호의 상태에 따라 상기 제 1주기신호 보다 큰 주기를 갖는 제 3주기신호의 출력을 제어하는 펄스 제어부를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  6. 제 5항에 있어서, 상기 제 1분주신호 검출부는
    상기 파워 업 신호의 활성화시 상기 제 1제어신호를 로우 상태로 제어하는 제 1파워 업 제어수단;
    상기 제 1주기신호의 폴링을 검출하여 일정시간 지연하는 제 1폴링 딜레이 로직부;
    상기 제 1분주신호의 폴링을 검출하여 일정시간 지연하는 제 2폴링 딜레이 로직부; 및
    상기 제 1폴링 딜레이 로직부와 상기 제 2폴링 딜레이 로직부의 출력을 조합하여 상기 제 1제어신호의 레벨을 제어하는 제 1논리수단을 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  7. 제 5항에 있어서, 상기 제 2분주신호 검출부는
    상기 파워 업 신호의 활성화시 상기 제 2제어신호를 로우 상태로 제어하는 제 2파워 업 제어수단;
    상기 제 1분주신호의 폴링을 검출하여 일정시간 지연하는 제 3폴링 딜레이 로직부;
    상기 제 2분주신호의 폴링을 검출하여 일정시간 지연하는 제 4폴링 딜레이 로직부; 및
    상기 제 3폴링 딜레이 로직부와 상기 제 4폴링 딜레이 로직부의 출력을 조합하여 상기 제 2제어신호의 레벨을 제어하는 제 2논리수단을 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  8. 제 5항에 있어서, 상기 제 3분주신호 검출부는
    상기 파워 업 신호의 활성화시 상기 제 3제어신호를 로우 상태로 제어하는 제 3파워 업 제어수단;
    상기 제 2분주신호의 폴링을 검출하여 일정시간 지연하는 제 5폴링 딜레이 로직부;
    상기 제 3분주신호의 폴링을 검출하여 일정시간 지연하는 제 6폴링 딜레이 로직부; 및
    상기 제 5폴링 딜레이 로직부와 상기 제 6폴링 딜레이 로직부의 출력을 조합하여 상기 제 3제어신호의 레벨을 제어하는 제 3논리수단을 구비함을 특징으로 하 는 온도 보상 셀프 리프레쉬 주기 제어 장치.
  9. 제 5항에 있어서, 상기 펄스 제어부는 상기 제 1제어신호, 상기 제 2제어신호 및 상기 제 3제어신호 중 적어도 어느 하나가 특정 레벨 이상일 경우 상기 제 3주기신호를 출력하는 것을 특징으로 하는 온도 보상 셀프 리프레쉬 주기 제어 장치.
KR1020040084456A 2004-10-21 2004-10-21 온도 보상 셀프 리프레쉬 주기 제어 장치 KR100626915B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040084456A KR100626915B1 (ko) 2004-10-21 2004-10-21 온도 보상 셀프 리프레쉬 주기 제어 장치
US11/004,841 US7145826B2 (en) 2004-10-21 2004-12-07 Device for controlling temperature compensated self-refresh period

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084456A KR100626915B1 (ko) 2004-10-21 2004-10-21 온도 보상 셀프 리프레쉬 주기 제어 장치

Publications (2)

Publication Number Publication Date
KR20060035113A true KR20060035113A (ko) 2006-04-26
KR100626915B1 KR100626915B1 (ko) 2006-09-20

Family

ID=36206033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084456A KR100626915B1 (ko) 2004-10-21 2004-10-21 온도 보상 셀프 리프레쉬 주기 제어 장치

Country Status (2)

Country Link
US (1) US7145826B2 (ko)
KR (1) KR100626915B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
KR100834404B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
KR100834403B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100856069B1 (ko) * 2007-03-29 2008-09-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR100880925B1 (ko) 2007-09-03 2009-02-04 주식회사 하이닉스반도체 반도체 집적 회로의 주기 신호 발생 장치
US7859931B2 (en) * 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
KR101046241B1 (ko) * 2009-05-22 2011-07-04 주식회사 하이닉스반도체 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로
KR101094915B1 (ko) * 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0122107B1 (ko) * 1994-06-04 1997-12-05 김광호 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode

Also Published As

Publication number Publication date
KR100626915B1 (ko) 2006-09-20
US7145826B2 (en) 2006-12-05
US20060087901A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
US7471136B2 (en) Temperature compensated self-refresh circuit
KR100518399B1 (ko) 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
US7764110B2 (en) Internal voltage generating circuit of semiconductor device
KR100900784B1 (ko) 반도체메모리소자
KR100626915B1 (ko) 온도 보상 셀프 리프레쉬 주기 제어 장치
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
KR100616199B1 (ko) 반도체 메모리 장치의 전압 발생 제어회로 및 방법
US7123079B2 (en) High voltage generator in semiconductor memory device
US7113440B2 (en) Semiconductor memory device saving power during self refresh operation
US7167948B2 (en) Semiconductor memory device
KR100576480B1 (ko) 온도 센서용 오실레이터 회로
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
US20080304335A1 (en) Semiconductor memory device including apparatus for detecting threshold voltage
US20080159039A1 (en) Semiconductor memory device with refresh signal generator and its driving method
KR100422961B1 (ko) 주파수변환기
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR20090029773A (ko) 반도체메모리소자
KR100911202B1 (ko) 내부 전압 생성 회로 및 내부 전압 생성 방법
KR20100026728A (ko) 내부전압 생성회로
KR100799103B1 (ko) 반도체 소자
KR20050072840A (ko) 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로
KR20160138616A (ko) 셀프 리프레쉬 장치
KR100706834B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 제어 회로
KR100502660B1 (ko) 안정한 셀플레이트전압을 가지는 반도체메모리장치
KR20140081349A (ko) 리프레쉬 주기 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee