KR20060024800A - 실리콘 웨이퍼의 가공 방법 - Google Patents

실리콘 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20060024800A
KR20060024800A KR1020057024070A KR20057024070A KR20060024800A KR 20060024800 A KR20060024800 A KR 20060024800A KR 1020057024070 A KR1020057024070 A KR 1020057024070A KR 20057024070 A KR20057024070 A KR 20057024070A KR 20060024800 A KR20060024800 A KR 20060024800A
Authority
KR
South Korea
Prior art keywords
acid
etching
wafer
polishing
etching solution
Prior art date
Application number
KR1020057024070A
Other languages
English (en)
Other versions
KR100706683B1 (ko
Inventor
사카에 고야타
가즈시게 다카이시
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20060024800A publication Critical patent/KR20060024800A/ko
Application granted granted Critical
Publication of KR100706683B1 publication Critical patent/KR100706683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

본 발명의 실리콘 웨이퍼의 가공 방법은, 복수의 에칭조에 산 에칭액과 알칼리 에칭액을 각각 저장하여, 랩핑 공정(11)에 이어서 세정 공정(12)을 거친 가공 변질층을 갖는 웨이퍼를 산 에칭액과 알칼리 에칭액에 순차적으로 침지하는 에칭 공정(13)과, 에칭된 웨이퍼의 편면(片面)을 경면 연마하는 표면 경면 연마 공정(18)과, 표면 경면 연마된 웨이퍼를 세정하는 세정 공정(19)을 포함하고, 에칭 공정이 산 에칭 후에 알칼리 에칭이 행해지는 공정으로서, 산 에칭액이 불산 및 질산을 주성분으로 하는 산 수용액 100중량%에 인산 30중량% 이상을 함유하는 것을 특징으로 한다. 본 발명의 가공 방법은, 랩핑 후의 평탄도를 유지하는 동시에, 표면 거칠기를 저감할 수 있다. 또, 표면을 경면 연마한 웨이퍼에서, 양호한 평탄도를 얻고, 또한 이면 거칠기가 작아진다.

Description

실리콘 웨이퍼의 가공 방법{SILICON WAFER PROCESSING METHOD}
본 발명은, 실리콘 웨이퍼의 제조 공정에서, 발생하는 웨이퍼 표면의 가공 변질층을 에칭 제거하는 방법의 개선에 관한 것이다. 더욱 상세하게는, 웨이퍼 양면이 고정밀도의 평탄도 및 작은 표면 거칠기를 갖고 또한 웨이퍼의 표리면을 눈으로 확인함으로써 식별 가능하게 하는 실리콘 웨이퍼의 가공 방법을 제공하는 것에 있다.
일반적으로 반도체 실리콘 웨이퍼의 제조 공정은, 인상한 실리콘 단결정 잉곳(ingot)으로부터 잘라내고 슬라이스 하여 얻어진 웨이퍼를, 챔퍼링(chamfering), 기계 연마(랩핑(lapping)), 에칭, 경면(鏡面) 연마(폴리싱(polishing)) 및 세정하는 공정으로 구성되고, 고정밀도의 평탄도를 갖는 웨이퍼로서 생산된다. 이들의 공정은 목적에 따라, 그 일부의 공정이 교체되거나, 복수 회 반복되거나, 혹은 열 처리, 연삭(硏削) 등 다른 공정이 부가, 치환되거나 하여 여러 가지의 공정이 행해진다.
블록 절단, 외경 연삭, 슬라이싱, 랩핑 등의 기계 가공 프로세스를 거친 실리콘 웨이퍼는 표면에 데미지 층 즉, 가공 변질층을 갖고 있다. 가공 변질층은 디바이스 제조 프로세스에서 슬립 전위(轉位) 등의 결정 결함을 유발하거나, 웨이퍼 의 기계적 강도를 저하하고, 또 전기적 특성에 악영향을 미치기 때문에 완전히 제거하지 않으면 안 된다.
이 가공 변질층을 제거하기 위해서, 에칭 처리가 행해진다. 에칭 처리에는, 혼합 산 등의 산 에칭액을 이용하는 산 에칭과, NaOH 등의 알칼리 에칭액을 이용하는 알칼리 에칭이 있다.
그러나, 산 에칭을 행함으로써, 랩핑으로 얻어진 평탄도가 손상되어, 에칭 표면에 ㎜ 오더의 휨(warp)이나 필(peel)이라고 불리는 요철이 발생한다. 또, 알칼리 에칭을 행함으로써, 국소적인 깊이가 수 ㎛이고, 크기가 수∼수십 ㎛ 정도인 피트(pit)(이하, 이것을 파셋(facet)이라고 한다)가 발생하는 등의 문제점이 있었다.
상기 문제점을 해결하는 방법에서 알칼리 에칭 후에, 산 에칭을 행하고, 이때의 알칼리 에칭의 제거 깊이를 산 에칭의 제거 깊이보다 크게 하는 웨이퍼의 가공 방법 및 이 방법에 의해 가공된 웨이퍼가 제안되어 있다(예를 들면, 특허문헌 1 참조).
상기 특허문헌 1에 나타나는 방법에 의해, 랩핑 후의 평탄도를 유지하면서 가공 변질층을 제거하고, 평면 거칠기를 개선하여, 특히 국소적인 파셋을 보다 얕고, 매끄러운 요철 형상을 갖고, 파티클이나 오염이 발생하기 어려운 에칭 표면을 갖는 웨이퍼를 제작하는 것이 가능해진다.
한편, 디바이스 프로세스의 반송 시스템에서의 웨이퍼 유무의 검지는 웨이퍼 이면에 의해 행해지고 있기 때문에, 표면을 경면 연마한 웨이퍼 이면이 경면 형상 이면, 검지 곤란이나 오검지하는 등의 문제가 생기고 있었다.
특허문헌 1 : 일본국 특개평 11-233485호 공보
상기 특허문헌 1에 나타난 웨이퍼의 표면을 경면 연마한 웨이퍼(이하, PW ; Polished Wafer라고 한다)에서는, 디바이스 제조업체가 원하는 것과 같은 양호한 평탄도를 갖고, 또한 PW의 이면 거칠기가 작은 웨이퍼를 얻을 수 없는 문제가 있었다.
본 발명의 목적은, 랩핑 후의 평탄도를 유지하는 동시에, 표면 거칠기를 저감할 수 있는 실리콘 웨이퍼의 가공 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 표면을 경면 연마한 웨이퍼에서, 양호한 평탄도를 얻고, 또한 이면 거칠기가 작아지는 실리콘 웨이퍼의 가공 방법을 제공하는 것에 있다.
청구항 1에 따른 발명은, 랩핑 공정에 이어서 세정 공정을 거친 가공 변질층을 갖는 실리콘 웨이퍼를 불산 및 질산을 주성분으로 하는 산 수용액에 인산이 함유된 산 에칭액에 침지시켜 웨이퍼를 에칭하는 실리콘 웨이퍼의 가공 방법이다.
청구항 1에 따른 발명에서는, 불산 및 질산을 주성분으로 하는 산 수용액에 인산을 함유한 산 에칭액에 의해 에칭을 실시하면, 랩핑 후의 평탄도를 유지하는 동시에, 표면 거칠기를 저감할 수 있다.
청구항 2에 따른 발명은, 청구항 1에 따른 발명에서, 불산 및 질산을 주성분으로 하는 산 수용액을 100중량%로 하였을 때, 산 수용액은 인산을 30∼40중량% 함유하는 가공 방법이다.
청구항 3에 따른 발명은, 도 1에 도시하는 바와 같이, 복수의 에칭 조(槽)에 산 에칭액과 알칼리 에칭액을 각각 저장하고, 랩핑 공정(11)에 이어서 세정 공정(12)을 거친 가공 변질층을 갖는 실리콘 웨이퍼를 산 에칭액과 알칼리 에칭액에 순차적으로 침지하는 에칭 공정(13)과, 에칭된 웨이퍼의 편면(片面)을 경면 연마하는 표면 경면 연마 공정(18)과, 표면 경면 연마된 웨이퍼를 세정하는 세정 공정(19)을 포함하는 실리콘 웨이퍼의 가공 방법의 개량이고, 그 특징 있는 구성은, 에칭 공정(13)이 산 에칭 후에 알칼리 에칭이 행해지는 공정에서, 산 에칭액이 불산 및 질산을 주성분으로 하는 산 수용액 100중량%에 인산 30중량% 이상을 함유하는 것에 있다.
청구항 3에 따른 발명에서는, 상기 공정 11∼공정 19를 거침으로써, 표면을 경면 연마한 웨이퍼에서, 양호한 평탄도를 얻고, 또한 이면 거칠기가 작아지는 실리콘 웨이퍼를 얻을 수 있다.
청구항 4에 따른 발명은, 청구항 3에 따른 발명에서, 도 1에 도시하는 바와 같이, 에칭 공정(13)과 표면 경면 연마 공정(18)과의 사이에 에칭 공정(13)에서 형성된 웨이퍼 이면의 요철의 일부를 연마하는 이면 경연마(輕硏磨) 공정(17)을 더 포함하는 가공 방법이다.
청구항 4에 따른 발명에서는, 이면 경연마 공정을 웨이퍼 이면에 실시함으로써 이면의 거칠기가 저감된다.
청구항 5에 따른 발명은, 청구항 3에 따른 발명에서, 불산 및 질산을 주성분으로 하는 산 수용액 100중량%로 하였을 때, 산 수용액은 인산을 30∼40중량% 함유하는 가공 방법이다.
청구항 6에 따른 발명은, 청구항 3에 따른 발명에서, 에칭 공정(13)에서의 산 에칭을, 실리콘 웨이퍼에 산 에칭액을 적하(滴下)하고, 웨이퍼를 스핀 시킴으로써 적하한 산 에칭액을 웨이퍼 표면 전체로 확산하여 에칭하는 스핀 코트법에 의해 행하는 가공 방법이다.
도 1은 본 발명의 실리콘 웨이퍼의 가공 방법을 도시하는 공정도이다.
도 2는 실시예 1에서 얻어진 웨이퍼의 표면 거칠기 측정도이다.
도 3은 실시예 2에서 얻어진 웨이퍼의 표면 거칠기 측정도이다.
도 4는 비교예 1에서 얻어진 웨이퍼의 표면 거칠기 측정도이다.
<도면의 주요부분에 대한 부호의 설명>
11 : 랩핑 공정 12 : 세정 공정
13 : 에칭 공정 13a : 산 에칭
13b : 알칼리 에칭 17 : 이면 경연마 공정
18 : 표면 경면 연마 공정 19 : 세정 공정
다음에 본 발명을 실시하기 위한 최량의 형태를 도면에 기초하여 설명한다.
우선, 육성된 실리콘 단결정 잉곳은, 선단부 및 종단부를 절단하여 블록형상으로 하고, 잉곳의 직경을 균일하게 하기 위해서 잉곳의 외경을 연삭하여 블록체로 한다. 특정한 결정 방위를 나타내기 위해서, 이 블록체에 오리엔테이션 플랫(orientation flat)이나 오리엔테이션 노치(orientation notch)를 실시한다. 이 공정 후, 블록체는 봉의 축 방향에 대해서 소정 각도를 갖고 슬라이스 된다.
슬라이스된 웨이퍼는, 웨이퍼의 주변부의 크랙이나 칩을 방지하기 위해서 웨이퍼 주변에 챔퍼링 가공한다. 이 챔퍼링을 실시함으로써, 예를 들면 챔퍼링되어 있지 않은 실리콘 웨이퍼 표면상에 에피택셜 성장할 때에 주변부에 이상 성장이 일어나 고리형상으로 부풀어 오르는 크라운 현상을 억제할 수 있다. 도 1에 도시하는 바와 같이, 슬라이스에 의해 생긴 웨이퍼 표면의 요철층을 기계 연마(랩핑)하여 웨이퍼 표면의 평탄도와 웨이퍼의 평행도를 높인다(공정 11). 랩핑 공정(11)을 실시한 웨이퍼는 세정 공정(12)에서 세정되어 다음 공정으로 보내어진다.
다음에, 챔퍼링이나 랩핑 공정(11)에 의해 도입된 기계적인 웨이퍼 표면의 가공 변질층을 에칭에 의해서 완전히 제거한다(공정 13).
본 발명의 에칭 공정(13)에서는, 복수의 에칭 조에 산 에칭액과 알칼리 에칭액을 각각 저장하여, 실리콘 웨이퍼를 산 에칭액과 알칼리 에칭액에 순차적으로 침지한다. 또 에칭 공정(13)은 산 에칭(13a) 후에 알칼리 에칭(13b)이 행해진다. 이 순서로 각각 에칭된 웨이퍼의 표면은, 형상이 큰 파셋이 적고 또한 깊은 피트의 발생도 억제된다. 또 에칭 공정(13)에서의 산 에칭을, 실리콘 웨이퍼에 산 에칭액을 적하하고, 웨이퍼를 스핀 시킴으로써, 적하한 산 에칭액을 웨이퍼 표면 전체로 확산하여 에칭하는 스핀 코트법에 의해 행해도 된다.
산 에칭(13a)에 이용되는 산 에칭액은 불산 및 질산을 주성분으로 하는 산 수용액 100중량%에 인산 30중량% 이상이 함유된다. 인산을 30중량% 이상 함유한 산 에칭액을 이용함으로써, 랩핑 후의 평탄도를 유지하는 동시에, 표면 거칠기를 저감할 수 있다. 산 에칭액은 불산 및 질산을 주성분으로 하는 산 수용액을 100중량%로 하였을 때, 인산이 30∼40중량% 함유되도록 조제되는 것이 바람직하다.
알칼리 에칭(13b)에 이용되는 알칼리 에칭액은 수산화 나트륨 또는 수산화 칼륨이 포함되고, 또한, 수산화 리튬을 포함해도 된다.
또, 각 에칭 공정의 사이에는 린스 공정을 행할 필요가 있다. 예를 들면 산 에칭 공정(13a)과 알칼리 에칭(13b)의 사이에는, 순수(純水) 린스를 실시하는 세정 공정(14)이 마련된다. 린스 세정 공정(14)을 사이에 넣음으로써, 웨이퍼에 부착된 산이나 알칼리가 씻겨 떨어지기 때문에 다음에 계속되는 공정에서, 전(前) 공정의 에칭 조로부터의 약액의 반입을 방지할 수 있고, 약액 조성의 변동을 최소한으로 억제할 수 있다.
에칭 공정(13)을 종료한 웨이퍼는 세정 공정(16)에서 표면에 부착된 약액이 씻겨 내려가고 다음 공정으로 보내어진다.
다음에, 에칭 공정(13)에서 형성된 웨이퍼 이면의 요철의 일부를 연마하는 이면 경연마 공정을 행한다(공정 17). 이 이면 경연마를 웨이퍼 이면에 실시함으로써 이면의 거칠기가 저감된다.
이면 경연마 공정(17) 및 다음에 계속되는 표면 경면 연마 공정(18)에서는 편면 연마 방법이 이용된다. 이들의 공정(17, 18)에서 사용되는 연마 장치는 편면 연마 장치를 이용해도 되고, 양면 연마 장치를 이용하여 편면 연마를 행해도 된다. 이면 경연마 공정(17)에 의한 웨이퍼 이면의 연마 깊이는 1㎛ 이하로 한다. 바람직하게는 0.3㎛ 이하이다. 1㎛를 넘으면, 광택도가 디바이스 제조업체가 원하는 수치가 되지 않고 표리면의 구별이 힘들어진다. 이 이면 경연마(17)에 의해 웨이퍼 이면의 형상은, 이면의 거칠기가 소정의 범위로 억제된다.
이면 경연마 공정(17)을 종료한 웨이퍼는, 그 표면을 기계적 내지 물리적 연마와 화학적 연마를 조합한 경면 연마를 함으로써, 광학적 광택을 갖고 가공 변형이 없는 경면 웨이퍼로 된다(공정 18).
표면 경면 연마를 종료한 웨이퍼는 세정 되어(공정 19), 디바이스 제조 프로세스로 보내어진다. 본 발명의 공정 11∼공정 19를 거침으로써, 표면을 경면 연마한 웨이퍼에서, 양호한 평탄도를 얻고, 또한 이면 거칠기가 작아지는 실리콘 웨이퍼를 얻을 수 있다.
실시예
다음에 본 발명의 실시예를 비교예와 함께 상세하게 설명한다.
<실시예 1>
우선, 실리콘 단결정 잉곳을 슬라이스하여, 챔퍼링, 랩핑에 이어서 세정을 거친 가공 변질층을 갖는 실리콘 웨이퍼를 준비하였다. 불산, 질산, 인산 및 물을 체적비(HF : HNO3 : H3PO4 : H2O)가 1 : 8 : 6 : 5가 되도록 혼합하여 산 에칭액을 조제하였다. 조제한 산 에칭액을 에칭 조에 저장하여, 액온을 80℃로 유지하였다. 48중량%의 수산화 칼륨을 포함하는 알칼리 에칭액을 조제하여, 이 알칼리 에칭액을 에칭 조에 저장하고, 액온을 80℃로 유지하였다.
다음에, 산 에칭 조 내의 산 에칭액을 교반하면서 상기 웨이퍼를 침지하여 웨이퍼의 제거 깊이를 표면과 이면을 합친 합계로 20㎛가 되도록 산 에칭을 행하였다. 산 에칭을 종료한 웨이퍼를 초순수에 침지하여 린스를 행하였다.
다음에, 알칼리 에칭 조 내의 에칭액을 교반하면서 상기 웨이퍼를 침지하여 웨이퍼의 제거 깊이를 표면과 이면을 합친 합계로 5㎛가 되도록 알칼리 에칭을 행하였다. 알칼리 에칭을 종료한 웨이퍼를 초순수에 침지하여 린스를 실시하여 웨이퍼를 얻었다.
<실시예 2>
산 에칭에서의 웨이퍼의 제거 깊이를 표면과 이면을 합친 합계로 12㎛로 하고, 알칼리 에칭에서의 웨이퍼의 제거 깊이를 표면과 이면을 합친 합계로 11㎛로 한 것 이외에는 실시예 1과 동일하게 하여 에칭을 행하였다.
<비교예 1>
불산, 질산, 아세트산 및 물을 체적비(HF : HNO3 : CH3COOH : H2O)가 1 : 8 : 6 : 5가 되도록 혼합하여 산 에칭액을 조제하여, 산 에칭에서의 웨이퍼의 제거 깊이를 표면과 이면을 합친 합계로 12㎛로 하고, 알칼리 에칭에서의 웨이퍼의 제거 깊이를 표면과 이면을 합친 합계로 12㎛로 한 것 이외에는 실시예 1과 동일하게 하여 에칭을 행하였다.
<비교 시험 및 평가>
실시예 1, 2 및 비교예 1에서 얻어진 웨이퍼 표면의 소정 위치를 표면 거칠기 측정 장치를 이용하여 주사하여, 표면 거칠기 측정을 행하였다. 표면 거칠기의 측정 결과를 도 2∼도 4에, 각 표면 거칠기 측정 결과에서의 평균 거칠기(Ra)(average roughness), 제곱근 평균 거칠기(Rms)(root-mean-square roughness) 및 거칠기의 최대값(Rp-v)(peak-to-valley)을 표 1에 각각 나타낸다. 또한, 도 2∼도 4에서의 Lms는 평균 표면 레벨(mean surface level)을 나타낸다.
[표 1]
Figure 112005073365924-PCT00001
도 4 및 표 1로부터 명확하게 알 수 있는 바와 같이, 아세트산을 포함하는 산 에칭액을 이용하여 에칭을 행한 비교예 1에서는, 표면 거칠기가 크고, 표면 높이의 절대값을 나타내는 Rp-v도 큰 수치를 나타내고 있다. 이것에 대해서 도 2 및 도 3으로부터 명확하게 알 수 있는 바와 같이, 실시예 1 및 2에서는, 동일한 제조 조건임에도 불구하고 표면 거칠기가 대폭으로 개선되는 것을 알 수 있다. 특히 산 에칭에 의한 합계 제거 깊이의 비율을 크게 한 실시예 1은 표면 거칠기의 저감을 더욱 도모할 수 있는 것을 알 수 있다.
이상 서술한 바와 같이, 본 발명의 가공 방법에 의하면, 불산 및 질산을 주성분으로 하는 산 수용액에 인산을 함유한 산 에칭액에 의해 에칭을 실시하면, 랩핑 후의 평탄도를 유지하는 동시에, 표면 거칠기를 저감할 수 있다.
또, 가공 변질층을 갖는 실리콘 웨이퍼를 산 에칭액과 알칼리 에칭액에 순차적으로 침지하는 에칭 공정과, 에칭된 웨이퍼의 편면을 경면 연마하는 표면 경면 연마 공정과, 표면 경면 연마된 웨이퍼를 세정하는 세정 공정을 포함하고, 에칭 공정이 산 에칭 후에 알칼리 에칭이 행해지며, 산 에칭액이 불산 및 질산을 주성분으로 하는 산 수용액 100중량%에 인산 30중량% 이상을 함유하는 본 발명의 실리콘 웨이퍼의 가공 방법을 실시함으로써, 표면을 경면 연마한 웨이퍼에서, 양호한 평탄도를 얻고, 또한 이면 거칠기가 작아지는 실리콘 웨이퍼를 얻을 수 있다.
본 발명의 실리콘 웨이퍼의 가공 방법은, 웨이퍼 제조 공정에서, 발생하는 웨이퍼 표면의 가공 변질층을 에칭 제거하는 것에 이용할 수 있다.

Claims (6)

  1. 랩핑 공정에 이어서 세정 공정을 거친 가공 변질층을 갖는 실리콘 웨이퍼를 불산 및 질산을 주성분으로 하는 산 수용액에 인산이 함유된 산 에칭액에 침지시켜 상기 웨이퍼를 에칭하는 실리콘 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 불산 및 질산을 주성분으로 하는 산 수용액을 100중량%로 하였을 때, 상기 산 수용액은 인산을 30∼40중량% 함유하는 가공 방법.
  3. 복수의 에칭조에 산 에칭액과 알칼리 에칭액을 각각 저장하여, 랩핑 공정(11)에 이어서 세정 공정(12)을 거친 가공 변질층을 갖는 실리콘 웨이퍼를 산 에칭액과 알칼리 에칭액에 순차적으로 침지하는 에칭 공정(13)과,
    상기 에칭된 웨이퍼의 편면을 경면 연마하는 표면 경면 연마 공정(18)과,
    상기 표면 경면 연마된 웨이퍼를 세정하는 세정 공정(19)을 포함하는 실리콘 웨이퍼의 가공 방법에 있어서,
    상기 에칭 공정(13)이 산 에칭 후에 알칼리 에칭이 행해지는 공정으로서,
    상기 산 에칭액이 불산 및 질산을 주성분으로 하는 산 수용액 100중량%에 인산 30중량% 이상을 함유하는 것을 특징으로 하는 실리콘 웨이퍼의 가공 방법.
  4. 제3항에 있어서, 에칭 공정(13)과, 표면 경면 연마 공정(18)의 사이에 상기 에칭 공정(13)에서 형성된 웨이퍼 이면의 요철의 일부를 연마하는 이면 경연마 공정(17)을 더 포함하는 가공 방법.
  5. 제3항에 있어서, 불산 및 질산을 주성분으로 하는 산 수용액을 100중량%로 하였을 때, 상기 산 수용액은 인산을 30∼40중량% 함유하는 가공 방법.
  6. 제3항에 있어서, 에칭 공정(13)에서의 산 에칭을, 실리콘 웨이퍼에 산 에칭액을 적하하고, 상기 웨이퍼를 스핀 시킴으로써, 상기 적하한 산 에칭액을 웨이퍼 표면 전체로 확산하여 에칭하는 스핀 코트법에 의해 행하는 가공 방법.
KR1020057024070A 2003-12-10 2004-10-28 실리콘 웨이퍼의 가공 방법 KR100706683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003411287A JP2005175106A (ja) 2003-12-10 2003-12-10 シリコンウェーハの加工方法
JPJP-P-2003-00411287 2003-12-10

Publications (2)

Publication Number Publication Date
KR20060024800A true KR20060024800A (ko) 2006-03-17
KR100706683B1 KR100706683B1 (ko) 2007-04-12

Family

ID=34674982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024070A KR100706683B1 (ko) 2003-12-10 2004-10-28 실리콘 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US20070267387A1 (ko)
EP (1) EP1693887A4 (ko)
JP (1) JP2005175106A (ko)
KR (1) KR100706683B1 (ko)
CN (1) CN1816901A (ko)
WO (1) WO2005057645A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130079151A (ko) * 2011-12-26 2013-07-10 후지필름 가부시키가이샤 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060194441A1 (en) * 2005-02-25 2006-08-31 Sakae Koyata Method for etching a silicon wafer and method for performing differentiation between the obverse and the reverse of a silicon wafer using the same method
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100827574B1 (ko) * 2005-08-17 2008-05-07 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP2007305894A (ja) * 2006-05-15 2007-11-22 Sumco Corp ウェーハの枚葉式エッチングにおけるエッチング液の補給方法
DE102007063202A1 (de) * 2007-12-19 2009-06-25 Gebr. Schmid Gmbh & Co. Verfahren und Vorrichtung zur Behandlung von Silizium-Wafern
US8261730B2 (en) * 2008-11-25 2012-09-11 Cambridge Energy Resources Inc In-situ wafer processing system and method
TWI623634B (zh) * 2011-11-08 2018-05-11 塔沙Ｓｍｄ公司 具有特殊表面處理和良好顆粒性能之矽濺鍍靶及其製造方法
CN103769383B (zh) * 2012-10-23 2016-05-04 宿迁宇龙光电科技有限公司 一种硅原料的清洗方法
CN103964371B (zh) * 2013-01-29 2016-07-06 无锡华润上华半导体有限公司 硅晶片的钝化层的腐蚀方法
JP6933187B2 (ja) * 2018-05-01 2021-09-08 信越半導体株式会社 半導体シリコンウェーハの金属不純物除去方法
CN108748740A (zh) * 2018-05-29 2018-11-06 顾雨彤 一种太阳能单晶硅片生产工艺
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN109860040B (zh) * 2019-01-30 2022-02-01 西安奕斯伟材料科技有限公司 硅蚀刻方法、硅块、直拉单晶的提拉方法及单晶
CN113980580B (zh) * 2021-12-24 2022-04-08 绍兴拓邦新能源股份有限公司 一种单晶硅片的碱刻蚀抛光方法
CN115197706A (zh) * 2022-06-27 2022-10-18 徐州鑫晶半导体科技有限公司 酸腐蚀液、硅片加工方法和晶圆封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
JP2743823B2 (ja) * 1994-03-25 1998-04-22 日本電気株式会社 半導体基板のウエット処理方法
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
JP3441979B2 (ja) * 1997-12-09 2003-09-02 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
US6239039B1 (en) * 1997-12-09 2001-05-29 Shin-Etsu Handotai Co., Ltd. Semiconductor wafers processing method and semiconductor wafers produced by the same
TW416104B (en) * 1998-08-28 2000-12-21 Kobe Steel Ltd Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate
JP3943869B2 (ja) * 2000-06-29 2007-07-11 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
WO2002001616A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
TW511180B (en) * 2000-07-31 2002-11-21 Mitsubishi Chem Corp Mixed acid solution in etching process, process for producing the same, etching process using the same and process for producing semiconductor device
JP2003100701A (ja) * 2001-09-27 2003-04-04 Sumitomo Mitsubishi Silicon Corp シリコンウェーハのエッチング方法及びこの方法を用いたシリコンウェーハの表裏面差別化方法
JP2003203890A (ja) * 2002-01-07 2003-07-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
EP1699075B1 (en) * 2003-12-05 2012-11-21 SUMCO Corporation Method for manufacturing single-side mirror surface wafer
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
DE102004062355A1 (de) * 2004-12-23 2006-07-06 Siltronic Ag Verfahren zum Behandeln einer Halbleiterscheibe mit einem gasförmigen Medium sowie damit behandelte Halbleiterscheibe
US20060194441A1 (en) * 2005-02-25 2006-08-31 Sakae Koyata Method for etching a silicon wafer and method for performing differentiation between the obverse and the reverse of a silicon wafer using the same method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130079151A (ko) * 2011-12-26 2013-07-10 후지필름 가부시키가이샤 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트

Also Published As

Publication number Publication date
KR100706683B1 (ko) 2007-04-12
EP1693887A1 (en) 2006-08-23
JP2005175106A (ja) 2005-06-30
US20070267387A1 (en) 2007-11-22
EP1693887A4 (en) 2008-07-30
WO2005057645A1 (ja) 2005-06-23
CN1816901A (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
KR100706683B1 (ko) 실리콘 웨이퍼의 가공 방법
KR100792774B1 (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
KR20060017614A (ko) 실리콘 웨이퍼의 가공 방법
US6239039B1 (en) Semiconductor wafers processing method and semiconductor wafers produced by the same
KR100858774B1 (ko) 반도체 웨이퍼의 표면 거칠기 제어용 알칼리 에천트
EP1858062A2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US20090042390A1 (en) Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
KR20060024801A (ko) 실리콘 웨이퍼의 제조방법
JP2018064046A (ja) シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
US20020175143A1 (en) Processes for polishing wafers
JP4075426B2 (ja) シリコンウェーハの製造方法
JPH11233485A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2003100701A (ja) シリコンウェーハのエッチング方法及びこの方法を用いたシリコンウェーハの表裏面差別化方法
JP3890981B2 (ja) アルカリエッチング液及びこのエッチング液を用いたシリコンウェーハのエッチング方法並びにこの方法を用いたシリコンウェーハの表裏面差別化方法
JP2004063954A (ja) シリコンウェーハのエッチング方法及びこの方法を用いたシリコンウェーハの表裏面差別化方法
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
JP4103304B2 (ja) シリコンウェーハの製造方法
JP2002134521A (ja) シリコン半導体基板の熱処理方法
JP2001223163A (ja) シリコンエピタキシャルウェーハ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13