KR20060022311A - 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법 - Google Patents

폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법 Download PDF

Info

Publication number
KR20060022311A
KR20060022311A KR1020060017613A KR20060017613A KR20060022311A KR 20060022311 A KR20060022311 A KR 20060022311A KR 1020060017613 A KR1020060017613 A KR 1020060017613A KR 20060017613 A KR20060017613 A KR 20060017613A KR 20060022311 A KR20060022311 A KR 20060022311A
Authority
KR
South Korea
Prior art keywords
polymer
ceramic composite
etching
embedded capacitor
capacitor film
Prior art date
Application number
KR1020060017613A
Other languages
English (en)
Other versions
KR100693438B1 (ko
Inventor
백경욱
현진걸
이상용
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060017613A priority Critical patent/KR100693438B1/ko
Publication of KR20060022311A publication Critical patent/KR20060022311A/ko
Application granted granted Critical
Publication of KR100693438B1 publication Critical patent/KR100693438B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C11/00—Other auxiliary devices or accessories specially adapted for grain mills
    • B02C11/04—Feeding devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C9/00—Other milling methods or mills specially adapted for grain
    • B02C9/04—Systems or sequences of operations; Plant

Landscapes

  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 폴리머/세라믹 복합 내장형 커패시터의 미세 패턴 형성방법에 관한 것이다.
본 발명은 저 공차 특성을 갖는 폴리머/세라믹 복합 필름을 사용하여 금속/절연체/금속(Metal/Insulator/Metal, MIM) 구조의 내장형 커패시터를 형성할 때 상부 금속(metal) 전극을 일부 식각하여 제거하고, 남은 상부 금속 전극을 마스크(mask)로 사용하여 기판의 전면에 도포되어 있는 폴리머/세라믹 복합 커패시터 필름을 제거하여 저 공차 특성을 갖는 커패시터 소자를 기판의 국부적인 면적에 미세 패턴이 되도록 형성하는 방법을 제공하고자 한다.
본 발명은 기판 위에 금속이 부착된 폴리머/세라믹 복합 내장형 커패시터 필름을 접착하는 단계, 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 금속을 식각하여 상부 전극을 형성하는 단계, 상부전극이 형성되지 않은 폴리머/세라믹 복합 내장형 커패시터 필름을 제거하는 단계를 포함하여 기판 위에서 폴리머/세라믹 복합 내장형 커패시터의 미세 패턴을 형성할 수 있다.

Description

폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법{Method of fine pattern forming of polymer/ceramic composite embedded capacitor}
도 1은 폴리머/세라믹 복합체 커패시터 필름을 이형지 혹은 동박 위에 형성하였을 때 개략적인 단면도로 폴리머 필름 내에 세라믹 분말이 분산되어 있다.
도 2는 동 도금된 기판에 접착된 커패시터 필름을 식각하는 공정을 설명하는 단면도로 a)동 도금된 기판에 접착한 폴리머/세라믹 복합체 커패시터 필름, b) 동박을 식각하여 커패시터의 상부전극을 형성함과 동시에 이후 식각 공정을 위한 마스크로 사용, c)건식 식각을 이용하여 커패시터 필름의 폴리머 제거, d)초음파 분쇄를 이용한 습식 식각을 이용하여 c)의 공정 후 잔류하는 세라믹 분말을 제거하여 최종적으로 상부전극이 형성되어 있는 부분에만 폴리머/세라믹 복합체 커패시터 필름이 남게 되는 모양을 개략도이다.
도 3은 산소와 CF4가 혼합된 가스를 이용한 플라즈마 식각법과 초음파 분쇄를 사용하여 폴리머/세라믹 복합체 내장형 커패시터 필름을 식각하였을 때 식각시간과 플라즈마 전력, 잔류하는 필름의 양을 나타내는 실험결과이다.
도 4(a)는 실시예에서 동박을 식각하여 상부전극을 형성한 후의 표면사진이 고, 도 4(b)는 실시예에서 동박을 식각하여 상부전극을 형성한 후 플라즈마 식각공정과 초음파 분쇄공정을 거쳐 커패시터 필름을 식각한 후 표면사진이다.
도 5는 실시예의 공정을 수행하여 폴리머/세라믹 복합 커패시터 필름을 제거하였을 때, 상부전극과 내장형 커패시터 및 하부전극의 모습을 주사전자현미경으로 촬영한 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 세라믹 20 : 폴리머
30 : 동박 40 : 기판
본 발명은 폴리머/세라믹 복합 내장형 커패시터의 미세 패턴 형성방법에 관한 것이다.
내장형 커패시터는 내장형 수동소자 기술의 한가지로써 표면 실장되는 커패시터(capacitor), 레시스터(resistor), 인덕터(inductor)와 같은 수동소자를 다층기판내부의 층에 삽입시킴으로써 기판 표면적에서 내장형 수동소자가 차지하는 면적을 감소시켜 제품 단가 효율을 극대화 할 수 있고 접속거리를 단축시켜 우수한 신뢰성 특성을 갖는 기술이다.
내장형 커패시터는 회로 내의 그 전기적 역할이 매우 중요한 소자로써 각광받고 있는 기술이다.
내장형 커패시터 소자가 회로 내에서 전기적으로 우수한 신뢰성을 갖기 위해서 커패시터의 중요한 특성인 커패시턴스 값을 정확하게 구현할 수 있어야 함과 동시에, 기판 면적효율을 극대화하여 회로의 고집적화를 구현할 수 있도록 내장형 커패시터를 기판의 국부적인 면적에 미세 패턴으로 형성할 수 있어야 한다.
한편 본 발명과 관련된 종래 기술로서 하기의 내용과 같이 커패시터를 형성하는 방법이 있다.
1. 폴리머/세라믹 복합체 내장형 커패시터 필름 기술
폴리머/세라믹 복합체를 닥터 블레이드 혹은 스핀 코팅 방법을 이용하여 이형필름이나 동박과 같은 전극이 형성되어 있는 기판 위에 직접 내장형 커패시터 필름을 형성하고 고온, 고압상태에서 그 양면에 커패시터 전극이 형성되어있는 상부 기판, 하부 기판 층과 접착하도록 하여 전극/유전체/전극의 구조로 커패시터를 형성하는 방법이 있으며 필름 형성 공정의 특성상 두께 제어가 용이하다. 커패시터 소자의 가장 중요한 특성인 커패시턴스는 유전체의 유전율과 두께 및 전극의 면적에 의해서 결정되는데, 상기의 폴리머/세라믹 복합체 내장형 커패시터 필름 기술은 두께 제어가 용이하기 때문에 커패시턴스 공차가 작은 고유전율의 소자를 형성하기 용이하다는 장점을 가지고 있다(공차±5％ 이하, 유전율∼40). 그러나 기판의 전 면적에 커패시터 필름이 형성되기 때문에 국부적인 부분에 미세 패턴(pattern)의 소자를 형성하는 것이 어렵다는 단점을 가지고 있다.
2. 폴리머/세라믹 복합체 내장형 커패시터 페이스트 기술
폴리머/세라믹 복합체를 스크린 프린팅(screen printing) 방법을 이용하여 기판 위에 직접 형성하는 방법으로 마스크(mask)의 형태에 따라 소자 형성 위치나 모양 등을 자유로이 제어할 수 있으며, 기판 위에 직접 형성하기 때문에 공정이 매우 용이하고, 기판과의 상호접합성에 대한 의존성이 작아 고유전율의 커패시터를 형성 할 수 있다는 장점을 가지고 있다. 그러나 스크린 프린팅 공정의 특성상 형성된 소자의 두께 제어가 어렵다는 단점을 가지고 있어, 낮은 커패시턴스 공차 특성을 기대하기 어렵다는 단점을 가지고 있다(공차± 10％이상).
3. 감광성 폴리머 수지를 이용한 내장형 커패시터 기술
반도체 공정에서 많이 사용하는 광현상 기술을 응용하여 커패시터 필름의 단점을 보완한 기술로써 감광성 폴리머 수지를 이용하여 커패시터 필름을 형성하고, 이를 기판에 접착 및 마스크 형성 후, 빛을 조사하면 패턴 이외의 수지가 반응을 일으켜 제거 할 수 있어 원하는 면적과 모양으로 패턴을 형성하는 기술이다. 종래의 기술에 비하여 국부적인 면적에 미세 패턴을 갖는 소자를 형성하기 용이하고 비교적 우수한 커패시턴스 공차 특성을 갖는다는 장점을 가지고 있으나, 식각면이 고르지 않아 정확한 커패시턴스 값을 구현하기 어려워 공차가 높고, 고유전율의 세라믹 분말을 첨가하기 어렵기 때문에 유전상수가 상대적으로 낮다는 단점을 가지고 있다.
상기에서 언급한 종래 기술들은 커패시터 소자를 미세한 패턴으로 형성하는 특성과 낮은 공차 특성을 동시에 만족할 수 없는 한계를 가지고 있다.
따라서 본 발명에서는 저 공차 특성을 갖는 폴리머/세라믹 복합체 내장형 커패시터 필름을 식각하여 국부적인 면적에 미세 패턴을 형성하는 동시에 낮은 공차 특성을 만족할 수 있는 방법을 제공하고자 한다.
본 발명은 저 공차 특성을 갖는 폴리머/세라믹 복합 필름을 사용하여 금속/절연체/금속(Metal/Insulator/Metal, MIM) 내장형 커패시터를 형성할 때 상부 금속(metal) 전극을 일부 식각하여 제거하고, 남은 상부 금속 전극을 마스크(mask)로 사용하여 기판의 전면에 도포되어 있는 폴리머/세라믹 복합 커패시터 필름을 제거하여 저 공차 특성을 갖는 커패시터 소자를 기판의 국부적인 면적에 미세 패턴이 되도록 형성하는 방법을 제공하고자 한다.
상기에서 언급한 목적을 달성하기 위해 본 발명은 기판 위에 금속이 부착된 폴리머/세라믹 복합 내장형 커패시터 필름을 접착하는 단계, 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 금속을 식각하여 상부 전극을 형성하는 단계, 상부전극이 형성되지 않은 폴리머/세라믹 복합 내장형 커패시터 필름을 제거하는 단계를 포함하여 기판 위에서 폴리머/세라믹 복합 내장형 커패시터의 미세 패턴을 형성할 수 있다.
이하 본 발명을 각각의 단계에 의해 보다 상세히 설명하고자 한다.
1. 기판 위에 금속이 부착된 폴리머/세라믹 복합 내장형 커패시터 필름을 접착하는 단계
본 발명에서 기판은 금속기판 또는 금속이 도금된 기판을 사용할 수 있다.
상기에서 금속기판은 구리(Cu), 알루미늄(Al), 은(Ag), NiP 중에서 선택된 어느 하나의 재료로 이루어진 기판을 사용할 수 있다.
상기에서 금속이 도금된 기판의 일예로 구리(Cu)가 도금된 플라스틱 기판, 구리가 도금된 세라믹기판, 알루미늄(Al)이 도금된 플라스틱 기판, 알루미늄이 도금된 세라믹기판, 은(Ag)이 도금된 플라스틱 기판, 은(Ag)이 도금된 세라믹기판 중에서 선택된 어느 하나를 사용할 수 있다.
본 발명에서 폴리머/세라믹 복합체 내장형 커패시터 필름은 고유전율의 세라믹 분말과 가공성이 우수한 폴리머로 구성되어 롤 코팅 방식을 이용하여 넓은 면적에 균일한 유전특성을 갖는 커패시터를 형성할 수 있어, 공차 특성이 매우 우수하다
상기에서 폴리머/세라믹 복합 내장형 커패시터 필름에서 폴리머는 열가소성 수지, 열경화성 수지를 각각 단독으로 사용하거나 또는 열가소성수지와 열경화성 수지가 1:9∼9:1의 중량비로 혼합된 혼합수지를 사용할 수 있다.
상기에서 열가소성 수지는 방향족 폴리에스터, 폴리프로필렌옥사이드, 폴리아크릴레이트, 폴리불화비닐리덴, 페녹시 레진 중에서 선택된 어느 하나 이상을 사용할 수 있다.
상기에서 열경화성 수지는 에폭시, 폴리이미드, 불포화 폴리에스터, BCB(Benzocyclo butane) 중에서 선택된 어느 하나 이상을 사용할 수 있다.
상기에서 세라믹은 BaTiO3, PMN-PT(Pb(Mg,Nb)O-PbTiO), BST((Ba,Sr)TiO3), PZT((Pb,Zr)TiO3), SrTiO3, (Ba,Ca)TiO3, CaTiO3 중에서 선택된 어느 하나 이상을 사용할 수 있다.
본 발명에서 폴리머/세라믹 복합 내장형 커패시터 필름은 일측에 금속, 금속이 도금된 이형지, 금속이 도금된 플라스틱, 금속이 도금된 세락믹 중에서 선택된 어느 하나 이상을 부착하여 금속, 금속이 도금된 이형지, 금속이 도금된 플라스틱, 금속이 도금된 세락믹 중에서 선택된 어느 하나 이상을 전극으로 적용할 수 있다.
상기에서 금속은 구리(Cu), 알루미늄(Al), 은(Ag), NiP 중에서 선택된 어느 하나를 사용할 수 있다.
한편 본 발명의 폴리머/세라믹 복합 내장형 커패시터 필름에 대한 자세한 내용은 한국특허등록 제 493888에 자세히 기재되어 있으므로 이하 폴리머/세라믹 복합 내장형 커패시터 필름에 대한 내용은 생략하기로 한다.
2. 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 금속을 식각하여 상부 전극을 형성하는 단계
본 발명은 폴리머/세라믹 복합 내장형 커패시터 필름의 일측에 금속 또는 금속이 도금된 이형지가 접착된 것을 사용하여 금속 또는 금속이 도금된 이형지를 전극으로 사용할 수 있다.
본 발명은 일측에 금속 또는 금속이 도금된 이형지가 접착된 폴리머/세라믹 복합 내장형 커패시터 필름을 금속 또는 금속이 도금된 이형지를 상부로 하여 금속기판, 금속이 도금된 기판 또는 금속 포일(metal foil)에 접착하여 금속 또는 금속이 도금된 이형지와, 폴리머/세라믹 복합 내장형 커패시터 필름-금속기판과, 금속이 도금된 기판 또는 금속 포일의 금속/절연체/금속(metal/insulator/metal, MIM) 구조가 되도록 한다.
그런 다음 폴리머/세라믹 복합 내장형 커패시터 필름의 상부인 금속 또는 금속이 도금된 이형지는 상부 전극이 되도록 한다.
상기에서 금속/절연체/금속(MIM) 구조에서 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 금속을 일부 식각하여 식각된 상부 금속 부의 폴리머/세라믹 복합 내장형 커패시터 필름을 제거하여 폴리머/세라믹 복합 내장형 커패시터의 미세 패턴을 형성할 수 있다.
본 발명에서 폴리머/세라믹 복합 내장형 커패시터 필름 상부 금속의 식각은 일반적으로 전극을 식각방법을 이용하여 실시할 수 있다. 본 발명에서 폴리머/세라믹 복합 내장형 커패시터 필름 상부 금속 식각의 일예로 포토리소그래피(photolithigraphy) 후 에칭(Etching) 용액을 이용한 습식에칭 방법으로 실시할 수 있다. 본 발명에서 폴리머/세라믹 복합 내장형 커패시터 필름 상부 금속의 식각은 당업자가 적의 선택하여 실시할 수 있으므로 이하 자세한 내용은 생략하기로 한다.
3. 상부전극이 형성되지 않은 폴리머/세라믹 복합 내장형 커패시터 필름을 제거하는 단계
상기 2단계에서 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 금속전극을 일부 제거한 후 남은 금속전극을 마스크(mask)로 사용하여 폴리머/세라믹 복합 내장형 커패시터 필름을 제거한다.
상기에서 폴리머/세라믹 복합 내장형 커패시터 필름은 폴리머와 세라믹을 각각 별도의 식각방법을 적용하여 제거할 수 있다.
폴리머/세라믹 복합 내장형 커패시터 필름 중에서 폴리머는 건식 식각 방법을 이용하여 제거할 수 있으며, 세라믹은 습식식각 방법을 이용하여 제거할 수 있다.
상기에서 건식 식각 방법의 일예로 플라즈마 식각법(plasma etching), 반응성 이온 식각법(Reactive Ion Etching, RIE), 이온빔밀링법(ion beam milling), 마이크로파 플라즈마 식각법(microwave plasma etching), 스퍼터(sputter) 식각, 그리고 RF(radio-frequency) 식각, 샌드 블라스팅(Sand blasting) 중에서 선택된 어느 하나 이상을 실시할 수 있다.
상기에서 건식 식각 방법으로 폴리머/세라믹 복합 내장형 커패시터 필름의 폴리머를 제거한 후 폴리머/세라믹 복합 내장형 커패시터 필름에서 남은 세라믹은 습식식각 방법을 이용하여 제거할 수 있다.
상기에서 습식 식각 방법은 초음파를 이용한 식각, 세라믹을 용해시킬 수 있는 용액을 이용한 식각, 세라믹을 용해시킬 수 있는 용액내에서 초음파를 이용한 식각 중에서 선택된 어느 하나 이상을 실시할 수 있다.
상기에서 세라믹을 용해시킬 수 있는 용액은 폴리머/세라믹 복합 내장형 커패시터 필름의 세라믹을 용해시킬 수 있는 것이라면 어떠한 것이라도 사용할 수 있다. 본 발명에서 이러한 용액의 일예로 물, 에탄올, 아세톤, 메틸에틸케톤(Methyl Ethyl Kepton, MEK), 톨루엔(Toluene) 중에서 선택된 어느 하나 이상을 사용할 수 있다.
상기에서 건식 식각 방법중에서 플라즈마를 이용한 건식 식각 방법은 폴리머와 반응성을 지난 플라즈마를 형성하여 화학적인 반응에 의해 폴리머와 반응 및 기화시켜 제거하는 방법으로 식각 면이 매우 고르고 수직으로 식각이 용이하다는 장점을 갖고 있다.
상부전극이 형성되지 않은 부분의 폴리머를 제거하면 폴리머/세라믹 복합 내장형 커패시터 필름에서 세라믹 분말이 잔류하게 된다.
이 잔류 세라믹 분말을 식각하기 위하여 용액 내에서 초음파 분쇄를 이용한 습식 식각 방법으로 세라믹 분말에 물리적인 힘을 가해 떨어져 나오도록 하여, 최종적으로 상부전극이 형성된 부분에만 폴리머/세라믹 복합체가 남아있도록 하는 것이다. 이와 같은 건식 식각 방법과 습식 식각 방법에 의해 저 공차 특성을 갖는 커패시터 소자를 기판의 국부적인 면적에 형성할 수 있다.
이하 본 발명을 첨부 도면에 의해 보다 상세히 설명하고자 한다.
저 공차 특성을 갖는 폴리머/세라믹 복합 내장형 커패시터 필름을 도 1과 같이 금속박(metal film) 위에 형성된다. 도 1에서 10은 폴리머/세라믹 복합 내장형 커패시터 필름의 세라믹이고, 20은 폴리머/세라믹 복합 내장형 커패시터 필름의 폴리머이고, 30은 금속박의 하나인 동박(copper film)을 나타낸다.
도 2는 도 1의 동박 위에 접착된 폴리머/세라믹 복합 내장형 커패시터 필름을 구리가 도금된 기판에 접착시킨 금속/절연체/금속 구조에서 커패시터 필름을 식각 및 제거하여 미세 패턴의 내장형 커패시터를 기판에 형성하는 공정을 나타내고 있다.
도 2(a)는 동박에 접착된 폴리머/세라믹 복합 내장형 커패시터 필름을 구리가 도금된 기판 위에 라미네이션(lamination, 고온고압상태에서 필름 혹은 기판을 압착하여 접착하는 공정)을 통해 접착하여 금속/절연체/금속 구조를 형성하는 공정을 나타낸다.
도 2(b)는 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 동박을 일부 식각하여 상부전극을 형성하는 공정을 나타낸다. 이때 형성된 상부전극은 후술하는 도 2(c) 및 도 2(d) 공정에 의해 내장형 커패시터 필름을 미세 패턴으로 형성할 때의 마스크로 사용된다.
상기에서 폴리머/세라믹 복합 내장형 커패시터 필름 상부의 동박 일부는 에칭(etching) 용액을 이용한 습식 에칭의 방법으로 식각하여 상부전극을 형성할 수 있다.
도 2(c)는 플라즈마를 이용한 건식 식각 방법을 통해 상부전극이 형성되지 않은 부분의 폴리머/세라믹 복합체 내장형 커패시터 필름의 폴리머를 제거하는 공정을 나타낸다.
도 2(d)는 초음파 분쇄를 이용한 습식 식각 방법을 통해 잔류하는 세라믹 분말을 제거하는 공정을 나타낸다.
도 2(a) 내지 도 2(d)에서 도면부호 10은 폴리머/세라믹 복합체 내장형 커패시터 필름의 폴리머를 나타내고, 도면부호 20은 폴리머/세라믹 복합체 내장형 커패시터 필름의 세라믹을 나타내고, 도면부호 30은 동박을 나타내고, 도면부호 40은 기판을 나타낸다.
상기 도 2(c)에서 플라즈마를 이용한 건식 식각 방법은 폴리머를 미세한 모양으로 식각하기 위하여 매우 유용한 방법으로 그 원리는 식각하고자 하는 물질을 그와 반응성을 갖는 반응성 기체 분위기에 놓고, 플라즈마를 형성하여 식각하고자 하는 물질과 반응성 기체가 화학반응을 일으켜 기화되어 날아가도록 하는 원리이다.
상기에서 플라즈마 식각 공정에서 폴리머/세라믹 복합체 필름의 폴리머를 제거하는데 사용되는 반응성 기체는 폴리머/세라믹 복합체 필름의 폴리머를 제거할 수 있는 것이라면 어떠한 것이라도 사용할 수 있다. 본 발명에서 이러한 반응성 기체의 일예로서 O2, CF4, Ar, N2, F2 중에서 선택된 어느 하나 이상을 사용할 수 있다.
그러나 본 발명에서 사용되는 폴리머/세라믹 복합체 내장형 커패시터 필름은 폴리머와 세라믹 분말이 혼합되어 있는 물질이기 때문에, 플라즈마 식각 공정을 통해 폴리머는 제거할 수 있지만, 질량이 무거운 세라믹 분말은 반응성 기체와 반응 하여 기화될 수 없기 때문에 세라믹 분말이 잔류하는 문제가 있다.
이러한 잔류 세라믹 분말을 제거하기 위하여 세라믹 분말이 용해될 수 있는 용액 내에서 초음파 분쇄를 실시하여 폴리머/세라믹 복합체 필름에 물리적인 힘을 가해 잔류하는 세라믹 분말을 제거할 수 있다.
폴리머/세라믹 복합체 필름에서 세라믹을 제거하기 위한 초음파 분쇄는 폴리머/세라믹 복합체 필름의 세라믹 분말이 용해될 수 있는 용액 내에서 실시할 수 있다. 이때 사용되는 용액은 폴리머/세라믹 복합체 필름의 세라믹을 용해할 수 있는 것이라면 어떠한 것이라도 사용할 수 있다. 본 발명에서 이러한 용액의 일예로 물, 에탄올, 아세톤, 메틸에틸케톤(Methyl Ethyl Kepton, MEK), 톨루엔(Toluene) 중에서 선택된 어느 하나 이상을 사용할 수 있다.
이하 본 발명의 내용을 실시예를 통하여 구체적으로 설명한다. 그러나, 이들은 본 발명을 보다 상세하게 설명하기 위한 것으로 본 발명의 권리범위가 이들에 의해 한정되는 것은 아니다.
<실시예>
폴리머로서 에폭시를 사용하고, 고유전율 세라믹 분말로써 바륨타이타네이트(BaTiO3) 분말을 사용하여 에폭시와 세라믹 분말의 부피비가 50:50vol％인 에폭시/BaTiO3 복합체 내장형 커패시터 필름을 두께 12㎛로 형성하고, 에폭시/BaTiO3 복합 체 내장형 커패시터 필름의 일측에 동박을 접착시켰다.
동박이 접착된 에폭시/BaTiO3 복합체 내장형 커패시터 필름을 동박이 도금된 기판에 접착하여 동박/에폭시/BaTiO3 복합체 내장형 커패시터 필름/동박이 도금된 기판의 금속/절연체/금속 구조를 형성하였다.
에폭시/BaTiO3 복합체 내장형 커패시터 필름 상부의 동박 일부를 식각하고 남은 동박을 마스크로 하여 에폭시/BaTiO3 복합체 내장형 커패시터 필름을 제거하였다.
먼저 플라즈마 건식 식각법을 이용하여 에폭시/BaTiO3 복합체 내장형 커패시터 필름 중의 에폭시를 제거한 후 초음파 분쇄를 이용하여 에폭시/BaTiO3 복합체 내장형 커패시터 필름 중의 BaTiO3를 제거하였다. 이때 플라즈마 건식 식각법은 반응성 이온 식각 방법, Reactive Ion Etching, RIE)를 사용하여 O2와 CF4 기체가 9:1로 혼합된 기체 분위기에서 플라즈마를 형성하였다. 플라즈마 전력(RF power)을 300W에서 450W로 변화시키며 시간에 따라 RIE를 수행하여 에폭시를 제거한 후, 5분간 에탄올 내에서 초음파 분쇄를 수행하여 잔류하는 BaTiO3 분말을 모두 제거하도록 하였다.
도 3은 상기 실시예에서 산소+CF4 가스 플라즈마 식각법과 초음파 분쇄를 사 용하여 에폭시/BaTiO3 복합체 내장형 커패시터 필름을 식각하였을 때 식각시간과 플라즈마 전력, 잔류하는 필름의 양을 나타내는 실험결과를 나타낸 그래프이다.
도 3에 의하여 O2와 CF4가 9:1로 혼합된 기체에서 에폭시/BaTiO3 복합체 내장형 커패시터 필름을 식각할 때 플라즈마 전력에 따라 300W에서 20분, 350W에서 15분, 400W에서 12분30초, 450W에서 10분 동안 RIE를 수행하고 초음파 분쇄를 수행하면 상부전극이 형성된 이외의 부분의 모든 복합체 필름을 제거할 수 있었다.
도 4는 실제로 실시예에서 동박을 식각하여 상부전극을 형성한 후의 표면사진(도 4(a)과 플라즈마 식각공정과 초음파 분쇄공정을 거쳐 커패시터 필름을 식각한 후 표면사진(도 4(b))이다.
도 4(b)에서 보는 것과 같이 에폭시/BaTiO3 복합체 커패시터 필름의 패턴을 형성 할 수 있음을 알 수 있었다,
도 5는 실시예의 공정을 수행하여 폴리머/세라믹 복합 커패시터 필름을 제거하였을 때, 상부전극과 내장형 커패시터 및 하부전극의 모습을 주사전자현미경으로 촬영한 사진이다.
도 5에서 보는 것과 같이 식각면이 매우 균일한 모양으로 형성된 것을 확인할 수 있다. 또한 기존의 커패시터 필름 기술의 낮은 커패시턴스 공차(±5％)의 특성을 얻을 수 있음을 실제 측정을 통해 확인하였다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 폴리머/세라믹 복합체 커패시터를 식각 및 제거할 때, 건식 식각방법인 플라즈마 식각법과 습식 식각방법인 초음파 분쇄법을 동시에 이용하여 구성요소인 폴리머와 세라믹을 효과적으로 식각해 낼 수 있다. 또한 폴리머/세라믹 복합 커패시터 필름을 포함한 metal/insulator/metal의 구조에서 형성된 상부전극이 곧 후 공정에서 커패시터 필름을 식각할 때 마스크로 사용되므로 공정을 단순화 할 수 있다.
본 발명은 종래기술에서 폴리머/세라믹 복합체 커패시터를 기판의 국부적인 면적에 저 공차 특성을 동시에 만족하는 것이 어렵다는 한계를 극복 할 수 있다. 그리고 폴리머/세라믹 복합체를 이용하여 내장형 커패시터를 제작할 경우 표면 실장형 커패시터를 대체하여 패키지의 크기와 무게를 줄일 수 있으며, 접속길이가 감소하여 전기적 성능이 향상된다. 또한 솔더 조인트 (solder joint)를 사용하지 않기 때문에 열적, 기계적 신뢰성의 향상이 가능하다.
본 발명에 의해 미세 패턴이 형성된 폴리머/세라믹 복합 내장형 커패시터는 유기기판에 삽입되어 유기기판 면적효율을 극대화하여 회로의 고집적화를 구현할 수 있다.

Claims (7)

  1. 기판 위에 금속이 부착된 폴리머/세라믹 복합 내장형 커패시터 필름을 접착하는 단계,
    폴리머/세라믹 복합 내장형 커패시터 필름 상부의 금속을 식각하여 상부 전극을 형성하는 단계,
    상부전극이 형성되지 않은 폴리머/세라믹 복합 내장형 커패시터 필름을 제거하는 단계를 포함함을 특징으로 하는 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법.
  2. 제1항에 있어서, 기판은 금속기판 또는 금속이 도금된 기판 임을 특징으로 하는 형성방법.
  3. 제1항에 있어서, 폴리머/세라믹 복합 내장형 커패시터 필름에서 폴리머는 방향족 폴리에스터, 폴리프로필렌옥사이드, 폴리아크릴레이트, 폴리불화비닐리덴, 페녹시 레진, 에폭시, 폴리이미드, 불포화 폴리에스터, BCB(Benzocyclo butane) 중에서 선택된 어느 하나 이상 임을 특징으로 하는 형성방법.
  4. 제1항에 있어서, 폴리머/세라믹 복합 내장형 커패시터 필름에서 세라믹은 BaTiO3, PMN-PT(Pb(Mg,Nb)O-PbTiO), BST((Ba,Sr)TiO3), PZT((Pb,Zr)TiO3), SrTiO3, CaTiO3, (Ba,Ca)TiO3 중에서 선택된 어느 하나 이상 임을 특징으로 하는 형성방법.
  5. 제1항에 있어서, 플라즈마 식각법(plasma etching), 반응성 이온 식각법(Reactive Ion Etching, RIE), 이온빔밀링법(ion beam milling), 마이크로파 플라즈마 식각법(microwave plasma etching), 스퍼터(sputter) 식각, 그리고 RF(radio-frequency) 식각, 샌드 블라스팅(Sand blasting) 중에서 선택된 어느 하나 이상의 건식 식각 방법으로 폴리머/세라믹 복합 내장형 커패시터 필름의 폴리머를 제거함을 특징으로 하는 형성방법.
  6. 제1항에 있어서, 초음파를 이용한 식각, 세라믹을 용해시킬 수 있는 용액을 이용한 식각, 세라믹을 용해시킬 수 있는 용액내에서 초음파를 이용한 식각 중에서 선택된 어느 하나 이상의 습식식각으로 폴리머/세라믹 복합 내장형 커패시터 필름의 세라믹을 제거함을 특징으로 하는 형성방법.
  7. 제6항에 있어서, 세라믹을 용해시킬 수 있는 용액은 물, 에탄올, 아세톤, 메틸에틸케톤(Methyl Ethyl Kepton, MEK), 톨루엔(Toluene) 중에서 선택된 어느 하나 이상 임을 특징으로 하는 형성방법.
KR1020060017613A 2006-02-23 2006-02-23 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법 KR100693438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060017613A KR100693438B1 (ko) 2006-02-23 2006-02-23 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017613A KR100693438B1 (ko) 2006-02-23 2006-02-23 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20060022311A true KR20060022311A (ko) 2006-03-09
KR100693438B1 KR100693438B1 (ko) 2007-03-12

Family

ID=37128860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017613A KR100693438B1 (ko) 2006-02-23 2006-02-23 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100693438B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019569A (ko) * 2017-08-18 2019-02-27 주식회사 엘지화학 마스크의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401863B1 (ko) * 2008-01-30 2014-05-29 엘지전자 주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR102336911B1 (ko) * 2014-12-18 2021-12-08 세메스 주식회사 캐패시터가 형성된 인쇄회로기판 및 이를 제조하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019569A (ko) * 2017-08-18 2019-02-27 주식회사 엘지화학 마스크의 제조방법

Also Published As

Publication number Publication date
KR100693438B1 (ko) 2007-03-12

Similar Documents

Publication Publication Date Title
JP4332533B2 (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
KR100355534B1 (ko) 가요성 박막 콘덴서 및 그 제조방법
US20060098386A1 (en) Embedded capacitor and method for manufacturing the same
US8730647B2 (en) Printed wiring board with capacitor
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
US7444727B2 (en) Method for forming multi-layer embedded capacitors on a printed circuit board
US7435675B2 (en) Method of providing a pre-patterned high-k dielectric film
KR101032342B1 (ko) 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
KR100693438B1 (ko) 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법
US7079373B2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
JP4734369B2 (ja) キャパシタ及びその製造方法
KR100482822B1 (ko) 캐패시터 내장형 인쇄 회로 기판 제조 방법
JP2008085083A (ja) キャパシタの製造方法
JP2011066331A (ja) 実装基板及びその製造方法並びに電子機器
JPH11195552A (ja) 薄型コンデンサとその製造方法
JP3985661B2 (ja) デバイスユニットおよびその製造方法
KR100764389B1 (ko) 캐패시터 내장형 세라믹 기판 제조방법
JP2006229097A (ja) コンデンサフィルム及びその製造方法
JP4467612B2 (ja) コンデンサ素子内蔵多層配線基板
JP4638184B2 (ja) 積層電子部品の製造方法
KR100969785B1 (ko) 커패시터를 갖는 기판 및 그 제조방법
JPH07201642A (ja) 積層セラミック電子部品の製造方法
KR100649736B1 (ko) 캐패시터 내장형 인쇄회로기판의 제조방법
JP2007088130A (ja) 積層体及び電気回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee