KR20060021473A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20060021473A KR20060021473A KR1020040070230A KR20040070230A KR20060021473A KR 20060021473 A KR20060021473 A KR 20060021473A KR 1020040070230 A KR1020040070230 A KR 1020040070230A KR 20040070230 A KR20040070230 A KR 20040070230A KR 20060021473 A KR20060021473 A KR 20060021473A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hard mask
- etching
- insulating film
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 절연막 상부에 하드 마스크막을 형성한 후 유기 반사 방지막을 형성하고, 하드 마스크막을 경사 식각함으로써 절연막의 상부 폭을 충분히 확보하여 크로스 토크의 발생을 방지할 수 있는 반도체 소자의 제조 방법이 제시된다.
크로스 토크, 하드 마스크막, 경사 식각
Description
도 1(a) 내지 도 1(d)는 종래의 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 반도체 소자 22 : 제 1 절연막
23 : 제 2 절연막 24 : 식각 방지막
25 : 제 3 절연막 26 : 하드 마스크막
27 : 반사 방지막 28 : 감광막
29 : 텅스텐막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 절연막 상부에 하드 마스크막을 형성한 후 유기 반사 방지막을 형성하고, 하드 마스크막을 경사 식각함으로써 절연막의 상부 폭을 충분히 확보하여 크로스 토크의 발생을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
트렌치를 먼저 형성한 후 콘택을 형성하는 듀얼 다마신 공정을 이용하여 금속 배선을 형성하는 반도체 소자, 특히 NAND형 플래쉬 메모리 소자의 제조 방법을 도 1(a) 내지 도 1(d)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 제 1 절연막(12), 제 2 절연막(13), 식각 방지막(14) 및 제 3 절연막(15)을 순차적으로 형성한다. 제 3 절연막(15) 상부에 유기 반사 방지막(16)을 형성한 후 감광막(17)을 형성하고, 소정의 마스크를 이용한 사진 공정 및 현상 공정으로 감광막(17)을 패터닝한다. 패터닝된 감광막(17)을 마스크로 반사 방지막(16)을 식각한다. 그런데, 반사 방지막(16)이 식각되면서 식각되지 않아야할 부분이 일부 손상되어 네킹(necking)(A)이 발생된다.
도 1(b)를 참조하면, 패터닝된 감광막(17)을 마스크로 이용한 계속적인 식각 공정으로 제 3 절연막(15) 및 식각 방지막(14)을 식각한다. 그런데, 반사 방지막(16)이 네킹(A)되기 때문에 그 하부의 제 3 절연막(15)이 일부 손상되어 제 3 절연막(15) 상부의 폭이 줄어들게 된다.
도 1(c)는 감광막(17)을 제거한 후 세정 공정을 실시한 상태의 단면도로서, 제 3 절연막(15)이 손상되어 RC 딜레이의 원인인 크로스 토크(cross talk)를 방지하기 위한 제 3 절연막(15)의 폭을 충분히 확보하지 못하는 문제가 발생된다.
도 1(d)를 참조하면, 제 2 절연막(13) 및 제 1 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)이 소정 영역을 노출시키는 콘택홀을 형성한다. 전체 구조 상부에 텅스텐막(18)을 형성한 후 CMP 공정을 실시하여 비트라인 및 금속 배선을 형성한다. 그런데, 텅스텐막(18)을 형성하기 전 세정 공정에 의해 제 3 절연막(15)의 폭이 더 줄어들게 되어 크로스 토크(cross talk)에 더욱 취약하게 된다.
상기한 바와 같이 사진 공정을 위해 필수적으로 사용되는 유기 반사 방지막의 식각시 발생되는 네킹 현상으로 인해 감광막의 두께 또는 선택비에 관계없이 제 3 절연막이 손상되어 제 3 절연막의 폭을 충분히 확보하지 못하게 되고, 이로 인해 크로스 토크에 취약하게 된다.
한편, 크로스 토크(누화)란 어떤 회로에서 주변의 다른 회로에 원하지 않는 에너지를 전달하여 간섭을 일으키는 현상으로, 반도체 소자에서는 금속 배선과 금속 배선 사이의 절연막의 폭을 충분히 확보하지 못할 때 발생된다.
본 발명의 목적은 사진 공정시 유기 반사 방지막의 네킹 현상에 의해 하부의 절연막이 손상되어 충분한 폭을 확보하지 못해 발생되는 크로스 토크 문제를 해결 할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 절연막 상부에 하드 마스크막을 형성한 후 유기 반사 방지막을 형성하고, 하드 마스크막을 경사 식각함으로써 절연막의 상부 폭을 충분히 확보하여 크로스 토크 문제를 해결할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 제 1 절연막, 제 2 절연막, 식각 방지막 및 제 3 절연막을 순차적으로 형성하는 단계; 전체 구조 상부에 하드 마스크막 및 반사 방지막을 형성한 후 소정 패턴의 감광막을 형성하는 단계; 상기 감광막을 마스크로 상기 반사 방지막 및 상기 하드 마스크막을 식각하는 단계; 상기 감광막을 마스크로 상기 제 3 절연막을 식각한 후 상기 감광막 및 반사 방지막을 제거하는 단계; 상기 식각 방지막 및 상기 제 2 절연막을 일부 식각하고, 상기 하드 마스크막도 제거되는 단계; 상기 제 2 절연막 및 제 1 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및 전체 구조 상부에 금속층을 형성한 후 연마 공정을 실시하여 비트라인 및 금속 배선을 형성하는 단계를 포함한다.
상기 하드 마스크막은 경사지게 식각된다.
상기 경사 식각은 폴리머를 발생시킬 수 있는 CxHyFz 계열의 가스를 포함한 CxFy/CxHyFz 계열의 가스를 주식각 가스로 이용하는 실시한다.
상기 경사 식각은 CF4/CHF3, C4F6/CH2F2 또는 C5F8/CH2F를 주식각 가스로 이용하여 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 제 1 절연막(22), 제 2 절연막(23), 식각 방지막(24) 및 제 3 절연막(25)을 순차적으로 형성한다. 제 3 절연막(25) 상부에 하드 마스크막(26) 및 유기 반사 방지막(27)을 형성한 후 감광막(28)을 형성한다. 소정의 마스크를 이용한 사진 공정 및 현상 공정으로 감광막(28)을 패터닝한다. 패터닝된 감광막(28)을 마스크로 반사 방지막(27)을 식각한 후 하드 마스크막(26)을 식각한다. 이때, 하드 마스크막(26)은 경사지게 식각한다. 그런데, 반사 방지막(27)이 일부 손상되어 네킹(necking)(A)이 발생되더라도, 제 3 절연막(25)이 노출되지 않고 이후 제거될 하드 마스크막(26)이 노출되기 때문에 제 3 절연막(25)이 손상되지 않는다. 한편, 제 1 절연막(22), 제 2 절연막(23) 및 제 3 절연막(25)은 각각 산화막으로 형성하고, 식각 방지막(24) 및 하드 마스크막(26)은 질화막으로 형성한다. 그리고, 하드 마스크막(26)을 경사지게 식각하기 위해 폴리머(polymer)를 발생시킬 수 있는 CxHyFz 계열의 가스를 포함한 CxFy/CxHyFz 계열의 가스, 예를들어 CF4/CHF3, C4F6/CH2
F2, C5F8/CH2F를 주식각 가스로 이용하여 식각 공정을 실시한다.
도 2(b)를 참조하면, 패터닝된 감광막(28)을 마스크로 이용한 계속적인 식각 공정으로 제 3 절연막(25)을 식각한다. 그런데, 하드 마스크막(26)이 형성되기 때문에 반사 방지막(27)이 네킹(A)되더라도 제 3 절연막(25)은 손상되지 않아 상부의 폭이 줄어들지 않는다.
도 2(c)를 참조하면, 감광막(28)을 제거한 후 식각 방지막(24)을 식각하고 제 2 절연막(23)을 일부 식각한다. 이때, 하드 마스크막(26)도 함께 제거된다.
도 2(d)를 참조하면, 제 2 절연막(23) 및 제 1 절연막(22)의 소정 영역을 식각하여 반도체 기판(21)의 소정 영역을 노출시키는 콘택홀을 형성한다. 전체 구조 상부에 텅스텐막(29)을 형성한 후 CMP 공정을 실시하여 비트라인 및 금속 배선을 형성한다. 그런데, 제 3 절연막(25)이 충분한 폭을 확보하기 때문에 텅스텐막(29)을 형성하기 전 세정 공정에 의해 제 3 절연막(25)이 일부 손상되더라도 소자가 요구하는 충분한 폭을 확보할 수 있다.
상술한 바와 같이 본 발명에 의하면, 절연막 상부에 하드 마스크막을 형성한 후 유기 반사 방지막을 형성하고, 하드 마스크막을 경사 식각함으로써 절연막의 상부 폭을 충분히 확보하여 크로스 토크의 발생을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
Claims (4)
- 소정의 구조가 형성된 반도체 기판 상부에 제 1 절연막, 제 2 절연막, 식각 방지막 및 제 3 절연막을 순차적으로 형성하는 단계;전체 구조 상부에 하드 마스크막 및 반사 방지막을 형성한 후 소정 패턴의 감광막을 형성하는 단계;상기 감광막을 마스크로 상기 반사 방지막 및 상기 하드 마스크막을 식각하는 단계;상기 감광막을 마스크로 상기 제 3 절연막을 식각한 후 상기 감광막 및 반사 방지막을 제거하는 단계;상기 식각 방지막 및 상기 제 2 절연막을 일부 식각하고, 상기 하드 마스크막도 제거되는 단계;상기 제 2 절연막 및 제 1 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및전체 구조 상부에 금속층을 형성한 후 연마 공정을 실시하여 비트라인 및 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 하드 마스크막은 경사지게 식각되는 반도체 소자의 제조 방법.
- 제 2 항에 있어서, 상기 경사 식각은 폴리머를 발생시킬 수 있는 CxHyFz 계열의 가스를 포함한 CxFy/CxHyFz 계열의 가스를 주식각 가스로 이용하는 실시하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서, 상기 경사 식각은 CF4/CHF3, C4F6/CH2 F2 또는 C5F8/CH2F를 주식각 가스로 이용하여 실시하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040070230A KR20060021473A (ko) | 2004-09-03 | 2004-09-03 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040070230A KR20060021473A (ko) | 2004-09-03 | 2004-09-03 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060021473A true KR20060021473A (ko) | 2006-03-08 |
Family
ID=37128290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040070230A KR20060021473A (ko) | 2004-09-03 | 2004-09-03 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060021473A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415698B2 (en) | 2009-10-22 | 2013-04-09 | Lg Innotek Co., Ltd. | Light emitting device with encapsulant formed with barriers and light emitting device package having the same |
-
2004
- 2004-09-03 KR KR1020040070230A patent/KR20060021473A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415698B2 (en) | 2009-10-22 | 2013-04-09 | Lg Innotek Co., Ltd. | Light emitting device with encapsulant formed with barriers and light emitting device package having the same |
| US9190577B2 (en) | 2009-10-22 | 2015-11-17 | Lg Innotek Co., Ltd. | Light emitting device with encapsulant formed with barriers and light emitting device package having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433091B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| US7238619B2 (en) | Method for eliminating bridging defect in via first dual damascene process | |
| JP2009071276A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| US7183202B2 (en) | Method of forming metal wiring in a semiconductor device | |
| KR20060078849A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR20060021473A (ko) | 반도체 소자의 제조 방법 | |
| KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
| KR100640430B1 (ko) | 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법 | |
| KR100707652B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100546207B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| KR100591155B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| KR100527573B1 (ko) | 콘택홀 형성 방법 | |
| KR20090032892A (ko) | 반도체 소자의 제조 방법 | |
| KR100405934B1 (ko) | 반도체 소자의 콘택홀 제조 방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR100546205B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100607355B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100552821B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100917099B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100642920B1 (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |