KR20060008038A - 반도체 소자의 불량 검출방법 - Google Patents

반도체 소자의 불량 검출방법 Download PDF

Info

Publication number
KR20060008038A
KR20060008038A KR1020040057692A KR20040057692A KR20060008038A KR 20060008038 A KR20060008038 A KR 20060008038A KR 1020040057692 A KR1020040057692 A KR 1020040057692A KR 20040057692 A KR20040057692 A KR 20040057692A KR 20060008038 A KR20060008038 A KR 20060008038A
Authority
KR
South Korea
Prior art keywords
etching
metal wiring
metal
semiconductor device
wiring
Prior art date
Application number
KR1020040057692A
Other languages
English (en)
Inventor
김준동
이종필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057692A priority Critical patent/KR20060008038A/ko
Publication of KR20060008038A publication Critical patent/KR20060008038A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 아래의 콘택 플러그에 발생된 불량을 검출하는 반도체 소자의 불량 검출방법을 개시한다. 개시된 본 발명은 금속배선을 덮고 있는 절연막을 제거한 후, 금속배선을 제거하여 상기 금속배선 아래의 콘택 플러그에 발생된 불량을 검출하는 반도체 소자의 불량 검출방법에 있어서, 상기 절연막의 제거는 금속배선의 손상을 유발하지 않도록 식각선택비를 이용한 건식 식각으로 진행하고, 상기 금속배선의 제거는 콘택 플러그의 변형을 유발하지 않도록 높은 식각선택비를 이용한 습식 식각으로 진행하는 것을 특징으로 한다.

Description

반도체 소자의 불량 검출방법{METHOD FOR DETECTING INFERIORITY OF SEMICONDUCTOR DEVICE}
도 1a 내지 1b 종래 반도체 소자의 불량 검출방법을 설명하기 위한 도면.
도 2a 내지 2c는 본 발명의 실시예에 따른 반도체 소자의 불량 검출방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22, 24 : 층간절연막
23 : 콘택 플러그 25 : 베리어 금속막
26 : 배선용 금속막 27 : 금속배선
본 발명은 반도체 소자의 불량 검출방법에 관한 것으로, 보다 상세하게는, 금속배선 아래의 콘택 플러그에 발생된 불량을 검출하는 반도체 소자의 불량 검출방법에 관한 것이다.
반도체 소자의 제조에 있어서 소자의 고집적화 및 제조 공정의 복잡함으로 인해 소자의 동작에 문제를 발생시키는 다양한 불량들이 발생하고 있다. 이러한 불 량의 발생은 반도체 소자의 성능 저하 및 수율 감소의 원인으로 작용하고 있으므로, 이를 해결하기 위한 많은 노력들이 진행되고 있다. 실제로, 반도체 제조 공정 과정에서 발생한 불량을 검출하기 위한 노력이 진행되고 있으나 많은 제약으로 인해 실제 검출할 수 있는 불량은 많지 않다. 또한, 소자의 동작 속도를 증가시키기 위하여 금속배선을 많이 사용하고 있는데, 이러한 금속배선을 하부패턴과 연결하여 주는 콘택 플러그에 결함 발생시 반도체 소자에 큰 불량을 발생시켜 소자의 수율이 저하된다.
상기와 같은 문제점을 해결하기 위해 불량 발생시 이를 확인하는 작업으로 제조 공정 완료후 전기적인 특성을 측정한 후에 불량의 위치를 검출하는 작업이 수행되고 있다. 이러한 작업은 통상 제조 공정에서 증착된 적층 물질들을 다시 제거하는 것으로서, 통상적으로 디캡핑(Decapping 이하, Decap이라고 함)이라고 하며, 제조 공정이 완료된 웨이퍼나 패키지 공정이 완료된 제품에 행해지고 있다.
그러나, 상기 Decap 작업 중 금속배선 아래의 콘택 플러그에 발생된 불량를 파악하는 것이 어려우며, 이는 금속배선으로 사용되는 알루미늄(Al), 티타늄(Ti), 티타늄질화막(TiN), 텅스텐(W) 등의 여러 물질이 함께 사용되고 있고, 층간절연막이 금속배선을 보호하고 있으므로, 콘택 플러그의 상부에 존재하는 금속배선 및 층간절연막을 균일하게 제거하는 데 어려움이 있기 때문이다.
도 1a 내지 도 1b는 종래 반도체 소자의 불량 검출방법의 문제점을 설명하기 위한 도면이다.
도 1a에 도시된 바와 같이, 금속배선 상부에 질화막 또는 산화막 재질의 절 연막이 증착되어 있으며, 금속배선 아래의 콘택 플러그에 이상이 발생한 경우에는 금속배선 상부에 증착된 절연막을 제거하여야 한다. 이때, 불균일한 제거 방법을 사용하는 경우에는 금속배선에 리프팅(A)이 발생하게 된다.
또한, 도 1b에 도시된 바와 같이, 불균일한 제거 방법으로 인해 금속배선 자체가 유실되거나 뷸균일한 제거(B)가 발생하여 불량의 원인을 알 수 없게 되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 금속배선 아래의 콘택 플러그에 발생된 불량을 검출하는 반도체 소자의 불량 검출방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 금속배선을 덮고 있는 절연막을 제거한 후, 금속배선을 제거하여 상기 금속배선 아래의 콘택 플러그에 발생된 불량을 검출하는 반도체 소자의 불량 검출방법에 있어서, 상기 절연막의 제거는 금속배선의 손상을 유발하지 않도록 식각선택비를 이용한 건식 식각으로 진행하고, 상기 금속배선의 제거는 콘택 플러그의 변형을 유발하지 않도록 높은 식각선택비를 이용한 습식 식각으로 진행하는 것을 특징으로 한다.
여기에서, 상기 절연막은 질화막 재질의 보호막과 산화막 재질의 층간절연막으로 형성하는 것을 특징으로 한다.
상기 건식 식각은 RIE(Reactive Ion Etching) 방식을 사용하며, Ar, O2 및 CxFy를 혼합한 플라즈마 가스를 사용하여 수행하는 것을 특징으로 한다.
상기 습식 식각은 인산, 염산, 과산화수소로 구성된 그룹으로부터 선택되는 어느 하나로 수행하는 것을 특징으로 한다.
상기 습식 식각은 식각 용액을 80∼140℃의 온도로 가열하여 사용하는 것을 특징으로 한다.
상기 금속배선은 베리어 금속막과 배선용 금속막으로 이루어지는 것을 특징으로 한다.
상기 배선용 금속막이 알루미늄(Al)으로 형성된 경우에는 인산 또는 염산을 사용하여 5000Å/min 이상의 식각 속도로 습식 식각을 수행하는 것을 특징으로 한다.
상기 베리어 금속막이 티타늄(Ti) 또는 텅스텐(W)으로 형성된 경우에는 과산화수소를 사용하여 100Å/min 이하의 식각 속도로 습식 식각을 수행하는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2a 내지 2c 본 발명의 실시예에 따른 반도체 소자의 불량 검출방법을 설명하기 위한 공정별 단면도이다.
도 2a에 도시된 바와 같이, 반도체 제조 공정이 완료된 웨이퍼 레벨의 칩 또는 패키지로부터 금속배선(27)이 노출되도록 금속배선(27)을 덮고 있는 절연막(미 도시)을 제거한다. 이때, 상기 금속배선(27)은 베리어 금속막(25)과 배선용 금속막(26)으로 이루어지며, 상기 절연막은 질화막 재질의 보호막과 산화막 재질의 층간절연막으로 형성되어 있다. 여기에서, 상기 절연막을 제거할 때에 금속배선(27)의 손상을 유발하지 않도록 식각선택비를 이용한 건식 식각으로 진행한다. 이때, 상기 건식 식각은 RIE(Reactive Ion Etching) 방식을 사용하며, Ar, O2 및 CxFy를 혼합한 플라즈마 소스를 사용하여 수행한다. 여기에서, 도면부호 "C"는 불량이 발생한 콘택 플러그를 나타낸다.
도 2b에 도시된 바와 같이, 상기 배선용 금속막(26)에 높은 식각선택비를 이용한 1차 습식 식각으로 상기 베리어 금속막(25)을 노출시킨다. 이때, 상기 습식 식각은 인산, 염산, 과산화수소로 구성된 그룹으로부터 선택되는 어느 하나로 수행하며, 식각 용액을 80∼140℃의 온도로 가열하여 5000Å/min 이상의 식각 속도로 수행한다. 여기에서, 상기 배선용 금속막(26)이 알루미늄(Al)으로 형성된 경우에는 인산 또는 염산을 사용하여 습식 식각을 수행한다.
도 2c에 도시된 바와 같이, 상기 노출된 베리어 금속막(25)에 높은 식각선택비를 이용한 2차 습식 식각으로 상기 콘택 플러그(23)를 노출시킨다. 이때, 상기 습식 식각은 식각 용액을 80∼140℃의 온도로 가열하여 100Å/min 이하의 식각 속도로 수행한다. 여기에서, 상기 베리어 금속막(25)이 티타늄(Ti) 또는 텅스텐(W)으로 형성된 경우에는 과산화수소를 사용하여 습식 식각을 수행한다.
전술한 바와 같이, 높은 식각선택비를 갖는 습식 식각으로 금속배선을 균일하게 제거하게 되면, 베리어 금속막 하부에 존재하는 콘택 플러그를 손상없이 노출 시킬 수 있다. 따라서, 불량이 발생한 콘택 플러그의 손실없이 소자의 불량원인을 신속하게 검출할 수 있다.
이상, 본 발명은 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명에 의하면, 금속배선을 덮고 있는 절연막을 금속배선의 손상을 유발하지 않도록 건식 식각으로 제거한 다음, 금속배선을 콘택 플러그의 변형을 유발하지 않도록 높은 식각선택비를 이용한 습식 식각으로 제거함으로써 금속배선 하부의 콘택 플러그를 손상없이 노출시킬 수 있다. 이로 인해, 불량이 발생한 콘택 플러그의 손실없이 소자의 불량원인을 신속하게 검출할 수 있다.

Claims (8)

  1. 금속배선을 덮고 있는 절연막을 제거한 후, 금속배선을 제거하여 상기 금속배선 아래의 콘택 플러그에 발생된 불량을 검출하는 반도체 소자의 불량 검출방법에 있어서,
    상기 절연막의 제거는 금속배선의 손상을 유발하지 않도록 식각선택비를 이용한 건식 식각으로 진행하고,
    상기 금속배선의 제거는 콘택 플러그의 변형을 유발하지 않도록 높은 식각선택비를 이용한 습식 식각으로 진행하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  2. 제 1 항에 있어서, 상기 절연막은 질화막 재질의 보호막과 산화막 재질의 층간절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  3. 제 1 항에 있어서, 상기 건식 식각은 RIE(Reactive Ion Etching) 방식을 사용하며, Ar, O2 및 CxFy를 혼합한 플라즈마 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  4. 제 1 항에 있어서, 상기 습식 식각은 인산, 염산, 과산화수소로 구성된 그룹으로부터 선택되는 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  5. 제 1 항에 있어서, 상기 습식 식각은 식각 용액을 80∼140℃의 온도로 가열하여 사용하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  6. 제 1 항에 있어서, 상기 금속배선은 베리어 금속막과 배선용 금속막으로 이루어지는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  7. 제 7 항에 있어서, 상기 배선용 금속막이 알루미늄(Al)으로 형성된 경우에는 인산 또는 염산을 사용하여 5000Å/min 이상의 식각 속도로 습식 식각을 수행하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
  8. 제 7 항에 있어서, 상기 베리어 금속막이 티타늄(Ti) 또는 텅스텐(W)으로 형성된 경우에는 과산화수소를 사용하여 100Å/min 이하의 식각 속도로 습식 식각을 수행하는 것을 특징으로 하는 반도체 소자의 불량 검출방법.
KR1020040057692A 2004-07-23 2004-07-23 반도체 소자의 불량 검출방법 KR20060008038A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057692A KR20060008038A (ko) 2004-07-23 2004-07-23 반도체 소자의 불량 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057692A KR20060008038A (ko) 2004-07-23 2004-07-23 반도체 소자의 불량 검출방법

Publications (1)

Publication Number Publication Date
KR20060008038A true KR20060008038A (ko) 2006-01-26

Family

ID=37119190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057692A KR20060008038A (ko) 2004-07-23 2004-07-23 반도체 소자의 불량 검출방법

Country Status (1)

Country Link
KR (1) KR20060008038A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698735B1 (ko) * 2005-11-15 2007-03-23 동부일렉트로닉스 주식회사 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법
CN113539875A (zh) * 2021-07-16 2021-10-22 日月光半导体（昆山）有限公司 检测集成电路装置的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698735B1 (ko) * 2005-11-15 2007-03-23 동부일렉트로닉스 주식회사 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법
CN113539875A (zh) * 2021-07-16 2021-10-22 日月光半导体（昆山）有限公司 检测集成电路装置的方法

Similar Documents

Publication Publication Date Title
JP4816278B2 (ja) 半導体装置の製造方法
KR20060008038A (ko) 반도체 소자의 불량 검출방법
US7713855B2 (en) Method for forming bit-line contact plug and transistor structure
US20180331044A1 (en) Semiconductor device and fabrication method thereof
CN107731730B (zh) 半导体结构的形成方法
TWI467697B (zh) 內連線結構的製造方法
US20080174029A1 (en) semiconductor device and method of forming metal pad of semiconductor device
KR100681676B1 (ko) 반도체 소자의 패드 형성 방법
KR20070002994A (ko) 반도체 메모리 장치의 제조방법
US8222143B2 (en) Reworking method for integrated circuit devices
JP4435332B2 (ja) 金属エッチング後の乾式クリーニング方法
KR100996305B1 (ko) 반도체 소자의 제조 방법
KR100762900B1 (ko) 반도체 소자의 퓨즈 박스 형성방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100417462B1 (ko) 반도체소자의 본딩패드 형성방법
KR20110078860A (ko) 반도체 소자의 제조방법
KR100843903B1 (ko) 반도체 소자의 제조방법
KR100718803B1 (ko) 반도체 소자의 제조 방법
KR100861305B1 (ko) 반도체 소자의 제조방법
KR20040059259A (ko) 퓨즈용 메탈라인의 노출 방지를 위한 반도체 소자 및 그제조방법
KR20090110985A (ko) 반도체 장치의 제조방법
KR20220107230A (ko) 비트 라인 구조 제조 방법, 반도체 구조 제조 방법 및 반도체 구조
KR101178567B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR20060024231A (ko) 반도체소자의 퓨즈 형성방법
KR20090085466A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination