KR100698735B1 - 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 - Google Patents
알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 Download PDFInfo
- Publication number
- KR100698735B1 KR100698735B1 KR1020050109012A KR20050109012A KR100698735B1 KR 100698735 B1 KR100698735 B1 KR 100698735B1 KR 1020050109012 A KR1020050109012 A KR 1020050109012A KR 20050109012 A KR20050109012 A KR 20050109012A KR 100698735 B1 KR100698735 B1 KR 100698735B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wiring
- aluminum wiring
- semiconductor device
- aluminum
- Prior art date
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000007598 dipping method Methods 0.000 claims abstract description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims description 34
- 230000004888 barrier function Effects 0.000 claims description 30
- 238000002161 passivation Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 172
- 230000008569 process Effects 0.000 abstract description 47
- 239000011241 protective layer Substances 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 6
- 239000010408 film Substances 0.000 description 57
- 239000000463 material Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 9
- 238000007517 polishing process Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법은, 제1 알루미늄배선이 포함된 제1 배선절연막층; 절연막층; 접속메탈과 상기 접속메탈 위로 형성된 제2 알루미늄배선이 포함된 제2 배선절연막층; 보호막층이 아래로부터 순차적으로 적층된 반도체 소자에 관한 것으로서, 상기 보호막층이 제거되고, 상기 제2 알루미늄배선이 노출되도록 상기 제2 배선절연막층이 상기 접속메탈 높이까지 제거되는 제1 식각 단계; 상기 노출된 제2 알루미늄배선이 제거되는 디핑 단계; 및 상기 접속메탈이 포함된 일부 제2 배선절연막층, 절연막층이 제거되고, 상기 제1 알루미늄배선이 노출되도록 상기 제1 배선절연막층이 제거되는 제2 식각 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 알루미늄배선을 포함한 층 및 이에 인접된 층들을 분리함에 있어서, 원하는 영역까지 분리면을 고르게 제거할 수 있고, 층별로 역공정을 정밀하게 수행할 수 있게 되는 효과가 있다. 또한, 본 발명에 의하면, 불량 분석 데이터의 신뢰성이 확보되고, 제품 품질 관리가 용이해져 제품 생산성이 향상되는 효과가 있다.
Description
도 1은 종래의 알루미늄 배선이 제거되기 전의 반도체 소자를 이루는 층구조를 예시적으로 도시한 측단면도.
도 2는 종래 반도체 소자의 알루미늄 배선 제거 공정 중에서 드라이 에칭 공정 후의 반도체 소자의 형태를 도시한 측단면도.
도 3은 종래 반도체 소자의 알루미늄 배선 제거 공정 중에서 폴리싱 공정 후의 반도체 소자의 형태를 도시한 측단면도.
도 4는 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법을 도시한 흐름도.
도 5는 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법이 적용되기 전의 반도체 소자를 이루는 층구조를 예시적으로 도시한 측단면도.
도 6은 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 중에서 제1 에칭처리 공정 후의 반도체 소자의 형태를 도시한 측단면도.
도 7은 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층 별 제거 방법 중에서 디핑처리 공정 후의 반도체 소자의 형태를 도시한 측단면도.
도 8은 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 중에서 제2 에칭처리 공정 후의 반도체 소자의 형태를 도시한 측단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
100: 제1배선절연막층 110: 제1배리어메탈막
120: 제1알루미늄배선 130: 제1상측절연막
200: 절연막층 300: 제2배선절연막층
310: 접속메탈 320: 제2배리어메탈막
330: 제2알루미늄배선 340: 제2상측절연막
410: 제1보호막층 420: 제2보호막층
본 발명은 반도체 소자의 공정에 관한 것으로서, 보다 상세하게는 반도체 소자의 불량 분석을 위하여 반도체층을 층별로 제거해나가는 역공정(layer-by-layer de-processing)의 경우, 원하는 레이어까지 정확하면서도 전체면을 고르게 제거해나가는 층간 분리/제거 기술에 관한 것이다.
보통, 소정의 공정을 거친 반도체 소자는 불량 분석 공정을 거치게 되는데, 불량 분석 공정이란 반도체 소자의 몰딩 부분 또는 그 이하의 내층을 순서대로 제 거해 나가면서 소자 영역 및 배선 패턴 등을 검사하는 공정을 의미한다.
이렇게 반도체 소자 공정 상 불량을 규명함으로써 생산성 향상에 기여할 수 있으며, 불량 분석 결과는 즉시 제조 공정에 반영됨으로써 제품 품질 관리가 용이해지고, 제품의 신뢰성이 확보되며, 생산 비용이 절감되어 전체 생산 효율을 증대시킬 수 있게 된다.
현재, 반도체 소자는 그 종류가 다양화되고, 박막(thin film), 산화(oxidation), 확산(diffusion), 이온 주입(ion implantation), 노광(lithography), 식각(etching), 소자격리(device isolation), 접촉 저항 및 금속(contact resistance and metallization) 등의 공정 기술이 발전으로 인하여 고집적화 및 경박단소화되는 추세이다.
이러한 추세에 따라, 반도체 소자의 불량 분석 공정에도 복잡하고 정교한 기술이 요구되고 있으며, 분리하고자 하는 층의 종류에 따라 다양화된 역공정 기술이 사용되고 있다.
예를 들어, 알루미늄 배선이 여러 층으로 형성된 반도체 소자 상에서 역공정을 처리하는 종래의 기술을 살펴보면 다음과 같다.
도 1은 종래의 알루미늄 배선이 제거되기 전의 반도체 소자를 이루는 층구조를 예시적으로 도시한 측단면도이다.
도 1에 도시된 반도체 소자는 알루미늄 배선이 형성된 일부 층만을 도시한 것으로서, 아래로부터 제1배선절연막층(10), 절연막층(20), 제2배선절연막층(30), 제1보호막층(41) 및 제2보호막층(42)의 층구조를 이루며, 제1배선절연막층(10)에는 제1상측절연막(16), 제1알루미늄배선(14)과 제1배리어메탈막(12)이 형성된다.
또한, 상기 제2배선절연막층(30)에는 제2상측절연막(34), 제2알루미늄배선(33)과 제2배리어메탈막(32)이 포함되며, 제2배리어메탈막(32)의 밑으로는 접속메탈(31)이 형성되어 있다.
우선, 상기 반도체 소자의 상면으로 드라이 에칭이 처리되는데, 에칭 시간은 일반적으로 약 14분으로 설정되며, 드라이 에칭 공정을 통하여 제2 보호막층(42)과 제1 보호막층(41)이 제거된다.
도 2는 종래 반도체 소자의 알루미늄 배선 제거 공정 중에서 드라이 에칭 공정 후의 반도체 소자의 형태를 도시한 측단면도이다.
이어서, 상기 제2 상측절연막(34)과 제2 알루미늄배선(33)을 제거하기 위하여 기계적 표면연마(mechanical polishing) 공정이 처리되며, 기계적 표면연마 공정을 통하여 제2 배리어메탈막(32)이 외부로 개방된 상태가 된다.
도 3은 종래 반도체 소자의 알루미늄 배선 제거 공정 중에서 폴리싱 공정 후의 반도체 소자의 형태를 도시한 측단면도이다.
이후로, 하부 층들은 층의 종류에 따른 제거 기술이 각각 적용되어 역공정이 진행되는데, 도 3에 도시된 것처럼, 폴리싱 공정 후의 전체 면은 고르지 않게 된다.
이는 상기 제2 상측절연막(34)과 제2 알루미늄배선(33)이 그 이외의 영역, 즉 제2 배선절연막층(30)과 폴리싱 정도의 차이를 가지므로 시간 당 제거되는 층의 두께가 일정치 않게 되고, 상기 제2 상측절연막(34)과 제2 알루미늄배선(33)을 기 점으로 먼 곳에 위치되는 제2 배선절연막층(30)일수록 많이 절삭된다.
따라서, 도 3에 도시된 것처럼, 제2 배선절연막층(30)은 평행하게 절삭되지 못하고 하향하게 기울어진 면을 이룬다.
이와 같이, 국지적으로 상당한 두께(보통, 1 μm 이상)를 가지는 소자층이 있는 경우, 제2 배선절연막층(30)이 고르지 않게 절삭될 뿐만 아니라 절연막층(20) 및 제1 배선절연막층(10), 또는 배선 패턴 영역(12, 14, 16)까지 침범하여 과도하게 절삭되는 경우가 발생하기도 한다.
특히, 기계적 표면연마 공정은 수작업에 의존하는 것으로서, 재현성이 보장되기 어렵고 공정 자체가 비정확하여 신뢰성을 확보하기 어렵다는 단점이 있다.
전술한 경우들처럼, 기계적 표면연마 공정 후의 전체 면이 고르지 않게 되면, 이후의 하부 층들을 분리함에 있어서 층간 구분이 명확하지 않게 되고, 층별로 차별화되는 분리 공정을 적용시키기 어렵게 되어 층간 분리가 정확히 이루어지지 않는다.
따라서, 불량 분석 또한 정교하게 이루어질 수 없게 된다.
이에, 본 발명은 수작업에 의존하는 기계적 표면연마 공정을 배제하고, 절연막층, 알루미늄 배선, 배리어메탈막, 배선절연막층의 두께, 재질을 고려하여 차별화된 역공정 기술을 도입함으로써 배선 패턴을 포함한 층과 이에 인접된 층을 의도한 영역까지 고르게 제거해 나갈 수 있는 반도체 소자의 층별 분리/제거 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법은, 제1 알루미늄배선이 포함된 제1 배선절연막층; 절연막층; 접속메탈과 상기 접속메탈 위로 형성된 제2 알루미늄배선이 포함된 제2 배선절연막층; 보호막층이 아래로부터 순차적으로 적층된 반도체 소자에 관한 것으로서, 상기 보호막층이 제거되고, 상기 제2 알루미늄배선이 노출되도록 상기 제2 배선절연막층이 상기 접속메탈 높이까지 제거되는 제1 식각 단계; 상기 노출된 제2 알루미늄배선이 제거되는 디핑 단계; 및 상기 접속메탈이 포함된 일부 제2 배선절연막층, 절연막층이 제거되고, 상기 제1 알루미늄배선이 노출되도록 상기 제1 배선절연막층이 제거되는 제2 식각 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법에 있어서, 상기 절연막층; 상기 접속메탈과 상기 알루미늄배선이 포함된 배선절연막층은 반복되어 적층되는 층들로서, 마지막 알루미늄배선이 노출될 때까지 상기 제1 식각 단계, 상기 디핑 단계 및 상기 제2 식각 단계가 반복 처리되어 순차적으로 제거되는 것을 특징으로 한다.
또한, 본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 중에서, 상기 디핑 단계는 70 ℃ 내지 80 ℃의 온도로 가열된 인산이 사용되어 상기 제2 알루미늄배선이 초당 0.2 μm 내지 0.25 μm의 두께로 제거되는 것을 특징으로 한다.
또한, 본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방 법에 있어서, 상기 제1 알루미늄배선 및 상기 제2 알루미늄배선은 상면에 상측절연막이 형성되고 저면에 배리어메탈(Barrier Metal)막이 형성되며, 상기 제1 알루미늄배선의 상면 및 저면에 형성된 상측절연막과 배리어메탈막은 상기 디핑 단계에서 상기 제1 알루미늄배선과 함께 제거되는 것을 특징으로 한다.
또한, 본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법에 있어서, 상기 제1 배선절연막층은 상기 제1 알루미늄배선의 밑면보다 0.5 μm 내지 1.5 μm의 두께 위로 식각되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법에 대하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법을 도시한 흐름도이고, 도 5는 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법이 적용되기 전의 반도체 소자를 이루는 층구조를 예시적으로 도시한 측단면도이다.
우선, 도 5를 참조하여 본 발명의 실시예가 적용되는 반도체 소자의 층구조 및 각 층의 기능에 대하여 간단히 살펴보기로 한다.
도 5에 의하면, 본 발명의 실시예에 따른 배선패턴 제거 방법이 적용되기 전의 반도체 소자는 알루미늄배선이 형성된 일부 층만을 도시한 것으로서, 아래로부터 제1배선절연막층(100), 절연막층(200), 제2배선절연막층(300) 및 보호막층(400)을 포함하여 이루어지며, 상기 보호막층(400)은 제1 보호막층(410)과 제2 보호막층(420)으로 구성된다.
상기 제1 배선절연막층(100)의 영역에는 제1 알루미늄배선(120)이 형성되는데, 상기 제1 알루미늄배선(120)의 저면에는 제1 배리어메탈막(110)이 형성되고, 상면에는 제1 상측절연막(130)이 형성된다.
또한, 상기 제2 배선절연막층(300)의 영역에는 접속메탈(310)과 제2 알루미늄배선(330)이 형성되며, 제2 알루미늄배선(330)은 제1 알루미늄배선(120)과 같이 상하면으로 각각 제2 상측절연막(340)과 제2 배리어메탈막(320)이 형성된다.
상기 접속메탈(310)은 제2 배리어메탈막(320)과 접촉된다.
상기 제2 보호막층(420)은 TEOS(Tetraethyl orthosilicate) 재질로 이루어지며, 가령 TV-TEOS가 이용될 수 있다.
상기 제2 보호막층(420)은 일종의 산화막으로서, TEOS(Si(C2H5O4))를 O3와 함께 공급하면 반도체 웨이퍼 상에서 생성된 산소기가 TEOS와 반응하여 SiO2와 휘발성 부산물을 생성시킨다. 이때, O3에 대하여 TEOS의 비율이 클수록 TEOS를 산화시키는 반응성 산소기가 많아져서 양질의 산화막이 만들어진다.
이렇게 생성된 제2 보호막층(420)은 단차피복성(step coverage)이 우수하고 틈새를 공백(void)없이 잘 채우게 되므로 보호막으로서 충실한 기능을 제공한다.
상기 제1 보호막층(410)은 제2 보호막층(420)과 제2 배선절연막층(300) 사이에 형성되고, 질화 규소 재질로 이루어지는데, 가령, TV-SiN이 이용될 수 있다.
상기 제2 알루미늄배선(330)의 제2 상측절연막(340)은 ARC(Anti Reflection Coating layer)-TiN의 재질로 형성되는데, 제2 상측절연막(340)은 포토레지스트 공 정 시 조사되는 빛의 반사율을 저하시킨다.
상기 제2 알루미늄배선(330)은 알루미늄 재질로 증착되며, 고 에너지의 알루미늄 입자를 기판에 충돌시켜 외부로 유출되는 원자와 분자가 박막가 형성하도록 하는 스퍼터링(Sputtering) 공법이 이용될 수 있다.
상기 제2 배리어메탈막(320)은 TiN 또는 Ti의 재질로 이루어지고, 제2 알루미늄배선(330)과 접속메탈(310)과의 접합성을 향상시킨다.
상기 제2 배선절연막층(300)은 IMD(Intermetal dielectric) 유전체에 속하며, FSG(FxSiOy; Fluorinated Silicate Glass) 또는 USG(Undoped silicated Galss) 재질로 이루어진다.
상기 FSG는 CVD(Chemical Vapor Deposition; 화학 기상 증착) 방법으로 형성되며, 실레인(SiH4) 가스와 산소를 주입하여 SiO2 박막을 형성시킬 때 SiF4를 추가적으로 첨가하여 형성시킨다. FSG는 경화 시, 부식성 물질이나 기타 휘발성 부산물들을 발생시키지 않고 틈새 채우기(gap-filling), 접착력 및 평탄화가 잘 일어나는 등의 특성을 가진다.
상기 21 배리어메탈막(320)은 Ti 또는 TiN의 재질로 형성되는 막으로서, 상하층과의 접착성을 좋게 하고, 저항을 낮춰주는 역할을 한다.
그리고, 상기 접속메탈(310)은 비아홀(컨택(contact)홀)로서, 텅스텐(W)의 재질로 이루어지고, 상측의 제2 알루미늄배선(330)과 하측의 제1 알루미늄배선(120)을 통전시킨다.
상기 접속메탈(310)의 하단부 면으로는 상측의 제2 배선절연막층(300)과 하측의 제1 배선절연막층(100)을 분리시키는 절연막층(200)이 형성되며, 절연막층(200)은 TEOS 재질로 증착되는 것이 일반적이다.
그 이하의 제1 상측절연막(130), 제1 알루미늄배선(120), 제1 배리어메탈막(110) 및 제1 배선절연막층(100)은 전술한 제2 상측절연막(340), 제2 알루미늄배선(330), 제2 배리어메탈막(320) 및 제2 배선절연막층(300)과 형성되는 위치가 다를 뿐 그 재질과 기능은 동일하므로 반복되는 설명은 생략하기로 한다.
이어서, 도 4, 도 6 내지 도 8을 참조하여 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법에 대하여 설명한다.
처음으로, 보호막층(400)과 제2 배선절연막층(300) 일부를 제거하기 위하여 제1 에칭 공정이 수행되는데(S100), 제1 에칭 공정은 드라이 에칭이 이용되며 약 20분간 수행된다.
상기 보호막층(100)과 제2 배선절연막층(300)은 증착된 금속 등의 비정질이나 다결정 물질들로서, 습식 식각을 하게 되면 등방성 식각 특성으로 인하여 동일한 수평/수직 비율로 식각되므로 원하는 모양의 식각 형상이 이루어지기 어렵다.
이러한 이유로 제1 에칭 공정은 드라이 에칭이 이용되며, 드라이 에칭으로는 이온 충격에 의한 물리적 방법, 플라즈마 속에서 발생된 반응 물질에 의한 화학적 방법 등이 있다.
본 발명의 실시예에서 사용되는 드라이 에칭은 RIE(Reactive Ion Etcher: 반응 이온 식각 장치)를 이용하여 수행되는 것이 바람직한데, RIE란 식각될 반도체 소자가 고주파 전류가 공급되는 하단 전극판 위에 장착되고, 접지된 반응 용기에 상단 전극판이 위치되는 구조를 가진다.
식각될 반도체 소자가 장착된 전극의 면적이 다른 전극 면적에 비하여 매우 작으므로 큰 전압이 반도체 소자 측 전극으로 유기되어, 양전하의 이온들이 빠르게 가속된 후 반도체 소자 면에 충돌된다. 식각 작용을 일으킬 정도의 이온 운동 에너지는 수백 eV 정도로, RIE는 100 ~ 1000 eV 에너지를 가지도록 이온들을 가속시킨 후 반도체 소자 면에 충돌시킨다.
상기 제1 에칭 공정이 수행됨에 따라 순차적으로 상기 제2 보호막층(420), 제1 보호막층(410)이 제거되고(S110), 이어서 제2 배선절연막층(300)이 제거되는데, 제2 배선절연막층(300)은 접속메탈(310)의 상단부까지 제거된다(S120).
도 6은 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 중에서 제1 에칭처리 공정 후의 반도체 소자의 형태를 도시한 측단면도이다.
도 6에 도시된 것처럼, 약 20분이 경과된 후 제1 에칭 공정이 종료된 상태에서(S130), ARC-TiN 재질의 제2 상측절연막(340), 제2 알루미늄배선(330) 및 Ti 계열의 제2 배리어메탈막(320)은 제거되지 않고 잔존한다.
상기 제1 에칭 공정이 처리된 후, 다음으로 디핑(dipping) 공정이 수행된다(S140).
디핑 공정은 반도체층 제거용 용액이 주입된 수직 반응로에 상기 제2 상측절연막(340), 제2 알루미늄배선(330) 및 제2 배리어메탈막(320)을 담금으로써 반도체 층 제거용 용액과의 반응을 유도하는 공정으로서, 상기 반도체층 제거용 용액으로는 70 ℃ 내지 80 ℃의 온도로 가열된 인산이 사용된다.
상기 제2 상측절연막(340), 제2 알루미늄배선(330) 및 제2 배리어메탈막(320)은 약 5초 동안 인산에 담궈진다(S150).
이렇게 5초 동안 담금이 시행되는 이유는, 제시된 온도의 인산에서 제2 상측절연막(340), 제2 알루미늄배선(330) 및 제2 배리어메탈막(320)은 초당 0.2 μm 내지 0.25 μm의 두께로 제거되는 것으로 측정되었으므로, 약 1.2 μm의 두께로 형성되는 상기 영역들(340, 330, 320)은 약 5초간의 디핑 공정을 통하여 정확하게 층별로 제거될 수 있다(S160).
도 7은 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 중에서 디핑처리 공정 후의 반도체 소자의 형태를 도시한 측단면도로서, 도 7에 의하면, 접속메탈(310) 상면의 높이로 제2 배선절연막층(300)이 수평을 이루어 층간 분리되어 있음을 확인할 수 있다.
이어서, 제2 에칭 공정이 수행되는데(S170), 제2 에칭 공정은 드라이 에칭이 이용되며 약 18분간 수행된다.
상기 제2 에칭 공정이 수행됨에 따라 상기 제1 에칭 공정 상에서 일부 제거된 나머지 제2 배선절연막층(300)이 제거되고, 이어서, 절연막층(200)이 제거된다.
상기 절연막층(200)이 제거되면, 제1 배선절연막층(100)이 에칭되는데, 제1 배리어메탈막(110) 정도의 높이까지 제거된다(S180).
상기 제2 에칭 공정 상에서 제거되지 않고 남겨지는 제1 배선절연막층(100) 의 두께는 1 μm 내외가 되며, 이렇게 제1 배선절연막층(100)을 일부 남겨두는 것은, 이후에 폴리싱 공정 등이 수행되는 경우 제1 배선절연막층(100) 이하 층과의 완충 영역을 형성하기 위한 것이다.
도 8은 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 중에서 제2 에칭처리 공정 후의 반도체 소자의 형태를 도시한 측단면도이다.
도 8에 도시된 것처럼, 제2 공정이 끝난 후, ARC-TiN 재질의 제1 상측절연막(130), 제1 알루미늄배선(120), Ti 계열의 제1 배리어메탈막(110) 그리고 약 1 μm 두께의 제1 배선절연막층(100)만이 남겨진 채 그 상층은 제거된 형태를 이루게 되는데(S190), 전술한 바와 같이 폴리싱 공정 등과 같은 다른 제거 공정들이 진행되어 반도체 소자 층까지 역공정이 진행될 수 있다.
본 발명에 의하면, 알루미늄배선을 제거해 나감에 있어서, 원하는 층까지 정확하게 분리가 가능해지고, 국지적 배선이 형성된 곳이 있더라도 영향을 받지 않고 전체면을 고르게 제거해나갈 수 있으므로, 이후에 진행되는 반도체 소자층까지의 역공정 기술이 정교하고 원활하게 진행될 수 있다(즉, 본 발명에 의한 알루미늄배선을 포함한 금속층 제거 기술은 이후의 역공정에서 기존의 방법들과 조합이 가능한 기술이다).
이상에서, 설명된 본 발명의 실시예에 따른 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법은 제1 배리어메탈막(110)까지 형성된 제1 배선절연막층(100)까지 제거되는 경우로 한정하여 설명하였으나, 일반적으로 반도체 소자는 보 호막(100) 이후로 배선절연막층(상측절연막(340 또는 130), 알루미늄배선(330 또는 120) 및 배리어메탈막(320 또는 110)을 포함함)(300 또는 100), 절연막층(200)이 반복되어 형성되며, 이러한 경우에도 본 발명에 의한 배선패턴 제거 방법이 반복적으로 적용될 수 있음에 유의하여야 한다.
예를 들어, 상기 도 8을 기준으로 하여, 상기 제1 배리어메탈막(110) 밑으로 다시 제2 접속메탈(도시되지 않음)이 형성되고, 제2 접속메탈을 포함하는 제1 배선절연막층의 나머지 부분(도시되지 않음)이 존재하며, 그 밑으로 제3 상측절연막(이후의 적층 구조물들은 도시되지 않음), 제3 알루미늄배선, 제3 배리어메탈막 그리고 제3 배선절연막층이 반복되어 형성된 구조라고 가정하면, 디핑 공정이 다시 수행되어 제1 상측절연막(130), 제1 알루미늄배선(120) 및 제1 배리어메탈막(110)이 제거되고, 에칭 공정이 다시 수행되어 제2 접속메탈, 제3 배선절연막층의 일부(즉, 제3 상측절연막 까지의 제3 배선절연막층)가 제거된다.
따라서, 제3 상측절연막, 제3 알루미늄배선 및 제3 배리어메탈막이 도 8과 같은 형태를 다시 이루게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에 서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의한 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법에 의하면, 알루미늄배선을 포함한 층 및 이에 인접된 층들을 분리/제거함에 있어서, 원하는 영역까지 분리면을 고르게 제거할 수 있고, 층간 분리가 명확하게 이루어지므로 이후의 역공정을 정밀하게 수행할 수 있게 되는 효과가 있다.
또한, 본 발명에 의하면, 반도체 소자의 층간 영역이 정확히 구분되어 알루미늄 배선이 제거되므로, 불량 분석 데이터의 신뢰성이 확보되고, 제품 품질 관리가 용이해져 제품 생산성이 향상되는 효과가 있다.
Claims (5)
- 제1 알루미늄배선이 포함된 제1 배선절연막층; 절연막층; 접속메탈과 상기 접속메탈 위로 형성된 제2 알루미늄배선이 포함된 제2 배선절연막층; 보호막층이 아래로부터 순차적으로 적층된 반도체 소자에 있어서,상기 보호막층이 제거되고, 상기 제2 알루미늄배선이 노출되도록 상기 제2 배선절연막층이 상기 접속메탈 높이까지 제거되는 제1 식각 단계;70 ℃ 내지 80 ℃의 온도로 가열된 인산이 사용되어 상기 노출된 제2 알루미늄배선이 제거되는 디핑 단계; 및상기 접속메탈이 포함된 일부 제2 배선절연막층, 절연막층이 제거되고, 상기 제1 알루미늄배선이 노출되도록 상기 제1 배선절연막층이 제거되는 제2 식각 단계를 포함하는 것을 특징으로 하는 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법.
- 제1항에 있어서,상기 절연막층; 상기 접속메탈과 상기 알루미늄배선이 포함된 배선절연막층은 반복되어 적층되는 층들로서,마지막 알루미늄배선이 노출될 때까지 상기 제1 식각 단계, 상기 디핑 단계 및 상기 제2 식각 단계가 반복 처리되어 순차적으로 제거되는 것을 특징으로 하는 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법.
- 제1항에 있어서, 상기 디핑 단계는70 ℃ 내지 80 ℃의 온도로 가열된 인산이 사용되어 상기 제2 알루미늄배선이 초당 0.2 μm 내지 0.25 μm의 두께로 제거되는 것을 특징으로 하는 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법.
- 제1항에 있어서, 상기 제1 알루미늄배선 및 상기 제2 알루미늄배선은상면에 상측절연막이 형성되고 저면에 배리어메탈(Barrier Metal)막이 형성되며, 상기 제1 알루미늄배선의 상면 및 저면에 형성된 상측절연막과 배리어메탈막은 상기 디핑 단계에서 상기 제1 알루미늄배선과 함께 제거되는 것을 특징으로 하는 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법.
- 제1항에 있어서,상기 제1 배선절연막층은 상기 제1 알루미늄배선의 밑면보다 0.5 μm 내지 1.5 μm의 두께 위로 식각되는 것을 특징으로 하는 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109012A KR100698735B1 (ko) | 2005-11-15 | 2005-11-15 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109012A KR100698735B1 (ko) | 2005-11-15 | 2005-11-15 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100698735B1 true KR100698735B1 (ko) | 2007-03-23 |
Family
ID=41564177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050109012A KR100698735B1 (ko) | 2005-11-15 | 2005-11-15 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100698735B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216213A (ja) * | 1993-01-18 | 1994-08-05 | Sharp Corp | 半導体素子の特性測定方法 |
| KR0123851B1 (ko) * | 1994-04-22 | 1997-11-25 | 김주용 | 반도체소자에서 반도체기판의 결함분석방법 |
| KR20010066391A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 |
| KR20060008038A (ko) * | 2004-07-23 | 2006-01-26 | 주식회사 하이닉스반도체 | 반도체 소자의 불량 검출방법 |
-
2005
- 2005-11-15 KR KR1020050109012A patent/KR100698735B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216213A (ja) * | 1993-01-18 | 1994-08-05 | Sharp Corp | 半導体素子の特性測定方法 |
| KR0123851B1 (ko) * | 1994-04-22 | 1997-11-25 | 김주용 | 반도체소자에서 반도체기판의 결함분석방법 |
| KR20010066391A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 |
| KR20060008038A (ko) * | 2004-07-23 | 2006-01-26 | 주식회사 하이닉스반도체 | 반도체 소자의 불량 검출방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020010066391 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| US5952723A (en) | Semiconductor device having a multilevel interconnection structure | |
| US20090104774A1 (en) | Method of manufacturing a semiconductor device | |
| US5489553A (en) | HF vapor surface treatment for the 03 teos gap filling deposition | |
| JPH11297686A (ja) | 半導体装置の製造方法 | |
| US8993440B2 (en) | Method of manufacturing a semiconductor device with processes carried out without atmospheric exposure | |
| KR20080112041A (ko) | 반도체 소자의 제조방법 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| US5635425A (en) | In-situ N2 plasma treatment for PE TEOS oxide deposition | |
| EP1035568B1 (en) | Method of plasma processing | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| US6303192B1 (en) | Process to improve adhesion of PECVD cap layers in integrated circuits | |
| US5858882A (en) | In-situ low wafer temperature oxidized gas plasma surface treatment process | |
| JP2003273212A (ja) | 積層構造体およびその製造方法 | |
| TWI229918B (en) | Method of forming an inter-metal dielectric layer in an interconnect structure | |
| US20050095828A1 (en) | Process for sealing plasma-damaged, porous low-k materials | |
| CN100353522C (zh) | 增强表面附着性及故障模式分析的新式元件结构 | |
| KR100698735B1 (ko) | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 | |
| US6162722A (en) | Unlanded via process | |
| US6982226B1 (en) | Method of fabricating a contact with a post contact plug anneal | |
| KR20000044890A (ko) | 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 | |
| US20080157366A1 (en) | Semiconductor device and fabricating method thereof | |
| KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
| US7951706B2 (en) | Method of manufacturing metal interconnection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |