JPH06216213A - 半導体素子の特性測定方法 - Google Patents
半導体素子の特性測定方法Info
- Publication number
- JPH06216213A JPH06216213A JP551793A JP551793A JPH06216213A JP H06216213 A JPH06216213 A JP H06216213A JP 551793 A JP551793 A JP 551793A JP 551793 A JP551793 A JP 551793A JP H06216213 A JPH06216213 A JP H06216213A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- etching
- metal wiring
- plasma
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 プラズマエッチングによる素子特性劣化の無
い、高信頼性の半導体素子測定方法を提供する。 【構成】 ナイトライド膜9をプラズマエッチングによ
り少なくとも500Å以下の膜厚となるまでエッチング
する工程と、残りのナイトライド膜9をフッ酸系のエッ
チング液、例えばバッファードフッ酸によりエッチング
してAl電極5,6,7表面を露出させる工程とを含ん
でなることを特徴とする。また、ナイトライド膜9をプ
ラズマエッチングにより少なくとも500Å以下の膜厚
となるまでエッチングする工程と、Al電極5上のナイ
トライド膜9’の一部と、Al電極5またはこれに接続
されるパッドとの間に電圧印加して、前記ナイトライド
膜9’の一部を破壊させてAl電極5の表面を露出させ
る工程と、を含んでなることを特徴とする。
い、高信頼性の半導体素子測定方法を提供する。 【構成】 ナイトライド膜9をプラズマエッチングによ
り少なくとも500Å以下の膜厚となるまでエッチング
する工程と、残りのナイトライド膜9をフッ酸系のエッ
チング液、例えばバッファードフッ酸によりエッチング
してAl電極5,6,7表面を露出させる工程とを含ん
でなることを特徴とする。また、ナイトライド膜9をプ
ラズマエッチングにより少なくとも500Å以下の膜厚
となるまでエッチングする工程と、Al電極5上のナイ
トライド膜9’の一部と、Al電極5またはこれに接続
されるパッドとの間に電圧印加して、前記ナイトライド
膜9’の一部を破壊させてAl電極5の表面を露出させ
る工程と、を含んでなることを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の電気特性を
計測する測定方法に関し、特にメタル配線上にナイトラ
イド膜を有する半導体素子の測定時にナイトライド膜を
除去し、メタル配線を露出させる方法に関する。
計測する測定方法に関し、特にメタル配線上にナイトラ
イド膜を有する半導体素子の測定時にナイトライド膜を
除去し、メタル配線を露出させる方法に関する。
【0002】
【従来の技術】従来の技術について、図4を参照して説
明する。図4は従来例によるNPNトランジスタの断面
図である。
明する。図4は従来例によるNPNトランジスタの断面
図である。
【0003】図4に示すように、N型エピ層1にP+拡
散層2が形成され、このP+拡散層2内にさらにN+拡散
層3が形成されている。また、N型エピ層1の他の部分
にN+拡散層4が形成されている。
散層2が形成され、このP+拡散層2内にさらにN+拡散
層3が形成されている。また、N型エピ層1の他の部分
にN+拡散層4が形成されている。
【0004】上記N+拡散層3、P+拡散層2及びN+拡
散層4それぞれに対し、エミッタ電極、ベース電極及び
コレクタ電極となるAl電極5,6,7を設けている。
8は酸化膜、9はナイトライド膜である。ナイトライド
膜の膜厚は数千Å〜数μmである。
散層4それぞれに対し、エミッタ電極、ベース電極及び
コレクタ電極となるAl電極5,6,7を設けている。
8は酸化膜、9はナイトライド膜である。ナイトライド
膜の膜厚は数千Å〜数μmである。
【0005】以上のような構造のNPNトランジスタに
対し、Al電極5,6,7上にプローブ針を立てて電気
的特性の測定をする場合には、まず、Al電極5,6,
7上のナイトライド膜9をプラズマエッチングによって
完全に除去してから行なっていた。
対し、Al電極5,6,7上にプローブ針を立てて電気
的特性の測定をする場合には、まず、Al電極5,6,
7上のナイトライド膜9をプラズマエッチングによって
完全に除去してから行なっていた。
【0006】
【発明が解決しようとする課題】ところで、前途のプラ
ズマエッチングによりナイトライド膜9を完全にエッチ
ングする場合、Al電極5,6,7が露出する際にプラ
ズマイオンが酸化膜8を通してPN接合面に浸透するた
め素子にダメージを与え素子特性が劣化するという問題
があった。
ズマエッチングによりナイトライド膜9を完全にエッチ
ングする場合、Al電極5,6,7が露出する際にプラ
ズマイオンが酸化膜8を通してPN接合面に浸透するた
め素子にダメージを与え素子特性が劣化するという問題
があった。
【0007】そこで本発明の目的は、プラズマエッチン
グによる半導体素子特性の劣化が無い特性測定方法を提
供することにある。
グによる半導体素子特性の劣化が無い特性測定方法を提
供することにある。
【0008】
【課題を解決するための手段】前記目的を達成するため
に本発明は、メタル配線上にナイトライド膜を有する半
導体素子の特性測定方法において、前記ナイトライド膜
をプラズマエッチングにより少なくとも500Å以下の
膜厚となるまでエッチングする工程と、残りのナイトラ
イド膜をフッ酸系のエッチング液によりエッチングして
前記メタル配線表面を露出させる工程と、前記露出とし
たメタル配線部にて特性測定を行なう工程と、を含んで
なることを特徴とする。
に本発明は、メタル配線上にナイトライド膜を有する半
導体素子の特性測定方法において、前記ナイトライド膜
をプラズマエッチングにより少なくとも500Å以下の
膜厚となるまでエッチングする工程と、残りのナイトラ
イド膜をフッ酸系のエッチング液によりエッチングして
前記メタル配線表面を露出させる工程と、前記露出とし
たメタル配線部にて特性測定を行なう工程と、を含んで
なることを特徴とする。
【0009】また、メタル配線上にナイトライド膜を有
する半導体素子の特性測定方法において、前記ナイトラ
イド膜をプラズマエッチングにより少なくとも500Å
以下の膜厚となるまでエッチングする工程と、前記メタ
ル配線上の前記エッチング後のナイトライド膜の一部
と、前記メタル配線との間に電圧印加して、前記エッチ
ング後のナイトライド膜の一部を破壊して前記メタル配
線表面を露出させる工程と、前記露出したメタル配線部
にて特性測定行なう工程と、を含んでなることを特徴と
する。
する半導体素子の特性測定方法において、前記ナイトラ
イド膜をプラズマエッチングにより少なくとも500Å
以下の膜厚となるまでエッチングする工程と、前記メタ
ル配線上の前記エッチング後のナイトライド膜の一部
と、前記メタル配線との間に電圧印加して、前記エッチ
ング後のナイトライド膜の一部を破壊して前記メタル配
線表面を露出させる工程と、前記露出したメタル配線部
にて特性測定行なう工程と、を含んでなることを特徴と
する。
【0010】
【作用】前述のように、メタル配線表面が露出するの
は、ナイトライド膜がバッファードフッ酸によってエッ
チングされた後であり、従来のようにプラズマエッチン
グによって直接露出されるものではない。このため、従
来のようにメタル配線表面露出時に、半導体素子表面が
プラズマエッチングによるプラズマイオンによってダメ
ージを受けることは無く、高信頼性の特性測定方法を実
現できる。
は、ナイトライド膜がバッファードフッ酸によってエッ
チングされた後であり、従来のようにプラズマエッチン
グによって直接露出されるものではない。このため、従
来のようにメタル配線表面露出時に、半導体素子表面が
プラズマエッチングによるプラズマイオンによってダメ
ージを受けることは無く、高信頼性の特性測定方法を実
現できる。
【0011】また、メタル配線表面を露出させる他の手
段として、前述のようにナイトライド膜の一部を電圧印
加によって破壊する方法もある。この方法によっても、
メタル配線表面の露出はプラズマエッチングによるもの
ではないため、プラズマイオンによって半導体素子表面
がダメージを受けることは無く、高信頼性が得られる。
段として、前述のようにナイトライド膜の一部を電圧印
加によって破壊する方法もある。この方法によっても、
メタル配線表面の露出はプラズマエッチングによるもの
ではないため、プラズマイオンによって半導体素子表面
がダメージを受けることは無く、高信頼性が得られる。
【0012】
【実施例】本発明の一実施例について図1及び図2を参
照して説明する。図1及び図2は本実施例による測定方
法を説明するための断面図である。
照して説明する。図1及び図2は本実施例による測定方
法を説明するための断面図である。
【0013】なお、図4に示す従来例と同一機能部分に
は同一記号を付している。また、説明上、図4も参照す
る。
は同一記号を付している。また、説明上、図4も参照す
る。
【0014】本実施例は、まず、図4に示す状態からプ
ラズマエッチングによってナイトライド膜9をエッチン
グするが、この際、従来のようにナイトライド膜9を完
全にはエッチング除去せず、極く薄く(例えば500Å
以下)ナイトライド膜9’が残るようにする。この状態
を図1に示している。
ラズマエッチングによってナイトライド膜9をエッチン
グするが、この際、従来のようにナイトライド膜9を完
全にはエッチング除去せず、極く薄く(例えば500Å
以下)ナイトライド膜9’が残るようにする。この状態
を図1に示している。
【0015】次に、図2に示すように、バッファードフ
ッ酸によって残りのナイトライド膜9’をエッチングし
てAl電極5,6,7を露出させることにより、プロー
ビングを可能とする。
ッ酸によって残りのナイトライド膜9’をエッチングし
てAl電極5,6,7を露出させることにより、プロー
ビングを可能とする。
【0016】本実施例によれば、Al電極5,6,7の
露出時にPN接合面及びその上の酸化膜8上を覆うのは
バッファードフッ酸であり、従来のようにプラズマエッ
チングによるプラズマイオンがPN接合面に侵入するこ
とはない。従って従来の問題点であった素子の特性劣化
を防止できる。
露出時にPN接合面及びその上の酸化膜8上を覆うのは
バッファードフッ酸であり、従来のようにプラズマエッ
チングによるプラズマイオンがPN接合面に侵入するこ
とはない。従って従来の問題点であった素子の特性劣化
を防止できる。
【0017】なお、バッファードフッ酸の代わりにフッ
酸系のエッチング液を使用してもよい。
酸系のエッチング液を使用してもよい。
【0018】図3は本発明の他の実施例を説明するため
の図である。この例においても説明上、図1,4を参照
する。
の図である。この例においても説明上、図1,4を参照
する。
【0019】まず、図4に示す状態からプラズマエッチ
ングによって図1に示すようにナイトライド膜9’が極
く薄く残るようにする。この工程は図2の実施例と同一
であるので省略する。
ングによって図1に示すようにナイトライド膜9’が極
く薄く残るようにする。この工程は図2の実施例と同一
であるので省略する。
【0020】次に、ナイトライド膜9’を極く薄く残し
た状態で、プロービングしたい箇所のAl電極(ここで
は、Al電極5をとりあげる)上のナイトライド膜9
と、Al電極5につながる同一配線上で前記箇所の近傍
部もしくは、回路的に近いパッド部との間にプローブ針
を立てて、両者間に電圧を印加する。
た状態で、プロービングしたい箇所のAl電極(ここで
は、Al電極5をとりあげる)上のナイトライド膜9
と、Al電極5につながる同一配線上で前記箇所の近傍
部もしくは、回路的に近いパッド部との間にプローブ針
を立てて、両者間に電圧を印加する。
【0021】この電圧印加によってナイトライド膜9’
を部分的に破壊して、Al電極5の表面の一部10を露
出させる。
を部分的に破壊して、Al電極5の表面の一部10を露
出させる。
【0022】以上のようにして露出させたAl電極5の
表面にプロービングを行なって素子特性の測定を行な
う。
表面にプロービングを行なって素子特性の測定を行な
う。
【0023】本実施例によっても、Al電極の露出はプ
ラズマエッチングによらないため、従来のようにプラズ
マイオンがPN接合面に侵入することは無く、素子の特
性劣化は生じない。
ラズマエッチングによらないため、従来のようにプラズ
マイオンがPN接合面に侵入することは無く、素子の特
性劣化は生じない。
【0024】
【発明の効果】以上説明したように本発明によれば、メ
タル配線上にナイトライド膜を有する半導体の素子特性
測定時にナイトライド膜を一部除去する際、プラズマエ
ッチングによる素子特性の劣化を防止でき、高信頼性の
半導体素子測定方法を提供する。
タル配線上にナイトライド膜を有する半導体の素子特性
測定時にナイトライド膜を一部除去する際、プラズマエ
ッチングによる素子特性の劣化を防止でき、高信頼性の
半導体素子測定方法を提供する。
【図1】本発明の一実施例による素子測定方法を説明す
るためのNPNトランジスタ断面図である。
るためのNPNトランジスタ断面図である。
【図2】本発明の一実施例による素子測定方法を説明す
るためのNPNトランジスタ断面図である。
るためのNPNトランジスタ断面図である。
【図3】本発明の他の実施例による素子測定方法を説明
するためのNPNトランジスタ断面図である。
するためのNPNトランジスタ断面図である。
【図4】従来例による素子測定方法を説明するためのN
PNトランジスタ断面図である。
PNトランジスタ断面図である。
5,6,7 Al電極(メタル配線) 9 ナイトライド 9’ ナイトライド(プラズマエッチング後) 10 露出部
Claims (2)
- 【請求項1】 メタル配線上にナイトライド膜を有する
半導体素子の特性測定方法において、 前記ナイトライド膜をプラズマエッチングにより少なく
とも500Å以下の膜厚となるまでエッチングする工程
と、 残りのナイトライド膜をフッ酸系のエッチング液により
エッチングして前記メタル配線表面を露出させる工程
と、 前記露出したメタル配線部にて特性測定を行なう工程
と、 を含んでなることを特徴とする半導体素子の特性測定方
法。 - 【請求項2】 メタル配線上にナイトライド膜を有する
半導体素子の特性測定方法において、 前記ナイトライド膜をプラズマエッチングにより少なく
とも500Å以下の膜厚となるまでエッチングする工程
と、 前記メタル配線上の前記エッチング後のナイトライド膜
の一部と、前記メタル配線との間に電圧印加して、前記
エッチング後のナイトライド膜の一部を破壊して前記メ
タル配線表面を露出させる工程と、 前記露出したメタル配線部にて特性測定を行なう工程
と、 を含んでなることを特徴とする半導体素子の特性測定方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP551793A JPH06216213A (ja) | 1993-01-18 | 1993-01-18 | 半導体素子の特性測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP551793A JPH06216213A (ja) | 1993-01-18 | 1993-01-18 | 半導体素子の特性測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06216213A true JPH06216213A (ja) | 1994-08-05 |
Family
ID=11613387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP551793A Pending JPH06216213A (ja) | 1993-01-18 | 1993-01-18 | 半導体素子の特性測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06216213A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698735B1 (ko) * | 2005-11-15 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
-
1993
- 1993-01-18 JP JP551793A patent/JPH06216213A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698735B1 (ko) * | 2005-11-15 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 알루미늄 배선이 형성된 반도체 소자의 층별 제거 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5167778A (en) | Electrochemical etching method | |
JP2002190607A (ja) | 半導体装置及びその製造方法 | |
JPH06216213A (ja) | 半導体素子の特性測定方法 | |
JP3269536B2 (ja) | 半導体装置 | |
JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
JPH01219566A (ja) | プローブ・カード | |
JP3275595B2 (ja) | 半導体センサの製造方法 | |
JP3135968B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3351100B2 (ja) | 半導体装置の製造方法 | |
JP3109566B2 (ja) | 半導体装置の評価方法 | |
JP2906877B2 (ja) | 半導体装置及びその製造方法 | |
JP3533822B2 (ja) | 半導体力学量センサの製造方法 | |
JP3267478B2 (ja) | ツェナーザッピング用ダイオード | |
JPS6124245A (ja) | 半導体装置 | |
JPS5877234A (ja) | 半導体装置の製造方法 | |
JP3017049B2 (ja) | 半導体装置及びその製造方法 | |
JPS616843A (ja) | 半導体装置のコンタクトホ−ル形成方法 | |
JPH0778942A (ja) | 半導体装置 | |
JPH012323A (ja) | 半導体装置の製造方法 | |
JPH09153627A (ja) | 半導体力学センサ | |
JPH04139725A (ja) | 半導体装置の製造方法 | |
EP0718896A2 (en) | Photoelectric conversion semiconductor device | |
JPS59121945A (ja) | 半導体集積回路 | |
JPS6020904B2 (ja) | 半導体装置の製造方法 | |
JPH10172926A (ja) | エレクトロケミカルエッチング用ウエハ加工構造 |