JPH06216213A - 半導体素子の特性測定方法 - Google Patents

Abstract

(57)【要約】 【目的】 プラズマエッチングによる素子特性劣化の無
い、高信頼性の半導体素子測定方法を提供する。 【構成】 ナイトライド膜９をプラズマエッチングによ
り少なくとも５００Å以下の膜厚となるまでエッチング
する工程と、残りのナイトライド膜９をフッ酸系のエッ
チング液、例えばバッファードフッ酸によりエッチング
してＡｌ電極５，６，７表面を露出させる工程とを含ん
でなることを特徴とする。また、ナイトライド膜９をプ
ラズマエッチングにより少なくとも５００Å以下の膜厚
となるまでエッチングする工程と、Ａｌ電極５上のナイ
トライド膜９’の一部と、Ａｌ電極５またはこれに接続
されるパッドとの間に電圧印加して、前記ナイトライド
膜９’の一部を破壊させてＡｌ電極５の表面を露出させ
る工程と、を含んでなることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の電気特性を
計測する測定方法に関し、特にメタル配線上にナイトラ
イド膜を有する半導体素子の測定時にナイトライド膜を
除去し、メタル配線を露出させる方法に関する。

【０００２】

【従来の技術】従来の技術について、図４を参照して説
明する。図４は従来例によるＮＰＮトランジスタの断面
図である。

【０００３】図４に示すように、Ｎ型エピ層１にＰ⁺拡
散層２が形成され、このＰ⁺拡散層２内にさらにＮ⁺拡散
層３が形成されている。また、Ｎ型エピ層１の他の部分
にＮ⁺拡散層４が形成されている。

【０００４】上記Ｎ⁺拡散層３、Ｐ⁺拡散層２及びＮ⁺拡
散層４それぞれに対し、エミッタ電極、ベース電極及び
コレクタ電極となるＡｌ電極５，６，７を設けている。
８は酸化膜、９はナイトライド膜である。ナイトライド
膜の膜厚は数千Å〜数μｍである。

【０００５】以上のような構造のＮＰＮトランジスタに
対し、Ａｌ電極５，６，７上にプローブ針を立てて電気
的特性の測定をする場合には、まず、Ａｌ電極５，６，
７上のナイトライド膜９をプラズマエッチングによって
完全に除去してから行なっていた。

【０００６】

【発明が解決しようとする課題】ところで、前途のプラ
ズマエッチングによりナイトライド膜９を完全にエッチ
ングする場合、Ａｌ電極５，６，７が露出する際にプラ
ズマイオンが酸化膜８を通してＰＮ接合面に浸透するた
め素子にダメージを与え素子特性が劣化するという問題
があった。

【０００７】そこで本発明の目的は、プラズマエッチン
グによる半導体素子特性の劣化が無い特性測定方法を提
供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するため
に本発明は、メタル配線上にナイトライド膜を有する半
導体素子の特性測定方法において、前記ナイトライド膜
をプラズマエッチングにより少なくとも５００Å以下の
膜厚となるまでエッチングする工程と、残りのナイトラ
イド膜をフッ酸系のエッチング液によりエッチングして
前記メタル配線表面を露出させる工程と、前記露出とし
たメタル配線部にて特性測定を行なう工程と、を含んで
なることを特徴とする。

【０００９】また、メタル配線上にナイトライド膜を有
する半導体素子の特性測定方法において、前記ナイトラ
イド膜をプラズマエッチングにより少なくとも５００Å
以下の膜厚となるまでエッチングする工程と、前記メタ
ル配線上の前記エッチング後のナイトライド膜の一部
と、前記メタル配線との間に電圧印加して、前記エッチ
ング後のナイトライド膜の一部を破壊して前記メタル配
線表面を露出させる工程と、前記露出したメタル配線部
にて特性測定行なう工程と、を含んでなることを特徴と
する。

【００１０】

【作用】前述のように、メタル配線表面が露出するの
は、ナイトライド膜がバッファードフッ酸によってエッ
チングされた後であり、従来のようにプラズマエッチン
グによって直接露出されるものではない。このため、従
来のようにメタル配線表面露出時に、半導体素子表面が
プラズマエッチングによるプラズマイオンによってダメ
ージを受けることは無く、高信頼性の特性測定方法を実
現できる。

【００１１】また、メタル配線表面を露出させる他の手
段として、前述のようにナイトライド膜の一部を電圧印
加によって破壊する方法もある。この方法によっても、
メタル配線表面の露出はプラズマエッチングによるもの
ではないため、プラズマイオンによって半導体素子表面
がダメージを受けることは無く、高信頼性が得られる。

【００１２】

【実施例】本発明の一実施例について図１及び図２を参
照して説明する。図１及び図２は本実施例による測定方
法を説明するための断面図である。

【００１３】なお、図４に示す従来例と同一機能部分に
は同一記号を付している。また、説明上、図４も参照す
る。

【００１４】本実施例は、まず、図４に示す状態からプ
ラズマエッチングによってナイトライド膜９をエッチン
グするが、この際、従来のようにナイトライド膜９を完
全にはエッチング除去せず、極く薄く（例えば５００Å
以下）ナイトライド膜９’が残るようにする。この状態
を図１に示している。

【００１５】次に、図２に示すように、バッファードフ
ッ酸によって残りのナイトライド膜９’をエッチングし
てＡｌ電極５，６，７を露出させることにより、プロー
ビングを可能とする。

【００１６】本実施例によれば、Ａｌ電極５，６，７の
露出時にＰＮ接合面及びその上の酸化膜８上を覆うのは
バッファードフッ酸であり、従来のようにプラズマエッ
チングによるプラズマイオンがＰＮ接合面に侵入するこ
とはない。従って従来の問題点であった素子の特性劣化
を防止できる。

【００１７】なお、バッファードフッ酸の代わりにフッ
酸系のエッチング液を使用してもよい。

【００１８】図３は本発明の他の実施例を説明するため
の図である。この例においても説明上、図１，４を参照
する。

【００１９】まず、図４に示す状態からプラズマエッチ
ングによって図１に示すようにナイトライド膜９’が極
く薄く残るようにする。この工程は図２の実施例と同一
であるので省略する。

【００２０】次に、ナイトライド膜９’を極く薄く残し
た状態で、プロービングしたい箇所のＡｌ電極（ここで
は、Ａｌ電極５をとりあげる）上のナイトライド膜９
と、Ａｌ電極５につながる同一配線上で前記箇所の近傍
部もしくは、回路的に近いパッド部との間にプローブ針
を立てて、両者間に電圧を印加する。

【００２１】この電圧印加によってナイトライド膜９’
を部分的に破壊して、Ａｌ電極５の表面の一部１０を露
出させる。

【００２２】以上のようにして露出させたＡｌ電極５の
表面にプロービングを行なって素子特性の測定を行な
う。

【００２３】本実施例によっても、Ａｌ電極の露出はプ
ラズマエッチングによらないため、従来のようにプラズ
マイオンがＰＮ接合面に侵入することは無く、素子の特
性劣化は生じない。

【００２４】

【発明の効果】以上説明したように本発明によれば、メ
タル配線上にナイトライド膜を有する半導体の素子特性
測定時にナイトライド膜を一部除去する際、プラズマエ
ッチングによる素子特性の劣化を防止でき、高信頼性の
半導体素子測定方法を提供する。

【図面の簡単な説明】

【図１】本発明の一実施例による素子測定方法を説明す
るためのＮＰＮトランジスタ断面図である。

【図２】本発明の一実施例による素子測定方法を説明す
るためのＮＰＮトランジスタ断面図である。

【図３】本発明の他の実施例による素子測定方法を説明
するためのＮＰＮトランジスタ断面図である。

【図４】従来例による素子測定方法を説明するためのＮ
ＰＮトランジスタ断面図である。

【符号の説明】

５，６，７ Ａｌ電極（メタル配線） ９ ナイトライド ９’ ナイトライド（プラズマエッチング後） １０ 露出部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メタル配線上にナイトライド膜を有する
   半導体素子の特性測定方法において、 前記ナイトライド膜をプラズマエッチングにより少なく
   とも５００Å以下の膜厚となるまでエッチングする工程
   と、 残りのナイトライド膜をフッ酸系のエッチング液により
   エッチングして前記メタル配線表面を露出させる工程
   と、 前記露出したメタル配線部にて特性測定を行なう工程
   と、 を含んでなることを特徴とする半導体素子の特性測定方
   法。
2. 【請求項２】 メタル配線上にナイトライド膜を有する
   半導体素子の特性測定方法において、 前記ナイトライド膜をプラズマエッチングにより少なく
   とも５００Å以下の膜厚となるまでエッチングする工程
   と、 前記メタル配線上の前記エッチング後のナイトライド膜
   の一部と、前記メタル配線との間に電圧印加して、前記
   エッチング後のナイトライド膜の一部を破壊して前記メ
   タル配線表面を露出させる工程と、 前記露出したメタル配線部にて特性測定を行なう工程
   と、 を含んでなることを特徴とする半導体素子の特性測定方
   法。