JPH0778942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0778942A JPH0778942A JP5221571A JP22157193A JPH0778942A JP H0778942 A JPH0778942 A JP H0778942A JP 5221571 A JP5221571 A JP 5221571A JP 22157193 A JP22157193 A JP 22157193A JP H0778942 A JPH0778942 A JP H0778942A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bonding
- insulating film
- analysis
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の故障解析工程中に本来のボン
ディングパッドが何らかの原因で消失した場合でも解析
を可能にする。 【構成】ボンディング用のパッド３と、このパッド３と
電気的に接続し、且つ表面を絶縁膜５で被覆した解析用
のパッド４とを形成することにより、パッド３が消失し
ても、絶縁膜５を剥離するとパッド４を使用して解析が
可能になる。
ディングパッドが何らかの原因で消失した場合でも解析
を可能にする。 【構成】ボンディング用のパッド３と、このパッド３と
電気的に接続し、且つ表面を絶縁膜５で被覆した解析用
のパッド４とを形成することにより、パッド３が消失し
ても、絶縁膜５を剥離するとパッド４を使用して解析が
可能になる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】半導体集積回路の故障原因を解析するた
めの手順として、まず、半導体装置のチップが観察でき
るようにパッケージを開封する。このとき、チップ上に
は、α線による誤動作を防ぐ目的のポリイミド膜が５０
〜１００μｍの厚さに塗布されているため、このままで
は、チップ表面を顕微鏡で観察することすらできない。
従って、次に、ポリイミド膜を発煙硝酸等のエッチャン
トで除去しなければならない。ポリイミド膜の厚さが５
０〜１００μｍと非常に厚く、かつキュア温度が高いた
めエッチングに数１０分間を要す。この後、半導体チッ
プをＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置
で配線を切断したり、又は配線相互間を接続したりして
電気的に故障個所の絞り込みを行い故障部位を捜し当て
たり、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）テスタを使
用して作動しているＬＳＩの配線に電子ビームを照射
し、その電位に応じた２次電子を検出しながら、故障個
所を捜し当てる等の手順が採用されている。
めの手順として、まず、半導体装置のチップが観察でき
るようにパッケージを開封する。このとき、チップ上に
は、α線による誤動作を防ぐ目的のポリイミド膜が５０
〜１００μｍの厚さに塗布されているため、このままで
は、チップ表面を顕微鏡で観察することすらできない。
従って、次に、ポリイミド膜を発煙硝酸等のエッチャン
トで除去しなければならない。ポリイミド膜の厚さが５
０〜１００μｍと非常に厚く、かつキュア温度が高いた
めエッチングに数１０分間を要す。この後、半導体チッ
プをＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置
で配線を切断したり、又は配線相互間を接続したりして
電気的に故障個所の絞り込みを行い故障部位を捜し当て
たり、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）テスタを使
用して作動しているＬＳＩの配線に電子ビームを照射
し、その電位に応じた２次電子を検出しながら、故障個
所を捜し当てる等の手順が採用されている。
【０００３】図３（ａ）〜（ｃ）は従来の半導体装置の
分解方法を説明するための工程順に示した平面図および
Ｂ−Ｂ′線断面図である。
分解方法を説明するための工程順に示した平面図および
Ｂ−Ｂ′線断面図である。
【０００４】図３（ａ），（ｂ）に示すように、半導体
基板１上に設けた絶縁膜２の上に形成したボンディング
用のパッド３とパッド３に接続した配線７と、これらを
含む表面に設けてパッド３上に開口部６を形成した絶縁
膜５と、パッド３にボンディングされたボンディング線
８と、これらの表面に設けたポリイミド膜９とを有して
半導体チップが構成されている。
基板１上に設けた絶縁膜２の上に形成したボンディング
用のパッド３とパッド３に接続した配線７と、これらを
含む表面に設けてパッド３上に開口部６を形成した絶縁
膜５と、パッド３にボンディングされたボンディング線
８と、これらの表面に設けたポリイミド膜９とを有して
半導体チップが構成されている。
【０００５】次に、図３（ｃ）に示すように、発煙硝酸
を用いポリイミド膜９を剥離する。ところが、このポリ
イミド膜９のエッチングにおいて、通常アルミニウム膜
は、発煙硝酸に対しバリアを作り簡単には溶出しない
が、数１０分間のエッチングではさすがに溶出してしま
い、アルミニウム膜からなるパッド３が除去され電気的
な接続を失ってしまう。従って、エッチング後のＦＩ
Ｂ，ＥＢテスタによる解析ができなくなってしまう。
を用いポリイミド膜９を剥離する。ところが、このポリ
イミド膜９のエッチングにおいて、通常アルミニウム膜
は、発煙硝酸に対しバリアを作り簡単には溶出しない
が、数１０分間のエッチングではさすがに溶出してしま
い、アルミニウム膜からなるパッド３が除去され電気的
な接続を失ってしまう。従って、エッチング後のＦＩ
Ｂ，ＥＢテスタによる解析ができなくなってしまう。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は、
ボンディング用のパッドがポリイミド膜のエッチングの
際に溶出してしまうと電気的接続がなくなり、解析を進
めることができなくなるという問題があった。
ボンディング用のパッドがポリイミド膜のエッチングの
際に溶出してしまうと電気的接続がなくなり、解析を進
めることができなくなるという問題があった。
【０００７】また、半導体チップの配線材料として、ア
ルミニウムの代りに金等を使用すればこのような問題は
なくなるが、製造コストが非常に高くなるという欠点が
あった。
ルミニウムの代りに金等を使用すればこのような問題は
なくなるが、製造コストが非常に高くなるという欠点が
あった。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成し且つ上面に設けた絶縁膜に開口部
を形成したボンディング用の第１のパッドと、前記半導
体基板上に形成して前記第１のパッドと電気的に接続し
且つ表面を絶縁膜で被覆して保護した解析用の第２のパ
ッドとを備えている。
半導体基板上に形成し且つ上面に設けた絶縁膜に開口部
を形成したボンディング用の第１のパッドと、前記半導
体基板上に形成して前記第１のパッドと電気的に接続し
且つ表面を絶縁膜で被覆して保護した解析用の第２のパ
ッドとを備えている。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ），（ｂ）は本発明の第１の実施
例を示す平面図およびＡ−Ａ′線断面図である。
例を示す平面図およびＡ−Ａ′線断面図である。
【００１１】図１（ａ），（ｂ）に示すように、半導体
基板上に形成した絶縁膜２の上に配線７の先端に接続さ
れたボンディング用のパッド３とパッド３の内部回路側
の配線７に直列接続された解析用のパッド４とを選択的
に形成し、これらのパッド３，４および配線７を含む表
面に絶縁膜５を形成する。次に、パッド３の上の絶縁膜
５を選択的にエッチングしてボンディング用の開口部６
を形成する。
基板上に形成した絶縁膜２の上に配線７の先端に接続さ
れたボンディング用のパッド３とパッド３の内部回路側
の配線７に直列接続された解析用のパッド４とを選択的
に形成し、これらのパッド３，４および配線７を含む表
面に絶縁膜５を形成する。次に、パッド３の上の絶縁膜
５を選択的にエッチングしてボンディング用の開口部６
を形成する。
【００１２】このように構成された半導体チップは、パ
ッケージ内にマウントされパッド３が従来例と同様にボ
ンディング線でパッケージと電気的に接続され、その上
にポリイミド膜が塗布される。
ッケージ内にマウントされパッド３が従来例と同様にボ
ンディング線でパッケージと電気的に接続され、その上
にポリイミド膜が塗布される。
【００１３】故障原因を解析するために、ポリイミド膜
をエッチングするときに、たとえ、パッド３が失なわれ
てもパッド４は絶縁膜５で保護されており、消失するこ
とはない。
をエッチングするときに、たとえ、パッド３が失なわれ
てもパッド４は絶縁膜５で保護されており、消失するこ
とはない。
【００１４】ポリイミド膜のエッチング後、絶縁膜５を
全面的にあるいは部分的にエッチングしてパッド４を露
出させ、ボンディング線で電気的に接続すると、解析が
可能になる。また、解析に当っては膜をエッチングする
ことが多く、全面的にエッチングしても支障はないし、
特に工程が増えるというものでもない。
全面的にあるいは部分的にエッチングしてパッド４を露
出させ、ボンディング線で電気的に接続すると、解析が
可能になる。また、解析に当っては膜をエッチングする
ことが多く、全面的にエッチングしても支障はないし、
特に工程が増えるというものでもない。
【００１５】図２は本発明の第２の実施例を示す平面図
である。
である。
【００１６】図２に示すように、パッド３とパッド４を
配線７で並列に接続した以外は第１の実施例と同様の構
成を有しており、外部回路との接続位置の関係で、パッ
ド３とパッド４の位置を入れ換えて最短距離でボンディ
ング線の接続ができる。
配線７で並列に接続した以外は第１の実施例と同様の構
成を有しており、外部回路との接続位置の関係で、パッ
ド３とパッド４の位置を入れ換えて最短距離でボンディ
ング線の接続ができる。
【００１７】
【発明の効果】以上説明したように本発明は、開口部を
有するボンディングパッドの他にこのボンディングパッ
ドと電気的に接続され且つ上面が絶縁膜で被覆され保護
された解析用のパッドを形成することにより、本来のボ
ンディングパットが何らかの理由で使用不能となったと
しても故障解析が実施できるという効果を有する。
有するボンディングパッドの他にこのボンディングパッ
ドと電気的に接続され且つ上面が絶縁膜で被覆され保護
された解析用のパッドを形成することにより、本来のボ
ンディングパットが何らかの理由で使用不能となったと
しても故障解析が実施できるという効果を有する。
【図１】本発明の第１の実施例を示す平面図およびＡ−
Ａ′線断面図。
Ａ′線断面図。
【図２】本発明の第２の実施例を示す平面図。
【図３】従来の半導体装置の分解方法を説明するための
工程順に示した平面図およびＢ−Ｂ′線断面図。
工程順に示した平面図およびＢ−Ｂ′線断面図。
１ 半導体基板 ２，５ 絶縁膜 ３，４ パッド ６ 開口部 ７ 配線 ８ ボンディング
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/60 ３０１ Ｐ 6918−4Ｍ 21/66 Ｅ 7630−4Ｍ Ｃ 7630−4Ｍ 21/82 8122−4Ｍ Ｈ０１Ｌ 21/82 Ｔ
Claims (1)
- 【請求項１】 半導体基板上に形成し且つ上面に設けた
絶縁膜に開口部を形成したボンディング用の第１のパッ
ドと、前記半導体基板上に形成して前記第１のパッドと
電気的に接続し且つ表面を絶縁膜で被覆して保護した解
析用の第２のパッドとを備えたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221571A JPH0778942A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221571A JPH0778942A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778942A true JPH0778942A (ja) | 1995-03-20 |
Family
ID=16768825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5221571A Pending JPH0778942A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778942A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189248A (ja) * | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH02159048A (ja) * | 1988-12-13 | 1990-06-19 | Tokyo Electron Ltd | 検査方法 |
-
1993
- 1993-09-07 JP JP5221571A patent/JPH0778942A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189248A (ja) * | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH02159048A (ja) * | 1988-12-13 | 1990-06-19 | Tokyo Electron Ltd | 検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010025725A1 (en) | Electrically Conductive Apparatuses | |
| JP2983999B2 (ja) | 並列素子の自動化選別相互接続方法 | |
| US7279343B1 (en) | De-packaging process for small outline transistor packages | |
| JP3378338B2 (ja) | 半導体集積回路装置 | |
| JPH02270342A (ja) | 半導体装置の製造方法 | |
| KR20100076913A (ko) | 반도체 디바이스 제조 방법 | |
| US5334858A (en) | Semiconductor device of tab structure, capable of ensuring ease of testing of same in final form | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH0778942A (ja) | 半導体装置 | |
| EP0345924A2 (en) | Testing IC devices | |
| JPH01219566A (ja) | プローブ・カード | |
| JP2001118994A (ja) | 半導体装置 | |
| JPS62183134A (ja) | 半導体装置 | |
| JP2001284394A (ja) | 半導体素子 | |
| US6147399A (en) | Backside exposure of desired nodes in a multi-layer integrated circuit | |
| JP2735532B2 (ja) | 半導体装置およびその製造方法 | |
| JPS624352A (ja) | 半導体記憶装置 | |
| JP2004207556A (ja) | 半導体装置とその製造方法 | |
| JPH05251564A (ja) | 半導体装置の製造方法 | |
| US6127194A (en) | Package removal for FBGA devices | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JP2989965B2 (ja) | 半導体装置 | |
| JPH06216213A (ja) | 半導体素子の特性測定方法 | |
| KR20060078913A (ko) | 반도체 소자의 패드 | |
| JPH05234997A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970128 |