JPH05251564A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05251564A JPH05251564A JP4038929A JP3892992A JPH05251564A JP H05251564 A JPH05251564 A JP H05251564A JP 4038929 A JP4038929 A JP 4038929A JP 3892992 A JP3892992 A JP 3892992A JP H05251564 A JPH05251564 A JP H05251564A
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- film
- bonding pad
- cut
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】リダンダンシー用ヒューズ素子の腐食を防止す
る。 【構成】半導体基板１上にボンディング用パッド５とリ
ダンダンシー用ヒューズ素子２を備えた下地デバイスを
形成した後、パッシベーション膜を形成しここにボンデ
ィング用パッドとリダンダンシー用ヒューズ素子上のみ
開孔し、予備電気的特性試験を行いこれにより必要なリ
ダンダンシー用ヒューズ素子を切断し、しかる後、全体
にポリイミド膜を塗布しボンディング用パッド上のに開
孔する。 【効果】切断する必要のないリダンダンシー用ヒューズ
素子は厚いポリイミド膜によって被覆されているから、
耐湿性が向上して腐食が防止される。
る。 【構成】半導体基板１上にボンディング用パッド５とリ
ダンダンシー用ヒューズ素子２を備えた下地デバイスを
形成した後、パッシベーション膜を形成しここにボンデ
ィング用パッドとリダンダンシー用ヒューズ素子上のみ
開孔し、予備電気的特性試験を行いこれにより必要なリ
ダンダンシー用ヒューズ素子を切断し、しかる後、全体
にポリイミド膜を塗布しボンディング用パッド上のに開
孔する。 【効果】切断する必要のないリダンダンシー用ヒューズ
素子は厚いポリイミド膜によって被覆されているから、
耐湿性が向上して腐食が防止される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特にα線遮断用樹脂膜の製造方法に関する。
係わり、特にα線遮断用樹脂膜の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法を図２を用
いて説明する。半導体基板の主表面に形成されたフィー
ルド絶縁膜（図示せず）上にヒューズ素子２を形成し、
全体にシリコン酸化膜３を形成する。ヒューズ素子２上
のシリコン酸化膜３の膜厚は０．３〜０．５μｍとな
る。そしてボンディング用パッド５および金属配線電極
４をシリコン酸化膜３上に設けた下地デバイスを形成し
た後、全体に膜厚約１μｍのパッシベーション膜６を成
長した後、これをパターニングして開孔を設けボンディ
ング用パッド５を露出させ、ヒューズ素子２上のシリコ
ン酸化膜３の部分を露出させる（図２（ａ））。次に、
α線遮断用樹脂膜となるポリイミド膜７を約８μｍの膜
厚に塗布し、これをパターニングして開孔を設けボンデ
ィング用パッド５を露出させ、ヒューズ素子２上のシリ
コン酸化膜３の部分を露出させる（図２（ｂ））。次
に、約４００℃にて、１時間程度、窒素雰囲気中で熱処
理を行う。尚、図２（ｃ）はヒューズ素子２部の平面図
であり、パッシベーション膜６の開孔部９とポリイミド
膜７の開孔部１０を示す。次に、図には示さないが、予
備電気的特性試験を行い、これにより冗長セルと不良セ
ルとを置換する為に、切断すべきと判断されたリダンダ
ンシー用ヒューズ素子２をシリコン酸化膜３の上からレ
ーザーにより切断し、その後、電気的特性試験を行い、
良品と不良品の判定を行い半導体装置を完成させる。
いて説明する。半導体基板の主表面に形成されたフィー
ルド絶縁膜（図示せず）上にヒューズ素子２を形成し、
全体にシリコン酸化膜３を形成する。ヒューズ素子２上
のシリコン酸化膜３の膜厚は０．３〜０．５μｍとな
る。そしてボンディング用パッド５および金属配線電極
４をシリコン酸化膜３上に設けた下地デバイスを形成し
た後、全体に膜厚約１μｍのパッシベーション膜６を成
長した後、これをパターニングして開孔を設けボンディ
ング用パッド５を露出させ、ヒューズ素子２上のシリコ
ン酸化膜３の部分を露出させる（図２（ａ））。次に、
α線遮断用樹脂膜となるポリイミド膜７を約８μｍの膜
厚に塗布し、これをパターニングして開孔を設けボンデ
ィング用パッド５を露出させ、ヒューズ素子２上のシリ
コン酸化膜３の部分を露出させる（図２（ｂ））。次
に、約４００℃にて、１時間程度、窒素雰囲気中で熱処
理を行う。尚、図２（ｃ）はヒューズ素子２部の平面図
であり、パッシベーション膜６の開孔部９とポリイミド
膜７の開孔部１０を示す。次に、図には示さないが、予
備電気的特性試験を行い、これにより冗長セルと不良セ
ルとを置換する為に、切断すべきと判断されたリダンダ
ンシー用ヒューズ素子２をシリコン酸化膜３の上からレ
ーザーにより切断し、その後、電気的特性試験を行い、
良品と不良品の判定を行い半導体装置を完成させる。
【０００３】
【発明が解決しようとする課題】このように従来の半導
体装置の製造方法では、ポリイミド膜を塗布しボンディ
ング用パッドとリダンダンシー用ヒューズ素子上を開孔
した後に、リダンダンシー用ヒューズ素子を切断する。
したがってこのリダンダンシー用ヒューズ素子上には通
常、膜厚が０．３〜０．５μｍのシリコン酸化膜しか存
在しないため、耐湿性試験を行った時に、切断しないヒ
ューズ素子も腐食され、断線し、不良になるという問題
点があった。
体装置の製造方法では、ポリイミド膜を塗布しボンディ
ング用パッドとリダンダンシー用ヒューズ素子上を開孔
した後に、リダンダンシー用ヒューズ素子を切断する。
したがってこのリダンダンシー用ヒューズ素子上には通
常、膜厚が０．３〜０．５μｍのシリコン酸化膜しか存
在しないため、耐湿性試験を行った時に、切断しないヒ
ューズ素子も腐食され、断線し、不良になるという問題
点があった。
【０００４】
【課題を解決するための手段】本発明の特徴は、半導体
基板の主表面上にボンディング用パッドとヒューズ素子
とを有する下地デバイスを形成した後、パッシベーショ
ン膜を成長する工程と、その後、前記パッシベーション
膜をパターニングして前記ボンディング用パッドと前記
ヒューズ素子上を開孔する工程と、その後、予備電気的
特性試験を行う工程と、その後、前記予備電気的特性試
験の結果に基いて必要な前記ヒューズ素子をレーザーを
用いて切断する工程と、その後、α線遮断用樹脂膜、例
えばポリイミド膜を塗布する工程と、その後、前記α線
遮断用樹脂膜をパターニングして前記ボンディング用パ
ッドのみを開孔する工程と、その後、熱処理を、例えば
窒素雰囲気中で行う工程と、その後、電気的試験を行う
工程とを有する半導体装置の製造方法にある。ここで前
記ヒューズ素子はメモリー装置のリダンダンシー用のヒ
ューズ素子であることができる。
基板の主表面上にボンディング用パッドとヒューズ素子
とを有する下地デバイスを形成した後、パッシベーショ
ン膜を成長する工程と、その後、前記パッシベーション
膜をパターニングして前記ボンディング用パッドと前記
ヒューズ素子上を開孔する工程と、その後、予備電気的
特性試験を行う工程と、その後、前記予備電気的特性試
験の結果に基いて必要な前記ヒューズ素子をレーザーを
用いて切断する工程と、その後、α線遮断用樹脂膜、例
えばポリイミド膜を塗布する工程と、その後、前記α線
遮断用樹脂膜をパターニングして前記ボンディング用パ
ッドのみを開孔する工程と、その後、熱処理を、例えば
窒素雰囲気中で行う工程と、その後、電気的試験を行う
工程とを有する半導体装置の製造方法にある。ここで前
記ヒューズ素子はメモリー装置のリダンダンシー用のヒ
ューズ素子であることができる。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ），（ｂ）は本発明の一実施例を工程順に
示した縦断面図であり、図１（ｃ）は本発明の一実施例
のリダンダンシー用ヒューズ素子部の平面図である。ま
ず図１（ａ）では従来技術と同様に、半導体基板の主表
面に形成されたフィールド絶縁膜（図示せず）上にメモ
リー装置のリダンダンシー用のヒューズ素子２を形成
し、全体にシリコン酸化膜３を形成する。ヒューズ素子
２上のシリコン酸化膜３の膜厚は０．３〜０．５μｍと
なる。そしてボンディング用パッド５および金属配線電
極４をシリコン酸化膜３上に設けた下地デバイスを形成
した後、全体に膜厚約１μｍのパッシベーション膜６を
成長した後、これをパターニングして開孔を設けボンデ
ィング用パッド５を露出させ、ヒューズ素子２上のシリ
コン酸化膜３の部分を露出させる。次に本発明では、図
には示さないが、予備電気的特性試験を行い、これによ
り冗長セルと不良セルとを置換する為に、切断すべきと
判断されたリダンダンシー用ヒューズ素子２をシリコン
酸化膜３の上からレーザーにより切断する。次に図１
（ｂ）に示す様に、α線遮断用樹脂膜となるポリイミド
膜７を約８μｍの膜厚に塗布し、これをパターニングし
てボンディング用パッド５上のみに開孔を設けボンディ
ング用パッド５のみを露出させる（図１（ｂ））。尚、
図１（ｂ）は切断されないリダンダンシー用ヒューズ素
子部を示している。次に、約４００℃にて、１時間程
度、窒素雰囲気中で熱処理を行う。尚、図１（ｃ）はヒ
ューズ素子部２の平面図であり、パッシベーション膜６
の開孔部９を示す。その後、電気的特性試験を行い、良
品と不良品の判定を行い半導体装置を完成させる。
る。図１（ａ），（ｂ）は本発明の一実施例を工程順に
示した縦断面図であり、図１（ｃ）は本発明の一実施例
のリダンダンシー用ヒューズ素子部の平面図である。ま
ず図１（ａ）では従来技術と同様に、半導体基板の主表
面に形成されたフィールド絶縁膜（図示せず）上にメモ
リー装置のリダンダンシー用のヒューズ素子２を形成
し、全体にシリコン酸化膜３を形成する。ヒューズ素子
２上のシリコン酸化膜３の膜厚は０．３〜０．５μｍと
なる。そしてボンディング用パッド５および金属配線電
極４をシリコン酸化膜３上に設けた下地デバイスを形成
した後、全体に膜厚約１μｍのパッシベーション膜６を
成長した後、これをパターニングして開孔を設けボンデ
ィング用パッド５を露出させ、ヒューズ素子２上のシリ
コン酸化膜３の部分を露出させる。次に本発明では、図
には示さないが、予備電気的特性試験を行い、これによ
り冗長セルと不良セルとを置換する為に、切断すべきと
判断されたリダンダンシー用ヒューズ素子２をシリコン
酸化膜３の上からレーザーにより切断する。次に図１
（ｂ）に示す様に、α線遮断用樹脂膜となるポリイミド
膜７を約８μｍの膜厚に塗布し、これをパターニングし
てボンディング用パッド５上のみに開孔を設けボンディ
ング用パッド５のみを露出させる（図１（ｂ））。尚、
図１（ｂ）は切断されないリダンダンシー用ヒューズ素
子部を示している。次に、約４００℃にて、１時間程
度、窒素雰囲気中で熱処理を行う。尚、図１（ｃ）はヒ
ューズ素子部２の平面図であり、パッシベーション膜６
の開孔部９を示す。その後、電気的特性試験を行い、良
品と不良品の判定を行い半導体装置を完成させる。
【０００６】
【発明の効果】以上説明したように本発明は、従来技術
と比較して、ポリイミド膜を塗布する前に予備電気的特
性試験を行い、これにより切断すべきと判断されたリダ
ンダンシー用ヒューズ素子２をシリコン酸化膜３の上か
らレーザーにより切断し、その後で、ポリイミド膜７を
塗布し、これをパターニングしてボンディング用パッド
のみを露出させる。このために、切断したリダンダンシ
ー用ヒューズ素子上にも切断しないリダンダンシー用ヒ
ューズ素子上にも全てポリイミド膜が約８μｍの厚い膜
厚で存在している。これにより、切断する必要のないリ
ダンダンシー用ヒューズ素子が腐食されて不良となるよ
うな事はないという効果が耐湿性試験によって得られ
た。
と比較して、ポリイミド膜を塗布する前に予備電気的特
性試験を行い、これにより切断すべきと判断されたリダ
ンダンシー用ヒューズ素子２をシリコン酸化膜３の上か
らレーザーにより切断し、その後で、ポリイミド膜７を
塗布し、これをパターニングしてボンディング用パッド
のみを露出させる。このために、切断したリダンダンシ
ー用ヒューズ素子上にも切断しないリダンダンシー用ヒ
ューズ素子上にも全てポリイミド膜が約８μｍの厚い膜
厚で存在している。これにより、切断する必要のないリ
ダンダンシー用ヒューズ素子が腐食されて不良となるよ
うな事はないという効果が耐湿性試験によって得られ
た。
【図１】本発明の一実施例を示す図。
【図２】従来技術を示す図。
１ 半導体基板 ２ ヒューズ素子 ３ シリコン酸化膜 ４ 金属配線電極 ５ ボンディング用パッド ６ パッシベーション膜 ７ ポリイミド膜 ８ ヒューズ素子 ９ パッシベーション膜の開孔部 １０ ポリイミド膜の開孔部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 27/10 ４９１ 8728−4Ｍ 8617−4Ｍ Ｈ０１Ｌ 23/30 Ｄ
Claims (4)
- 【請求項１】 半導体基板の主表面上にボンディング用
パッドとヒューズ素子とを有する下地デバイスを形成し
た後、パッシベーション膜を成長する工程と、その後、
前記パッシベーション膜をパターニングして前記ボンデ
ィング用パッドと前記ヒューズ素子上を開孔する工程
と、その後、予備電気的特性試験を行う工程と、その
後、前記予備電気的特性試験の結果に基いて必要な前記
ヒューズ素子をレーザーを用いて切断する工程と、その
後、α線遮断用樹脂膜を塗布する工程と、その後、前記
α線遮断用樹脂膜をパターニングして前記ボンディング
用パッドのみを開孔する工程と、その後、熱処理を行う
工程と、その後、電気的試験を行う工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記ヒューズ素子はメモリー装置のリダ
ンダンシー用のヒューズ素子であることを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記α線遮断用樹脂膜はポリイミド膜で
あることを特徴とする請求項１もしくは請求項２に記載
の半導体装置の製造方法。 - 【請求項４】 前記熱処理は窒素雰囲気中で行うことを
特徴とする請求項１、請求項２もしくは請求項３に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038929A JPH05251564A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038929A JPH05251564A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251564A true JPH05251564A (ja) | 1993-09-28 |
Family
ID=12538923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038929A Pending JPH05251564A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251564A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897541B2 (en) | 1999-07-06 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method of producing the same |
| KR100907351B1 (ko) * | 2001-04-23 | 2009-07-10 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치 및 그 제조 방법 |
-
1992
- 1992-02-26 JP JP4038929A patent/JPH05251564A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897541B2 (en) | 1999-07-06 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method of producing the same |
| US7872327B2 (en) | 1999-07-06 | 2011-01-18 | Panasonic Corporation | Semiconductor integrated circuit device and method of producing the same |
| KR100907351B1 (ko) * | 2001-04-23 | 2009-07-10 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| JPH0519817B2 (ja) | ||
| KR950004536A (ko) | 반도체 집적회로장치의 제조방법 | |
| US6579734B2 (en) | Wire bonding method | |
| JPH06510164A (ja) | レーザートリミング法およびそれを利用して製造された集積回路 | |
| JPH05251564A (ja) | 半導体装置の製造方法 | |
| JPS63307758A (ja) | 集積回路装置 | |
| JPS583377B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS5950105B2 (ja) | 半導体装置 | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JPH077806B2 (ja) | 半導体装置 | |
| JP2734585B2 (ja) | 半導体装置の製造方法 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JPS624352A (ja) | 半導体記憶装置 | |
| JPH067583B2 (ja) | 半導体装置の製法 | |
| JPS59956A (ja) | ポリシリコンヒユ−ズを有する半導体装置 | |
| JPH05166935A (ja) | 半導体装置およびその製造方法 | |
| JPH0778942A (ja) | 半導体装置 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0271522A (ja) | 半導体装置の製造方法 | |
| JP2000091368A (ja) | 半導体素子の製造方法および半導体素子 | |
| JPS5814746B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0945637A (ja) | 半導体装置の製造方法 | |
| JPH0224021B2 (ja) | ||
| JPH04171835A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |