JPS624352A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS624352A
JPS624352A JP14376185A JP14376185A JPS624352A JP S624352 A JPS624352 A JP S624352A JP 14376185 A JP14376185 A JP 14376185A JP 14376185 A JP14376185 A JP 14376185A JP S624352 A JPS624352 A JP S624352A
Authority
JP
Japan
Prior art keywords
film
bonding pad
substrate
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14376185A
Other languages
English (en)
Inventor
Kazuyoshi Shinada
品田　一義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14376185A priority Critical patent/JPS624352A/ja
Publication of JPS624352A publication Critical patent/JPS624352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体記憶装置に関し、特にＥＰＲＯＭやＥ２
　ＰＲＯＭ等のボンディングパッドの改良に係る。
〔発明の技術的背景とその問題点〕
ＥＦＲＯＭ等の不揮発性半導体記憶装置における一般的
なりダンダンシイ方式、すなわち不良セルを正常なセル
と切換えてデバイスの初期歩留りを向上させるための方
式としては、■Ａｌで覆われたＥＦＲＯＭセルへの書込
みによる方式、又は■多結晶シリコンからなるヒユーズ
の溶断による方式が知られている。
しかし、■のＥＦＲＯＭセルへの書込みによる方式では
、メモリのデータ消去のために紫外線を照射した際、紫
外線の一部がＡＩ！下の酸化膜を通過してリダンダンシ
イ用のＥＦＲＯＭセルの情報をも消去してしまことがあ
り、信頼性が損われるおそれがある。
■のヒユーズ方式を更に分類すると、多結晶シリコンか
らなるヒユーズを、（ａ）電気的に溶断する方法と、（
ｂ）レーザー照射により溶断する方法とがある。
（ａ）のヒユーズを電気的に溶断する方法“では、溶断
時に過大な電流が必要とされ、またグロウバック現象の
発生により溶断したはずのヒユーズが再び接続されるこ
とがあり、やはり信頼性に欠けるという欠点がある。
一方、（ｂ）のヒユーズをレーザー照射により溶断する
方法では、上記のような欠点がなく、リダンダンシイと
しての信頼性に優れている。ところで、この方式の場合
のデバイスのテストシーケンスは以下のようなものであ
る。まず、イレーズテストでボンディングパッドにテス
ト用の針を当て、リダンダンシイで救済可能かどうかを
調べた後、ウェハ上の救済可能チップにレーザ照射して
多結晶シリコンヒユーズを溶断する。次に、デバイスの
機能確認のため、ボンディングパッドニ針を当てテスト
を行なう。最後に、デバイスのＡＣ／ＤＣテストを行な
うため、再びボンディングパッドに針を当てテストを行
なう。以上のテストにパスしたチップがアセンブリされ
て製品となる。このようにレーザー照射により多結晶シ
リコンヒユーズを溶断する方法では、アセンブリまでに
ボンディングパッドに針が３回当てられる。ところが、
通常ボンディングパッドは軟質のＡＩ系のメタルで形成
されいるため、テスト用の針を３回も当てると最悪の場
合には穴がおいてしまい、アセンブリにおける信頼性が
著しく低下ｆ鴨い）欠点がある。
〔発明の目的〕
本発明は上記欠点を解消するためになされたものであり
、リダンダンシイ及びアセンブリの信頼性が向上した半
導体記憶装置を提供しようとするものである。
〔発明の概要〕
本発明の半導体記憶装置は、ヒユーズを溶断するリダン
ダンシイ技術を採用した半導体記憶装置において、ボン
ディングパットをＡｌ系のメタルとバリアメタル又は金
属シリサイドとの２層構造としたことを特徴とするもの
である。
このような半導体記憶装置によれば、バリアメタル又は
金属シリサイドがＡ、ｆｆ系のメタルと比較して硬質で
あるため、ボンディングパッドの針を当ててテストを行
なうことによりＡｌ系のメタルが破懐されたとしても、
その下にバリアメタル又は金属シリサイドが存在するの
で、ボンディングの信頼性を維持することができる。
〔発明の実施例〕
以下、本発明の実施例を第１図及び第２図を参照し、製
造方法を併記して説明する。なお、第１図はボンディン
グパッドの近傍の断面図、第２図は平面図である。
第１図において、Ｐ−型シリコン基板１表面にはフィー
ルド酸化膜２が形成されており、基板１表面は絶縁膜３
で覆われている。第１図には図示しないが、チップの中
心部となる基板１の領域には、例えばＥＰＲＯＭメモリ
セル部、周辺回路部、リダンダンシイ用の多結晶シリコ
ンヒユーズが形成されている。これらの素子を形成した
後、まず絶縁膜３にコンタクトホール４を開孔する。通
常、コンタクトホール４が開孔される基板１の領域には
拡散層が形成されている。なお、コンタクトホール４は
拡散層と接続された多結晶シリコン等からなる配線上伸
形成される場合もある。次に１．スパッタ蒸着装置によ
り全面に膜厚０．２ｐのＴｉ−Ｗ膜５及び膜厚０．８ｐ
のＡｌーＳｉｌ換６を連続的に蒸着する。次いで、ホト
レジストパターンをマスクとして、例えば反応性イオン
エツチング法（ＲＩＥ法）により前記Ａ、＋７−８ｉ膜
６及びＴｉ−Ｗ膜５を順次エツチングする。この工程に
より第２図に示す如く、コンタクトホール４から延長さ
れた配線７及びフィールド酸化膜２上のボンディングパ
ッド８を形成する。
以上のようにして形成された本発明に係る半導体記憶装
置では、ボンディングパッド８はＡｌーＳＬ膜とＴｉ−
Ｗ膜との２層構造となっている。
このような半導体記憶装置によれば、多結晶シリコンヒ
ユーズをレーザ照射により溶断するリダンダンシイ方式
のように、ボンディングパッド８に針を当ててテストを
行なう回数が多い場合に、ボンディングパッド８の上部
を構成するＡ、ｆｆ−３ｔ膜が破壊されたとしても、そ
の下に°存在ｆる硬質のＴｉ−Ｗ膜は破壊されないので
、アセンブリ時のボンディング機能を維持することがで
きる。
なお、上記実施例ではボンディングパッドをＡ、ｌ？−
８Ｌ膜（Ａ、ｌ’系のメタル）とＴ　ｉ　−Ｗ膜（バリ
アメタル）との２層構造としたが、Ｔｉ−Ｗ等のバリア
メタルの代わりに金属シリサイドを用いてもよい。また
、本発明において、Ａ、ｆｆ系のメタルとしてはＡＩ！
−８Ｌの他にＡｊ？、ＡｌーＣｕ−８Ｌ等を用いること
ができる。また、本発明において、バリアメタルとして
はＴｉＷの他にＴＬ、ＷＳＴｉＮ等を用いることができ
る。
また、本発明において、リダンダンシイ用のヒユーズは
多結晶シリコンで形成してもよいし、多結晶シリコンと
金属シリサイドとの積層構造としてもよい。後者の場合
、ヒユーズ形成時にボンディングパッドの一部を構成す
るように金属シリサイド（及び多結晶シリコン）をパタ
ーン形成し、その後Ａ、１７系のメタルでボンディング
パッドの上部を形成してもよい。
更に、以上の説明ではＥＦＲＯＭについて述べたが、本
発明はＥ２　ＦＲＯＭにも同様に適用できることは勿論
である。
〔発明の効果〕
以上詳述した如く本発明の半導体記憶装置によれば、リ
ダンダンシイ及びアセンブリの信頼性を著しく向上する
ことができ、製品の高歩留りを達成できる等顕著な効果
を奏するものである。
【図面の簡単な説明】
第１図は本発明の実施例における半導体記憶装置のボン
ディングパッドの近傍の断面図、第２図は第１図の平面
図である。 １・・・Ｐ−型シリコン基板、２・・・フィールド酸化
膜、３・・・絶縁膜、４・・・コンタクトホール、５・
・・Ｔ　ｉ−Ｗ膜、６・・・ＡｌーＳＬ膜、７・・・配
線、８・・・ボンディングパッド。

Claims (1)

  1. 【特許請求の範囲】 （１）ボンディングパッドに針を当ててテストを行ない
    、不良セルが検知された場合に、多結晶シリコンを構成
    要素とするヒューズを溶断することにより不良セルをリ
    ダンダンシイ用の正常セルと切換える半導体記憶装置に
    おいて、前記ボンディングパットをＡｌ系のメタルとバ
    リアメタル又は金属シリサイドとの２層構造としたこと
    を特徴とする半導体記憶装置。 （１）Ａｌ系のメタルがＡｌ、Ａｌ−Ｓｉ又はＡｌ−Ｃ
    ｕ−Ｓｉであることを特徴とする特許請求の範囲第１項
    記載の半導体記憶装置。 （３）バリアメタルがＴｉＷ、Ｔｉ、Ｗ又はＴｉＮであ
    ることを特徴とする特許請求の範囲第１項記載の半導体
    記憶装置。 （４）ヒューズが多結晶シリコン又は多結晶シリコン及
    び金属シリサイドからなることを特徴とする特許請求の
    範囲第１項記載の半導体記憶装置。
JP14376185A 1985-06-29 1985-06-29 半導体記憶装置 Pending JPS624352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14376185A JPS624352A (ja) 1985-06-29 1985-06-29 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14376185A JPS624352A (ja) 1985-06-29 1985-06-29 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPS624352A true JPS624352A (ja) 1987-01-10

Family

ID=15346405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14376185A Pending JPS624352A (ja) 1985-06-29 1985-06-29 半導体記憶装置

Country Status (1)

Country Link
JP (1) JPS624352A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965943A (en) * 1997-10-01 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad electrode
US7679191B2 (en) * 2005-07-13 2010-03-16 Nec Electronics Corporation Polysilicon film with increased roughness

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965943A (en) * 1997-10-01 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad electrode
US7679191B2 (en) * 2005-07-13 2010-03-16 Nec Electronics Corporation Polysilicon film with increased roughness

Similar Documents

Publication Publication Date Title
US7301216B2 (en) Fuse structure
US5391516A (en) Method for enhancement of semiconductor device contact pads
TW465057B (en) Method of producing semiconductor device comprising insulation layer having improved resistance and semiconductor device produced thereby
US7999382B2 (en) Semiconductor device and fabrication method for the same
US5252844A (en) Semiconductor device having a redundant circuit and method of manufacturing thereof
US20020135043A1 (en) Tri-layer dielectric fuse cap for laser deletion
JP2983999B2 (ja) 並列素子の自動化選別相互接続方法
US5936297A (en) Programmable semiconductor element having an antifuse structure
US7682957B2 (en) Method of forming pad and fuse in semiconductor device
US6331739B1 (en) Fuse in top level metal and in a step, process of making and process of trimming
JP2001284352A (ja) 半導体装置及び半導体装置の製造方法
US20030062592A1 (en) Fuse element, semiconductor device and method for manufacturing the same
JPS624352A (ja) 半導体記憶装置
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
JPH0677315A (ja) 半導体装置
JP2002203902A (ja) 最適化された金属ヒューズの処理工程
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR100285757B1 (ko) 반도체장치및그제조방법
US7067896B2 (en) Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture
JPS598355A (ja) 半導体装置
JPH05166935A (ja) 半導体装置およびその製造方法
EP0887858A2 (en) Protection layer for laser blown fuses in semiconductor devices
KR100505614B1 (ko) 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
JPH05251564A (ja) 半導体装置の製造方法