KR20060000754A - 발광 표시장치 - Google Patents

발광 표시장치 Download PDF

Info

Publication number
KR20060000754A
KR20060000754A KR1020040049718A KR20040049718A KR20060000754A KR 20060000754 A KR20060000754 A KR 20060000754A KR 1020040049718 A KR1020040049718 A KR 1020040049718A KR 20040049718 A KR20040049718 A KR 20040049718A KR 20060000754 A KR20060000754 A KR 20060000754A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
line
supply voltage
light emitting
Prior art date
Application number
KR1020040049718A
Other languages
English (en)
Other versions
KR100698681B1 (ko
Inventor
김금남
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040049718A priority Critical patent/KR100698681B1/ko
Priority to US11/165,441 priority patent/US20060028408A1/en
Priority to JP2005186378A priority patent/JP2006018277A/ja
Priority to EP20050105799 priority patent/EP1612766A1/en
Priority to CN200510082136A priority patent/CN100583209C/zh
Publication of KR20060000754A publication Critical patent/KR20060000754A/ko
Application granted granted Critical
Publication of KR100698681B1 publication Critical patent/KR100698681B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 각 화소간의 전압 강하량의 차이를 보상하기 위하여 개선된 레이아웃 방법을 이용하는 발광 표시 장치에 관한 것이다. 본 발명에 따른 발광 표시장치는 복수의 화소, 제1 방향으로 형성되고 복수의 화소에 데이터 신호를 공급하는 복수의 데이터선, 제1 방향과 교차하는 제2 방향으로 형성되고 복수의 화소에 선택 신호를 공급하는 복수의 주사선, 복수의 화소에 제1 전원전압을 공급하는 제1 전원전압선, 그리고 제1 방향으로 형성되며 복수의 화소에 제1 전원전압선의 전압강하를 보상하기 위한 제2 전원전압을 공급하는 제2 전원전압선을 포함한다.
발광 표시장치, 디스플레이, 전압 강하, 보상, 레이아웃

Description

발광 표시장치{Light emitting display device}
도 1은 종래의 유기 발광 표시장치의 화소 회로에 대한 회로도이다.
도 2는 종래의 유기 발광 표시장치의 또 다른 화소 회로에 대한 회로도이다.
도 3은 도 2에 도시된 화소 회로를 구동하기 위한 구동 파형도이다.
도 4는 종래의 유기 발광 표시장치에 대한 개략적인 구성도이다.
도 5는 본 발명의 제1 실시예에 따른 발광 표시장치의 레이아웃 도면이다.
도 6은 도 5의 발광 표시장치에 대한 레이아웃의 Ⅵ-Ⅵ선을 따라 취한 단면도이다.
도 7은 도 5의 발광 표시장치에 대한 회로도이다.
도 8은 도 7의 발광 표시장치의 화소 회로를 구동하기 위한 구동 파형도이다.
도 9는 본 발명의 제1 실시예에 따른 발광 표시장치의 변형예에 대한 구성도이다.
본 발명은 발광 표시 장치에 관한 것으로, 보다 상세하게는, 각 화소간의 전압 강하량의 차이를 보상하기 위하여 새로운 레이아웃 방법을 이용하는 발광 표시 장치에 관한 것이다.
일반적으로 유기 발광 표시 장치는 전기적으로 여기되는 형광성 또는 인광성 유기 화합물로 이루어진 유기 발광 소자(organic light emitting diode: OLED)를 이용하는 표시 장치이다. 유기 발광 소자는 공급되는 전압 또는 전류에 따라 소정의 화상을 표시한다. 또한, 유기 발광 소자는 애노드, 유기 박막, 캐소드로 이루어진 적층 구조를 가진다. 유기 박막은 유기 화합물로 이루어진다. 또한, 유기 박막은 전자와 전공의 주입 특성을 향상시키기 위해 발광층(emitting layer)의 양측에 정공 주입층(hole injecting layer) 및 전자 주입층(electron injecting layer)을 포함하는 다층 구조로 이루어진다. 또한, 유기 박막은 유기 발광셀의 발광 특성을 향상시키기 위해 전자 수송층(electron transporting layer), 정공 수송층(hole transporting layer), 정공 저지층(hole blocking layer) 등을 선택적으로 포함할 수 있다.
상술한 유기 발광 표시장치를 구동하는 방식에는 단순 매트릭스(passive matrix) 구동 방식과 능동 매트릭스(active matrix) 구동 방식이 있다. 단순 매트릭스 구동 방식은 예를 들어 특정 행의 주사선에 연결된 화소가 선택된 시간 동안에만 전류를 받고 그에 상응하는 휘도를 내도록 이루어지는 구동 방식을 말한다. 능동 매트릭스 구동 방식은 예를 들어 캐패시터에 소정의 계조를 표시하기 위한 전압을 저장하고, 저장된 전압을 전체 프레임 시간 동안에 화소에 인가하는 구동 방 식을 말한다. 이러한 능동 매트릭스 구동 방식은 캐패시터에 전압을 저장하기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.
도 1은 종래의 유기 발광 표시장치의 화소 회로에 대한 회로도이다. 도 1에 도시된 화소 회로는 NxM 개의 화소 회로 중 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로를 나타낸다.
도 1을 참조하면, 화소 회로는 유기 발광 소자(OLED)를 구동하기 위하여 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 및 캐패시터(Cst)를 포함한다. 구동 트랜지스터(M1)는 화소전원전압(VDD)과 유기 발광 소자(OLED) 사이에 연결된다. 스위칭 트랜지스터(M2)는 주사선(Sn)에 인가되는 선택 신호에 응답하여 온/오프 제어되며, 데이터선(Dm)과 구동 트랜지스터(M1)의 게이트 사이에 연결된다. 캐패시터(Cst)는 화소전원전압(VDD)과 구동 트랜지스터(M1)의 게이트 사이에 연결된다.
상술한 화소 회로의 동작을 살펴보면 다음과 같다. 먼저 주사선(Sn)에 선택 신호가 인가되면, 스위칭 트랜지스터(M2)가 온 상태가 된다. 이 상태에서, 데이터선(Dm)에 인가되는 데이터 전압은 스위칭 트랜지스터(M2)를 통해 캐패시터(Cst)의 일단에 인가되고, 캐패시터(Cst)에는 화소전원전압(VDD)과 데이터 전압 간의 전압차에 상응하는 전압이 저장된다. 구동 트랜지스터(M1)는 캐패시터(Cst)에 저장된 소정의 전압에 의해 정전류원으로서 동작하며, 유기 발광 소자(OLED)에 전류를 공급한다.
이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다.
Figure 112004028625113-PAT00001
여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, Vgs는 구동 트랜지스터(M1)의 게이트와 소오스 사이의 전압, Vth는 구동 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, 그리고 β는 상수 값을 나타낸다.
한편, 종래의 능동 매트릭스 구동 방식의 유기 발광 표시장치에서는 각 화소를 제어하기 위한 스위칭 소자로서 제조가 용이하고 특성이 우수한 TFT를 주로 사용한다. 그러나, 종래의 유기 발광 표시장치에서는 제조 공정의 불균일성에 의해 생기는 TFT의 문턱 전압(Vth)의 편차에 의하여 유기 발광 소자(OLED)에 공급되는 전류의 양이 달라지고, 그것에 의해, SR(Short Range Uniformity)가 발생된다는 단점이 있다.
도 2는 상술한 종래 기술의 문제점을 해결하기 또 다른 종래 기술에 관한 것으로, 구동 트랜지스터의 문턱 전압의 변화에 의한 휘도 불균일성을 방지할 수 있는 화소 회로를 나타낸 것이다. 그리고 도 3은 도 2의 화소 회로를 구동하기 위한 구동 타이밍도를 나타낸 것이다.
도 2를 참조하면, 화소 회로는 유기 발광 소자(OLED)를 구동하기 위하여 구동 트랜지스터(M1), 제1 스위칭 트랜지스터(M2), 제2 스위칭 트랜지스터(M3), 제3 스위칭 트랜지스터(M4), 제1 캐패시터(C1), 및 제2 캐패시터(C2)를 포함한다. 구동 트랜지스터(M1)는 화소전원전압(VDD)과 제3 스위칭 트랜지스터(M4) 사이에 연결된다. 제1 스위칭 트랜지스터(M2)는 주사선(Sn)에 인가되는 선택 신호에 응답하여 온/오프 제어되며, 데이터선(Dm)과 제1 캐패시터(C1) 사이에 연결된다. 제2 스위칭 트랜지스터(M3)는 구동 트랜지스터(M1)의 드레인 전극과 게이트 전극 사이에 연결된다. 제3 스위칭 트랜지스터(M4)는 구동 트랜지스터(M1)의 드레인 전극과 유기 발광 소자(OLED) 사이에 연결된다. 제1 캐패시터(C1)는 제1 스위칭 소자와 구동 트랜지스터(M1)의 게이트 전극 사이에 연결된다. 제2 캐패시터(C2)는 화소전원전압(VDD)과 구동 트랜지스터(M1)의 게이트 전극 사이에 연결된다.
도 3을 참조하여 상술한 화소 회로의 동작을 살펴보면 다음과 같다. 먼저, 제1 제어 신호(Sn)의 인에이블 레벨에 응답하여 제1 스위칭 소자(M2)가 온 되고, 제2 제어 신호(AZn)에 응답하여 제2 스위칭 트랜지스터(M3)가 온 되면, 구동 트랜지스터(M1)는 다이오드 연결되고, 제1 캐패시터(C2)에 전원전압(VDD)과 데이터 전압의 전압차에 상응하는 제1 전압이 저장된다. 다음, 제2 제어 신호(AZn)의 디스에이블 레벨에 응답하여 제2 스위칭 소자(M3)가 오프되고, 제1 스위칭 트랜지스터(M2)의 온 구간 동안에, 제1 캐패시터(C1) 및 제2 캐패시터(C2)의 직렬 회로에는 전원전압(VDD)과 데이터 전압의 전압차에 상응하는 제2 전압이 저장된다. 다음, 제1 제어 신호(Sn)의 디스에이블 레벨에 응답하여 제1 스위칭 트랜지스터(M2)가 오프 되고, 제3 제어 신호(AZBn)의 인에이블 레벨에 응답하여 제3 스위칭 트랜지스터(M4)가 온 되면, 제2 캐패시터(C2)에 저장된 전압의 크기에 따라 구동 트랜지스터(M1)가 소정의 정정류원으로서 유기 발광 소자(OLED)에 전류를 공급한다.
이때, 구동 트랜지스터(M1)의 게이트와 소오스 간의 전압은 다음의 수학식 2와 같게 된다.
Figure 112004028625113-PAT00002
여기서, Vth는 트랜지스터(M1)의 문턱 전압, C1은 제1 캐패시터(Cst)의 정전용량, C2는 제2 캐패시터(Cvth)의 정전 용량, VDD는 제1 전원전압, 그리고 Vdata는 데이터 전압을 나타낸다.
그러나, 도 2에 도시된 화소 회로는, 수학식 2에서 알 수 있듯이, 데이터 전압이 제1 및 제2 캐패시터(C1, C2)에 의해 분배되기 때문에, 공급해야 하는 데이터 전압이 높거나 제1 캐패시터(C1)의 커패시턴스 값이 커야 하는 문제점이 있다.
한편, 화소 회로에 전원전압(VDD)을 공급하기 위한 전원전압선은 수평 라인으로 형성되거나, 수직 라인으로 형성된다. 그런데, 화소 회로에 인가되는 전원전압선이 도 4와 같이 수평 라인으로 형성되는 경우, 실제 구동되는 트랜지스터가 많으면 구동 트랜지스터에 로드값(임피던스)이 커져서 전류량이 많이 소비되고, 입력단의 첫번째 구동 트랜지스터의 전압공급지점과 마지막단의 구동 트랜지스터의 전압공급지점 간에 전압 강하가 발생하게 된다.
이로써, 도 4에서 전원전압선의 우측 화소에 인가되는 전원전압(VDD)이 좌측 화소에 인가되는 전원전압(VDD)보다 낮아지고, LR(Long Range Uniformity)의 문제가 발생된다. 이러한 전원전압선의 전압 강하는 실제 전원전압선의 입력이 어느 곳 으로 연결되는가에 대한 설계 조건에 따라 달라질 수 있다.
이와 같이, 종래 기술에서는 데이터 전압을 기입할 때 트랜지스터에 전류가 흐르고 있으면, 전원전압(VDD)을 전달하는 전원전압선의 내부 저항에 의해 전원전압(VDD)이 강하되는 현상이 발생된다. 이때, 전압 강하량은 전원전압선에 흐르는 전류량에 비례한다. 따라서, 각 화소에 같은 데이터 전압을 인가하더라도 구동 트랜지스터에 인가되는 게이트 전압이 달라지고, 따라서 유기 발광 소자(OLED)에 흐르는 전류도 달라져서 휘도의 불균일 현상이 발생한다는 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 도출된 것으로, 본 발명의 목적은 각 화소간의 전원전압에서 발생하는 전압 강하량의 차이를 보상하여 발광 표시장치가 균일한 휘도를 표시할 수 있도록 하는 발광 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표시할 수 있는 발광 표시장치를 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 복수의 화소, 제1 방향으로 형성되고 복수의 화소에 데이터 신호를 공급하는 복수의 데이터선, 제1 방향과 교차하는 제2 방향으로 형성되고 복수의 화소에 선택 신호를 공급하는 복수의 주사선, 복수의 화소에 제1 전원전압을 공급하는 제1 전원전압선, 그리고 제1 방향으로 형성되며 복수의 화소에 제1 전원전압선의 전압강하를 보상하기 위한 제2 전원전압을 공급하는 제2 전원전압선을 포함하는 발광 표시장치가 제공된다.
바람직한 일 실시예에서, 화소는, 제1 전원전압선에 연결되는 제1 전극 및 발광 소자에 연결되는 제2 전극을 구비하는 구동 트랜지스터, 제1 전원전압선에 연결되는 제1 전극을 구비하는 제1 캐패시터, 구동 트랜지스터의 게이트와 제1 캐패시터의 제2 전극 사이에 연결되는 제2 캐패시터, 구동 트랜지스터의 제2 전극 및 게이트 사이에 연결되는 제1 스위칭 소자, 제2 전원전압선과 제1 캐패시터의 제2 전극 사이에 연결되는 제2 스위칭 소자, 및 데이터선 및 제1 캐패시터의 제2 전극 사이에 연결되는 제3 스위칭 소자를 포함한다.
또한, 발광 표시장치는 구동 트랜지스터의 상기 제2 전극 및 상기 발광 소자 사이에 연결되는 제4 스위칭 소자를 추가적으로 포함한다. 이때, 제1, 제2, 및 제4 스위칭 소자의 제어 전극이 제1 주사선에 연결되며, 제3 스위칭 소자의 제어 전극이 제2 주사선에 연결된다. 또한, 제1 및 제2 스위칭 소자는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성되고, 제4 스위칭 소자는 제1 및 제2 스위칭 소자와 다른 타입의 채널을 갖는 트랜지스터로 형성된다. 또한, 제1 주사선은 이전 행의 화소에 접속되는 제2 주사선과 실질적으로 동일한 선택 신호를 전달한다.
또한, 발광 표시장치는 구동 트랜지스터의 상기 제2 전극 및 상기 발광 소자 사이에 연결되는 제4 스위칭 소자를 추가적으로 포함한다. 이때, 제1 및 제2 스위칭 소자의 제어 전극이 제1 주사선에 연결되며, 제3 스위칭 소자의 제어 전극이 제 2 주사선에 연결되고, 제4 스위칭 소자의 제어 전극이 제3 주사선에 연결된다. 또한, 제1, 제2, 및 제4 스위칭 소자는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성된다. 또한, 제1 및 제2 스위칭 소자는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성되고, 제4 스위칭 소자는 제1 및 제2 스위칭 소자와 다른 타입의 채널을 갖는 트랜지스터로 형성된다. 이러한 경우, 제3 주사선에 인가되는 제3 선택 신호는 제1 및 제2 주사선에 인가되는 제1 및 제2 선택 신호가 제1 내지 제3 스위칭 소자에 인가되는 구간에서 제4 스위칭 소자에 인가된다.
또한, 제1 전원전압선은 제1 방향 또는 제2 방향으로 형성된다.
또한, 제2 전원전압선은 선택 신호에 의해 선택되는 행의 복수의 화소에 제2 전원전압이 각각 독립적으로 공급되도록 형성된다.
또한, 제2 전원전압은 제1 전원전압과 실질적으로 동일하게 설정된다.
본 발명의 다른 측면에 따르면, 제1 방향으로 형성되는 데이터선, 제1 방향과 교차하는 제2 방향으로 형성되며 제1 및 제2 선택 신호를 전달하는 제1 및 제2 주사선, 제1 방향으로 형성되는 제1 전원전압선, 제1 방향으로 형성되는 제2 전원전압선, 그리고 데이터선, 제1 및 제2 주사선, 제1 및 제2 전원전압선에 연결되는 화소를 포함한다. 여기서, 화소는, 발광 소자, 제1 전원전압선으로부터 게이트에 인가되는 전압에 상응하는 전류를 발광 소자에 공급하는 구동 트랜지스터, 제1 전원전압과 데이터 전압 간의 전압차에 상응하는 제1 전압을 저장하는 제1 캐패시터, 구동 트랜지스터의 문턱 전압과 제2 전원전압 간의 전압차에 상응하는 제2 전압을 저장하는 제2 캐패시터, 제1 선택 신호에 응답하여 구동 트랜지스터를 다이오드 연 결시키는 제1 스위칭 소자, 제1 선택 신호에 응답하여 제1 캐패시터의 일전극에 제2 전원전압을 전달하는 제2 스위칭 소자, 그리고 제2 선택 신호에 응답하여 제1 캐패시터의 일전극에 데이터 전압을 전달하는 제3 스위칭 소자를 포함하는 발광 표시장치가 제공된다.
바람직한 일 실시예에서, 발광 표시장치는 구동 트랜지스터의 출력을 발광 소자에 전달하는 제4 스위칭 소자를 추가적으로 포함한다. 이때, 제4 스위칭 소자의 제어 전극은 제2 주사선에 연결된다. 다른 한편으로, 제4 스위칭 소자의 제어 전극은 추가적으로 형성되는 제3 주사선에 연결된다. 이러한 경우, 제3 주사선에 인가되는 제3 선택 신호는 제1 및 제2 주사선에 인가되는 제1 및 제2 선택 신호가 제1 내지 제3 스위칭 소자에 인가되는 구간에서 제4 스위칭 소자에 인가된다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 이하의 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 5는 본 발명의 제1 실시예에 따른 발광 표시장치의 레이아웃 도면이다. 도 5에 도시된 발광 표시장치는 각 화소 회로가 5개의 트랜지스터와 2개의 캐패시터를 포함하는 회로로 형성되어 있다(도 7 참조). 그리고 도 5에 도시된 발광 표시 장치는 NxM 개의 화소 회로 중 m-1번째 데이터선(Dm-1)과 n-1번째 주사선(Sn-1)에 연결된 화소 회로를 중심으로 형성되어 있다.
도 5를 참조하면, 발광 표시장치는 기본적으로 각 화소 간의 전압강하를 보상하기 위한 제2 전원전압(Vsus)을 가지는 화소 회로를 포함한다. 구체적으로, 발광 표시장치의 화소 회로는 구동 트랜지스터(MD), 제1 캐패시터(Cst), 제2 캐패시터(Cvth), 제1 스위칭 소자(M1), 제2 스위칭 소자(M2), 제3 스위칭 소자(M3), 및 제4 스위칭 소자(M4)로 이루어진다. 여기서, 제1 내지 제4 스위칭 소자는 박막 트랜지스터로 형성되어 있다. 제4 스위칭 소자는 듀얼 게이트 타입의 박막 트랜지스터로 형성된다. 이러한 구성에 의해, 화소 회로는 유기 발광 소자(OLED)가 발광할 수 있도록 유기 발광 소자에 소정의 전류를 공급한다.
또한, 화소 회로는 데이터선(Dm-1), 제1 주사선(Sn-1), 제2 주사선(Sn-2), 제1 전원전압선(VDD), 및 제2 전원전압선(Vsus)에 연결된다. 여기서, 데이터선(Dm-1)은 m-1번째 데이터선을 나타내고, 제1 주사선(Sn-1) 및 제2 주사선(Sn-2)은 n-1번째 주사선과 n-2번째 주사선을 각각 나타낸다.
데이터선(Dm-1)은 제1 방향으로 연장되고 제3 스위칭 소자(M3)의 한쪽 전극에 연결된다. 여기서, 제1 방향은 도 5에서 볼 때 수직 방향이 된다.
제1 주사선(Sn-1)은 제1 스위칭 소자(M1), 제2 스위칭 소자(M2) 및 제4 스위칭 소자(M4)의 채널 위를 지나도록 제2 방향으로 연장되고, 이들 스위칭 소자(M1, M2, M4)의 제어 전극으로서 기능한다. 여기서, 제어 전극은 트랜지스터의 게이트 전극에 해당하고, 제2 방향은 도 5에서 볼 때 수평 방향이 되며 제1 방향과 교차한 다.
제2 주사선(Sn-2)은 제3 스위칭 소자(M3)의 채널 위를 지나도록 연장되고, 제3 스위칭 소자(M3)의 제어 전극으로서 기능한다.
제1 전원전압선(VDD)은 NxM 개의 복수의 화소를 포함하는 화소부내에서 데이터선이 배치되는 제1 방향과 동일한 제1 방향으로 연장된다. 또한, 제1 전원전압선(VDD)은 각 화소 회로에 제1 전원전압을 전달한다. 도 5에서, 제1 전원전압선(VDD)은 제1 캐패시터(Cst)의 한쪽 전극에 연결되고, 구동 트랜지스터(MD)의 한쪽 전극에 연결된다. 여기서, 참조 부호 VDD는 제1 전원전압선을 나타내는 것으로 설명되지만, VDD는 제1 전원전압선을 통해 전달되는 제1 전원전압을 가리킬 수도 있다.
이러한 제1 전원전압선(VDD)은 수직 방향에서 제1 전압전원선(VDD)에 인접한 복수의 화소 회로가 동시에 접속되어 전류 패스를 형성하고 있기 때문에, 제1 전원전압선(VDD)의 인입부의 위치와 각 전류 패스에 대한 누설 전류로 인하여 인입부로부터 먼 곳에 위치하는 화소 회로는 인입부로부터의 거리만큼 큰 전압강하량을 갖는다. 여기서, 인입부는 제1 전원전압선(VDD)이 화소부 내로 들어가기 시작하는 소정 부분을 가리킨다.
제2 전원전압선(Vsus)은 데이터선이 배치되는 제1 방향과 동일한 제1 방향으로 연장된다. 제2 전원전압선(Vsus)은 제2 스위칭 소자(M2)의 한쪽 전극에 연결된다. 이러한 제2 전원전압선(Vsus)은 제1 전원전압선(VDD)과 달리 여러 전류 패스를 형성하고 있지 않으므로, 인입부로부터의 거리나 누설 전류로 인한 전압 강하의 문제가 발생되지 않는다. 여기서, 참조 부호 Vsus는 제2 전원전압선을 나타내는 것으 로 설명되지만, Vsus는 제2 전원전압선을 통해 전달되는 제2 전원전압을 가리킬 수도 있다.
이와 같이, 본 실시예에서는 발광 표시장치의 각 화소 내에 실질적으로 동일한 보상 전압이 인가되며, 이로써 구동 트랜지스터의 게이트 전압을 유지하는 캐패시터에 원하는 전압을 저장할 수 있다. 그러므로, 본 발명에 따르면, 구동 트랜지스터를 통해 원하는 전류를 유기 발광 소자에 공급할 수 있으므로 휘도 균일성이 크게 향상될 수 있다.
한편, 도면에 도시되어 있지는 않지만, 데이터선(Dm-1, Dm)에는 데이터 구동부(data driver)(미도시)가 연결되고, 주사선(Sn-2, Sn-1)에는 주사 구동부(scan driver)(미도시)가 연결된다. 이때, 데이터 구동부 및/또는 주사 구동부는 매트릭스 형태로 배열된 복수의 화소를 포함하는 화소부에 전기적으로 연결되거나 또는 화소부에 접착되어 전기적으로 연결되는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 다른 한편으로, 데이터 구동부 및/또는 주사 구동부는 화소부에 접착되어 전기적으로 연결되는 가요성 인쇄 회로(flexible printed circuit, FPC)나 필름(film) 등에 칩 등의 형태로 장착될 수 있다. 또 다른 한편으로, 데이터 구동부 및/또는 주사 구동부는 화소부의 유리 기판 위에 직접 장착되거나 유리 기판 위의 박막 트랜지스터, 데이터선, 주사선과 동일한 층들로 형성되는 구동 회로로 대체될 수 있다.
또 한편으로, 상술한 실시예에서 데이터선, 제1 전원전압선 및 제2 전원전압선, 그리고 주사선이 제1 또는 제2 방향으로 연장된다는 것은 직선 형태로 연장되 는 것뿐만 아니라 소정의 곡선부를 가지고 연장되거나 구불구불하게 연장되는 것도 포함한다.
도 6은 도 5의 발광 표시장치에 대한 레이아웃의 Ⅵ-Ⅵ선을 따라 취한 단면도이다. 참고로, 도 6은 발광 표시장치의 화소부 내의 한 화소에 대한 단면 구조로 형성되어 있다.
도 6을 참조하면, 단면 구조는, 먼저 유리 등의 절연 기판(41) 상에 질화막, 산화막 등의 재료로 이루어진 버퍼층(buffer layer, 42)이 형성된다. 버퍼층(42)은 금속 이온 등의 불순물이 반도체층 내의 액티브 채널(active channel)로 확산되는 것을 방지하기 위해 형성된다. 이러한 버퍼층(42)은 화학 기상 증착(chemical vapor deposition: CVD), 스퍼터링(sputtering) 등의 방법으로 형성될 수 있다.
다음, 버퍼층(42)이 형성된 기판(41) 상에 CVD, 스퍼터링 등의 공정을 통해 비정질 실리콘(amorphous silicon)층을 형성하고, 약 430℃ 정도의 온도에서 가열하여 비정질 실리콘층 내부에 함유된 수소 성분을 제거하는 탈수소 처리 공정을 수행한 후, 탈수소 처리된 비정질 폴리실리콘 층을 소정의 방법으로 결정화하여 반도체층과 커패시터(Cst)의 제1 전극(43a)을 형성한다.
비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(solid phase crystallization: SPC)법, 엑시머 레이저 결정화(excimer laser crystallization: ELC/excimer laser anneal: ELA)법, 연속측면 고상화(sequential lateral solidification: SLS)법, 금속 유도 결정화(metal induced crystallization: MIC) 법, 금속 유도 측면 결정화(metal induced lateral crystallization: MILC)법 등이 있다.
다음, 반도체층(42)이 형성된 기판(41)의 전면에 게이트 절연막(44)을 형성하고, 게이트 절연막(44) 위에 알루미늄 등의 금속 재료로 이루어진 제1 금속층을 전면 증착한 후 패터닝하여 게이트 전극(45)과 커패시터(Cst)의 제2 전극(45b)를 형성한다. 그 후, 게이트 전극(45)을 마스크로 이용하여 소정의 불순물을 이온 주입하여 구동 트랜지스터(MD)의 소오스(43c) 및 드레인(43a)과 제1 트랜지스터의 드레인(43d)을 형성한다. 여기서, 게이트 절연막(44)을 사이에 두고 게이트 전극(45)의 하부에 위치하는 반도체층의 영역은 채널(45a)이 된다.
다음, 상기 구조 상에 층간 절연막(46)을 형성하고, 층간 절연막(46) 내에 소오스(43c), 드레인(43a, 43d) 및 캐패시터(Cst)의 제1 전극(43a)을 각각 노출시키는 콘택홀을 형성한다. 그 후, 제2 금속층(47)을 전면 증착하고 패터닝하여 구동 트랜지스터(MD)의 소오스 전극(47b) 및 드레인 전극(47a)과 제1 스위칭 소자(도 5 참조)의 드레인 전극(47c)을 형성한다. 소오스 전극과 드레인 전극은 콘택홀을 통해 소오스 및 드레인에 각각 연결된다. 커패시터(Cst)의 제1 전극(43a)은 콘택홀을 통해 제2 금속층(47)에 연결된다.
다음, 제2 금속층(47)의 상부에 보호막(48)이 형성된다. 보호막(48)은 드레인 전극(47c)을 노출시키는 콘택홀을 포함한다. 그 후, 보호막(48) 상부의 일부 영역에 애노드 전극(49)이 증착되고 패터닝된다. 애노드 전극(49)은 콘택홀을 통해 드레인 전극(47c)에 전기적으로 연결된다.
다음, 상기 구조의 상부에 절연물로 이루어진 평탄화막(50)이 형성되고 패터닝된다. 평탄화막(50)에는 애노드 전극(49)을 노출시키는 개구부가 형성된다. 그 후, 개구부에 유기 발광 물질(51)이 도포된다. 그리고, 유기 발광 물질(51)을 포함한 상기 구조 상에 캐소드 전극(52)이 형성된다.
상술한 구조에 의해, 구동 트랜지스터(MD), 캐패시터(Cst), 및 유기 발광 소자(OLED)가 형성된다.
한편, 상술한 실시예에서는 P-타입의 채널을 갖는 박막 트랜지스터를 포함한 단면 구조에 대하여 언급하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고, N-타입의 채널을 갖거나 P-타입과 N-타입의 채널을 함께 갖고 있는 박막 트랜지스터를 포함한 다른 구조에 용이하게 적용할 수 있다.
다른 한편으로, 상술한 실시예에서는 커패시터(Cst)의 제1 전극과 제2 전극을 반도체층과 게이트 전극의 형성시에 함께 형성하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 커패시터(Cst)는 게이트 전극과 동일한 층에 형성되는 제1 전극과 소오스 또는 드레인 전극과 동일한 층에 형성되는 제2 전극을 포함하도록 형성될 수 있다.
또 다른 한편으로, 상술한 반도체층은 비정질 실리콘을 증착한 후, 다결정 폴리실리콘으로 결정화하는 방법 이외에, 버퍼층 상부에 직접 다결정 폴리실리콘을 증착하고 패터닝하는 방법에 의해서 형성될 수 있다.
도 7은 도 5의 발광 표시장치에 대한 회로도이다. 도 7을 참조하는 아래의 설명에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로를 중심으로 설명한다. 한편, 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 주사선"이라 한다.
도 7을 참조하면, 화소 회로(601)는 구동 트랜지스터(MD), 제1 및 제2 캐패시터(Cst, Cvth), 제1 내지 제4 트랜지스터(M1, M2, M3, M4), 및 유기 발광 소자(OLED)를 포함한다.
구동 트랜지스터(MD)는 제1 전원전압선(VDD)에 연결되는 제1 전극과 제4 트랜지스터(M4)의 제1 전극에 연결되는 제2 전극을 구비한다. 구동 트랜지스터(MD)는 게이트에 인가되는 전압에 상응하여 실질적으로 소정 구간 동안 유기 발광 소자(OLED)에 소정의 정전류를 공급하는 정전류원으로서 동작한다.
제1 캐패시터(Cst)는 제1 전원전압선(VDD)에 연결된 제1 전극을 구비한다. 제1 캐패시터(Cst)는 제1 전원전압(VDD)과 데이터선(Dm)에 인가되는 데이터 전압 간의 전압차에 상응하는 제1 전압을 저장한다.
제2 캐패시터(Cvth)는 구동 트랜지스터(MD)의 게이트와 제1 캐패시터(Cst)의 제2 전극 사이에 연결된다. 제2 캐패시터(Cvth)는 제2 전원전압(Vsus)과 구동 트랜지스터(MD)의 문턱 전압 간의 전압차에 상응하는 제2 전압을 저장한다. 참고로, 참조부호 VDD는 혼동의 우려가 없는 범위 내에서 제1 전원전압선과 제1 전원전압에 모두 사용된다. 그리고, 참조부호 VDD는 혼동의 우려가 없는 범위 내에서 제2 전원전압선과 제2 전원전압에 모두 사용된다.
제1 트랜지스터(M1)는 구동 트랜지스터(MD)의 제2 전극과 게이트 사이에 연결된다. 제1 트랜지스터(M1)는 이전 주사선 또는 제1 주사선(Sn-1)에 인가되는 제1 선택 신호에 응답하여 구동 트랜지스터(MD)를 다이오드 연결시킨다.
제2 트랜지스터(M2)는 제2 전원전압선(Vsus)과 제1 캐패시터(Cst)의 제2 전극 사이에 연결된다. 제2 트랜지스터(M2)는 이전 주사선 또는 제1 주사선(Sn-1)에 인가되는 제1 선택 신호에 응답하여 제2 전원전압(Vsus)을 제1 캐패시터(Cst)의 제2 전극이 연결된 노드(이하 노드 A라고 함)에 전달한다.
제3 트랜지스터(M3)는 데이터선(Dm)과 제1 캐패시터(Cst)의 제2 전극 사이에 연결된다. 제3 트랜지스터(M3)는 제2 선택 신호에 응답하여 데이터 전압을 노드 A에 전달한다.
제4 트랜지스터(M4)는 구동 트랜지스터(MD)의 제2 전극과 유기 발광 소자(OLED)의 애노드 간에 접속된다. 제4 트랜지스터(M4)는 이전 주사선 또는 제1 주사선(Sn-1)의 제1 선택 신호와는 다른 선택 신호에 응답하여 구동 트랜지스터(MD)에서 출력되는 전류를 유기 발광 소자(OLED)에 전달한다. 다시 말해서, 제4 트랜지스터(M4)는 제1 선택 신호에 응답하여 구동 트랜지스터(MD)의 제2 전극과 유기 발광 소자(OLED)를 차단시킨다.
이를 위해, 제4 트랜지스터(M4)는 제1 및 제2 트랜지스터(M1, M2)와는 다른 타입의 채널을 갖는 트랜지스터로 형성된다. 예를 들면, 도 7에서와 같이, 제1 및 제2 트랜지스터(M1, M2)는 PMOS 타입의 트랜지스터로 형성되고, 제4 트랜지스터(M4)는 NMOS 타입의 트랜지스터로 형성된다.
유기 발광 소자(OLED)는 입력되는 전류에 상응하여 빛을 방출한다. 본 발명의 일실시예에 따르면, 유기 발광 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 제1 전원전압(VDD)보다 낮은 레벨의 전압으로서, 접지 전압 등이 사용될 수 있다.
이하, 본 발명의 제1 실시예에 따른 발광 표시장치의 n행 m열에 위치하는 화소 회로에 대한 동작을 도 8을 참조하여 설명한다. 도 8은 도 7의 발광 표시장치의 화소 회로를 구동하기 위한 구동 파형도이다.
도 8을 참조하면, 구간 T1에서, 이전 주사선 또는 제1 주사선(Sn-1)에 로우 레벨의 주사 전압이 인가되면, 제1 트랜지스터(M1)가 턴온되고, 구동 트랜지스터(MD)는 다이오드 연결 상태가 된다. 따라서, 구동 트랜지스터(MD)의 게이트 및 소스간 전압은 구동 트랜지스터(MD)의 문턱 전압(Vth)이 될 때까지 변하게 된다. 이때, 구동 트랜지스터(MD)의 소오스에 제1 전원전압(VDD)이 인가되므로, 구동 트랜지스터(MD)의 게이트 즉, 제2 캐패시터(Cvth)의 제1 전극에 인가되는 전압은 제1 전원전압(VDD)과 구동 트랜지스터(MD)의 문턱 전압(Vth)의 합이 된다.
이와 함께, 구간 T1에서, 이전 주사선 또는 제1 주사선(Sn-1)에 로우 레벨의 주사 전압이 인가되면, 제2 트랜지스터(M2)가 턴온되고, 제2 캐패시터(Cvth)의 제2 전극에는 제2 전원전압(Vsus)이 인가된다.
따라서, 제2 캐패시터(Cvth)의 양전극 간에 인가되는 전압은 아래의 수학식 3과 같이 된다.
Figure 112004028625113-PAT00003
다음, 제2 캐패시터(Cvth)의 제2 전극에 데이터 신호가 인가되면, 제2 캐패시터(Cvth)의 양전극 간에 인가되는 전압은 아래의 수학식 4와 같이 된다.
Figure 112004028625113-PAT00004
여기서, Vcvth는 제2 캐패시터(Cvth)의 양전극 간에 인가되는 전압, VDD는 제1 전원전압, Vsus는 제2 전원전압, Vdata는 데이터 전압, 그리고 Vth는 구동 트랜지스터(MD)의 문턱 전압을 나타낸다.
또한, 구간 T1에서 N-타입의 채널을 갖는 제4 트랜지스터(M4)는 차단되어, 구동 트랜지스터(MD)에 흐르는 전류가 유기 발광 소자(OLED)로 흐르는 것을 방지한다. 그리고, 현재 주사선 또는 제2 주사선(Sn)에는 하이 레벨의 주사 전압이 인가되므로 제3 트랜지스터(M3)는 차단된다.
다음, 구간 T2에서, 현재 주사선 또는 제2 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 제3 트랜지스터(M3)가 턴온되고, 데이터선(Dm)에 인가되는 데이터 전압이 제1 캐패시터(Cst)의 제2 전극에 전달된다. 따라서, 제1 캐패시터(Cst)에는 제1 전원전압(VDD)과 데이터 전압 간의 전압차에 상응하는 제1 전압이 충전된다. 또한, 제2 캐패시터(Cvth)에는 제1 전원전압(VDD)에서 구동 트랜지스터(MD)의 문턱 전압(Vth)을 뺀 값에 제2 전원전압(Vsus)을 더한 값에 상응하는 제2 전압이 충전되어 있다. 따라서, 구동 트랜지스터(MD)의 게이트에는 데이터 전압과 제2 전압의 합에 상응하는 제3 전압이 인가된다.
이와 같이, 구동 트랜지스터(MD)의 게이트-소오스간 전압(Vgs)은 아래의 수학식 5와 같다.
Figure 112004028625113-PAT00005
여기서, Vgs는 구동 트랜지스터(MD)의 게이트-소오스 간의 전압, VDD는 제1 전원전압, Vcvth는 제2 캐패시터(Cvth)의 양단간의 전압, Vsus는 제2 전원전압, Vdata는 데이터 전압, 그리고 Vth는 구동 트랜지스터(MD)의 문턱 전압을 나타낸다.
수학식 5에서 알 수 있듯이, 구동 트랜지스터(MD)를 동작시키기 위해서는 데이터 전압과 구동 트랜지스터(MD)의 문턱 전압의 합에서 제2 전원전압을 뺀 값의 절대값이 구동 트랜지스터(MD)의 문턱 전압의 절대값보다 크도록 설정되어야 한다.
수학식 5를 이용하면, 유기 발광 소자에 흐르는 전류는 아래의 수학식 6과 같이 얻어진다.
Figure 112004028625113-PAT00006
수학식 6에서 알 수 있듯이, 유기 발광 소자(OLED)에 흐르는 전류는 제1 전원전압(VDD)에 영향을 받지 않으며, 제1 전원전압선(VDD)에서의 전압 강하에 의한 휘도 편차를 보상할 수 있다. 여기서, 제2 전원전압(Vsus)은 보상 전압으로서 기능 한다.
제2 전원전압(Vsus)은 제1 전원전압(VDD)과 달리 전류 패스를 형성하고 있지 않으므로, 전류 누설로 인한 전압 강하의 문제가 발생되지 않는다. 따라서, 모든 화소 회로에 실질적으로 동일한 보상 전압이 인가되며, 데이터 전압에 상응하는 전류가 유기 발광 소자(OLED)에 흐르게 된다. 이러한 보상 전압으로서의 제2 전원전압(Vsus)은 제1 전원전압(VDD)과 동일한 레벨의 전압을 사용할 수 있다.
도 9는 본 발명의 제1 실시예에 따른 발광 표시장치의 제1 변형예에 대한 구성도이다. 도 9를 참조하는 아래의 설명에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로를 중심으로 설명한다.
도 9에 도시된 발광 표시장치의 화소 회로는 제4 트랜지스터(M4)를 별도의 신호선(En)으로 제어한다는 점에서 제1 실시예에 따른 화소 회로와 차이점을 갖는다. 이와 같이, 제4 트랜지스터(M4)를 별도의 신호선(En)으로 제어하는 경우, 제4 트랜지스터(M4)의 특성을 P-타입 또는 N-타입으로 설정할 수 있다. 또한, 화소 회로의 발광 기간을 이전 주사선(Sn-1)의 선택 기간과 독립하여 제어할 수 있다는 장점이 있다.
이와 같이, 상술한 본 발명에 따르면, 각 화소에 공급되는 제1 전원전압(VDD)의 전압 강하량의 차이를 제2 전원전압(Vsus)을 이용하여 보상한다. 특히, 제2 전원전압선(Vsus)을 데이터선이 배치되는 방향과 평행하고 주사선이 배치되는 방향과 교차하도록 배치함으로써, 주사선의 선택 신호에 의해 선택되는 행에 위치하 는 각 화소에 독립적으로 보상 전압을 공급할 수 있다. 이것은 제2 전원전압선 상의 전압 강하를 방지한다. 따라서, 본 발명에 따르면, 발광 표시장치에 있어서 보다 확실하게 화소의 위치에 따른 휘도 불균형 문제를 해결할 수 있다.
한편, 상술한 실시예에서는, 제1 내지 제4 트랜지스터를 P-타입 또는 N-타입의 트랜지스터로 구현한 경우를 도시하였다. 하지만, 제1 내지 제4 트랜지스터는 인가되는 선택 신호에 응답하여 양단을 스위칭할 수 있는 스위칭 소자로 구현될 수 있다. 또한, 이러한 제1 내지 제4 트랜지스터는 화소부의 유리 기판 위에 형성되는 게이트 전극, 드레인 전극 및 소스 전극을 각각 제어 전극 과 제1 및 제2 전극으로 가지는 박막 트랜지스터인 것이 바람직하다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 따르면, 각 화소간의 전압 강하량의 차이를 보상함으로써, 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 발광 표시 장치의 휘도 균일성을 개선할 수 있다.
또한 본 발명에 따르면, 실질적으로 각 화소간에 전압 강하가 발생하지 않고, 따라서 전압 강하에 의한 크로스 토크(cross talk)나 화면 중앙이 어두워지는 현상을 방지할 수 있다.

Claims (19)

  1. 복수의 화소;
    제1 방향으로 형성되고 상기 복수의 화소에 데이터 신호를 공급하는 복수의 데이터선;
    상기 제1 방향과 교차하는 제2 방향으로 형성되고 상기 복수의 화소에 선택 신호를 공급하는 복수의 주사선;
    상기 복수의 화소에 제1 전원전압을 공급하는 제1 전원전압선; 및
    상기 제1 방향으로 형성되며 상기 복수의 화소에 상기 제1 전원전압선의 전압강하를 보상하기 위한 제2 전원전압을 공급하는 제2 전원전압선을 포함하는 발광 표시장치.
  2. 제1항에 있어서,
    상기 화소는,
    상기 제1 전원전압선에 연결되는 제1 전극 및 발광 소자에 연결되는 제2 전극을 구비하는 구동 트랜지스터;
    상기 제1 전원전압선에 연결되는 제1 전극을 구비하는 제1 캐패시터;
    상기 구동 트랜지스터의 게이트와 상기 제1 캐패시터의 제2 전극 사이에 연결되는 제2 캐패시터;
    상기 구동 트랜지스터의 제2 전극 및 상기 게이트 사이에 연결되는 제1 스위 칭 소자;
    상기 제2 전원전압선과 상기 제1 캐패시터의 상기 제2 전극 사이에 연결되는 제2 스위칭 소자; 및
    상기 데이터선 및 상기 제1 캐패시터의 상기 제2 전극 사이에 연결되는 제3 스위칭 소자를 포함하는 발광 표시장치.
  3. 제2항에 있어서,
    상기 구동 트랜지스터의 상기 제2 전극 및 상기 발광 소자 사이에 연결되는 제4 스위칭 소자를 추가적으로 포함하는 발광 표시장치.
  4. 제3항에 있어서,
    상기 제1, 제2, 및 제4 스위칭 소자의 제어 전극이 제1 주사선에 연결되며, 상기 제3 스위칭 소자의 제어 전극이 제2 주사선에 연결되는 발광 표시장치.
  5. 제4항에 있어서,
    상기 제1 및 제2 스위칭 소자는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성되고, 상기 제4 스위칭 소자는 상기 제1 및 제2 스위칭 소자와 다른 타입의 채널을 갖는 트랜지스터로 형성되는 발광 표시장치.
  6. 제4항에 있어서,
    상기 제1 주사선은 이전 행의 화소에 접속되는 제2 주사선과 실질적으로 동일한 선택 신호를 전달하는 발광 표시장치.
  7. 제3항에 있어서,
    상기 제1 및 제2 스위칭 소자의 제어 전극이 제1 주사선에 연결되며, 상기 제3 스위칭 소자의 제어 전극이 제2 주사선에 연결되고, 상기 제4 스위칭 소자의 제어 전극이 제3 주사선에 연결되는 발광 표시장치.
  8. 제7항에 있어서,
    상기 제3 주사선에 인가되는 제3 선택 신호는 상기 제1 및 제2 주사선에 인가되는 제1 및 제2 선택 신호가 상기 제1 내지 제3 스위칭 소자에 인가되는 구간에서 상기 제4 스위칭 소자에 인가되는 발광 표시장치.
  9. 제7항에 있어서,
    상기 제1, 제2, 및 제4 스위칭 소자는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성되는 발광 표시장치.
  10. 제9항에 있어서,
    상기 제1 및 제2 스위칭 소자는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성되고, 상기 제4 스위칭 소자는 상기 제1 및 제2 스위칭 소자와 다른 타입의 채널을 갖는 트랜지스터로 형성되는 발광 표시장치.
  11. 제1항에 있어서,
    상기 제1 전원전압선은 상기 제1 방향 또는 상기 제2 방향으로 형성되는 발광 표시장치.
  12. 제1항에 있어서,
    상기 제2 전원전압선은 상기 선택 신호에 의해 선택되는 행의 상기 복수의 화소에 상기 제2 전원전압이 각각 독립적으로 공급되도록 형성되는 발광 표시장치.
  13. 제1항에 있어서,
    상기 제2 전원전압은 상기 제1 전원전압과 실질적으로 동일하게 설정되는 발광 표시장치.
  14. 제1 방향으로 형성되는 데이터선;
    상기 제1 방향과 교차하는 제2 방향으로 형성되며 제1 및 제2 선택 신호를 전달하는 제1 및 제2 주사선;
    상기 제1 방향으로 형성되는 제1 전원전압선;
    상기 제1 방향으로 형성되는 제2 전원전압선; 및
    상기 데이터선, 상기 제1 주사선, 상기 제2 주사선, 상기 제1 전원전압선, 및 상기 제2 전원전압선에 연결되는 화소를 포함하며,
    상기 화소는,
    발광 소자;
    상기 제1 전원전압선으로부터 게이트에 인가되는 전압에 상응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터;
    상기 제1 전원전압과 상기 데이터 전압 간의 전압차에 상응하는 제1 전압을 저장하는 제1 캐패시터;
    상기 구동 트랜지스터의 문턱 전압과 상기 제2 전원전압 간의 전압차에 상응하는 제2 전압을 저장하는 제2 캐패시터;
    상기 제1 선택 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결시키는 제1 스위칭 소자;
    상기 제1 선택 신호에 응답하여 상기 제1 캐패시터의 일전극에 상기 제2 전원전압을 전달하는 제2 스위칭 소자; 및
    상기 제2 선택 신호에 응답하여 상기 제1 캐패시터의 상기 일전극에 상기 데이터 전압을 전달하는 제3 스위칭 소자를 포함하는 발광 표시장치.
  15. 제14항에 있어서,
    상기 구동 트랜지스터의 출력을 상기 발광 소자에 전달하는 제4 스위칭 소자를 추가적으로 포함하는 발광 표시장치.
  16. 제15항에 있어서,
    상기 제4 스위칭 소자의 제어 전극은 상기 제2 주사선에 연결되는 발광 표시장치.
  17. 제15항에 있어서,
    상기 제4 스위칭 소자의 제어 전극은 추가적으로 형성되는 제3 주사선에 연결되는 발광 표시장치.
  18. 제17항에 있어서,
    상기 제3 주사선에 인가되는 제3 선택 신호는 상기 제1 및 제2 주사선에 인가되는 상기 제1 및 제2 선택 신호가 상기 제1 내지 제3 스위칭 소자에 인가되는 구간에서 상기 제4 스위칭 소자에 인가되는 발광 표시장치.
  19. 제14항에 있어서,
    상기 제2 전원전압은 상기 제1 전원전압과 실질적으로 동일하게 설정되는 발광 표시장치.
KR1020040049718A 2004-06-29 2004-06-29 발광 표시장치 KR100698681B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040049718A KR100698681B1 (ko) 2004-06-29 2004-06-29 발광 표시장치
US11/165,441 US20060028408A1 (en) 2004-06-29 2005-06-22 Light emitting diode display circuit with voltage drop compensation
JP2005186378A JP2006018277A (ja) 2004-06-29 2005-06-27 発光表示装置
EP20050105799 EP1612766A1 (en) 2004-06-29 2005-06-29 Light emitting diode display circuit with voltage drop compensation
CN200510082136A CN100583209C (zh) 2004-06-29 2005-06-29 具有压降补偿的发光二极管显示电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049718A KR100698681B1 (ko) 2004-06-29 2004-06-29 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20060000754A true KR20060000754A (ko) 2006-01-06
KR100698681B1 KR100698681B1 (ko) 2007-03-23

Family

ID=35064851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049718A KR100698681B1 (ko) 2004-06-29 2004-06-29 발광 표시장치

Country Status (5)

Country Link
US (1) US20060028408A1 (ko)
EP (1) EP1612766A1 (ko)
JP (1) JP2006018277A (ko)
KR (1) KR100698681B1 (ko)
CN (1) CN100583209C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074780A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US9449547B2 (en) 2009-12-01 2016-09-20 Samsung Display Co., Ltd. Organic light emitting display
US9704438B2 (en) 2014-05-29 2017-07-11 Samsung Display Co., Ltd. Organic light-emitting diode display including a pixel circuit having a compensation unit

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592636B1 (ko) * 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
US9318053B2 (en) * 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI317925B (en) * 2005-08-19 2009-12-01 Toppoly Optoelectronics Corp An active matrix organic light emitting diodes pixel circuit
JP4692828B2 (ja) * 2006-03-14 2011-06-01 カシオ計算機株式会社 表示装置及びその駆動制御方法
TWI343042B (en) * 2006-07-24 2011-06-01 Au Optronics Corp Light-emitting diode (led) panel and driving method thereof
KR100739334B1 (ko) 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP2008134346A (ja) * 2006-11-27 2008-06-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
KR101429711B1 (ko) 2007-11-06 2014-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그것의 구동 방법
KR101361981B1 (ko) * 2008-02-19 2014-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
WO2010001467A1 (ja) * 2008-07-02 2010-01-07 富士電機ホールディングス株式会社 面発光表示装置
JP2010164844A (ja) * 2009-01-16 2010-07-29 Nec Lcd Technologies Ltd 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
CN101938607B (zh) * 2009-06-29 2012-12-12 英属开曼群岛商恒景科技股份有限公司 驱动cmos成像装置内主动像素的方法及电路
JP2011150294A (ja) * 2009-12-21 2011-08-04 Canon Inc 表示装置の駆動方法
CN102110401B (zh) * 2009-12-23 2015-12-09 群创光电股份有限公司 具有显示面板的电子系统
KR101560239B1 (ko) * 2010-11-18 2015-10-26 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR101894768B1 (ko) * 2011-03-14 2018-09-06 삼성디스플레이 주식회사 액티브 매트릭스 디스플레이 장치 및 그 구동 방법
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
US9583033B2 (en) 2011-11-25 2017-02-28 Lg Display Co., Ltd. Display panel for display device and method for detecting defects of signal lines for display devices
TWI460704B (zh) 2012-03-21 2014-11-11 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
CN103325335B (zh) * 2012-03-21 2015-09-09 群康科技(深圳)有限公司 显示器及其驱动方法
DE102012013039B4 (de) * 2012-06-29 2020-07-23 Diehl Aerospace Gmbh Beleuchtungsvorrichtung sowie Verfahren zum Betrieb der Beleuchtungsvorrichtung in einem Dimmbetrieb
KR101975489B1 (ko) * 2012-09-10 2019-05-08 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
KR101411757B1 (ko) 2012-11-09 2014-06-25 엘지디스플레이 주식회사 유기발광 표시장치
CN102982767B (zh) * 2012-12-10 2015-02-25 京东方科技集团股份有限公司 一种像素单元驱动电路、驱动方法及显示装置
CN103077680B (zh) * 2013-01-10 2016-04-20 上海和辉光电有限公司 一种oled像素驱动电路
US9230483B2 (en) * 2013-03-28 2016-01-05 Innolux Corporation Pixel circuit and driving method and display device thereof
TWI485683B (zh) * 2013-03-28 2015-05-21 Innolux Corp 畫素電路及其驅動方法與顯示面板
CN103218971A (zh) * 2013-04-01 2013-07-24 昆山龙腾光电有限公司 像素驱动电路及使用其的有源矩阵式有机发光显示器
CN103226931B (zh) * 2013-04-27 2015-09-09 京东方科技集团股份有限公司 像素电路和有机发光显示器
CN103383835B (zh) * 2013-07-02 2015-09-09 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
TWI594221B (zh) * 2013-11-12 2017-08-01 友達光電股份有限公司 像素結構及其驅動方法
WO2015088152A1 (ko) * 2013-12-10 2015-06-18 네오뷰코오롱 주식회사 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
CN105427811B (zh) * 2015-12-24 2018-08-14 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
KR102485572B1 (ko) * 2016-05-18 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102553236B1 (ko) * 2016-09-09 2023-07-11 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180031846A (ko) * 2016-09-19 2018-03-29 삼성디스플레이 주식회사 표시 장치
CN106448562A (zh) 2016-10-21 2017-02-22 京东方科技集团股份有限公司 显示面板及显示设备
KR102592010B1 (ko) * 2016-10-25 2023-10-24 삼성디스플레이 주식회사 표시 장치
US10475371B2 (en) * 2016-11-14 2019-11-12 Int Tech Co., Ltd. Pixel circuit in an electroluminescent display
CN106991968B (zh) * 2017-05-27 2020-11-27 京东方科技集团股份有限公司 像素补偿电路及补偿方法、显示装置
CN107103879B (zh) 2017-06-07 2019-08-06 京东方科技集团股份有限公司 一种有机发光显示面板的补偿方法及装置
CN107452335B (zh) * 2017-09-22 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及驱动方法、oled显示面板
JP7048305B2 (ja) * 2017-12-25 2022-04-05 株式会社ジャパンディスプレイ 表示装置
CN108231003B (zh) * 2018-01-19 2019-11-22 昆山国显光电有限公司 像素电路及其驱动方法、有机电致发光器件、显示装置
CN108665852A (zh) * 2018-07-23 2018-10-16 京东方科技集团股份有限公司 像素电路、驱动方法、有机发光显示面板及显示装置
CN109801596A (zh) * 2019-01-31 2019-05-24 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法
KR102657141B1 (ko) * 2019-06-12 2024-04-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN110085165B (zh) 2019-06-18 2020-12-11 京东方科技集团股份有限公司 一种像素电路、显示面板和显示装置
CN114175132B (zh) 2019-08-09 2023-08-15 夏普株式会社 显示装置
CN110444164A (zh) * 2019-08-16 2019-11-12 京东方科技集团股份有限公司 一种显示装置的调试方法及调试装置
JP7047861B2 (ja) * 2020-05-07 2022-04-05 セイコーエプソン株式会社 電気光学装置および電子機器
CN113160750B (zh) * 2021-03-09 2023-04-28 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
KR20230064708A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100571002B1 (ko) * 2000-12-22 2006-04-13 삼성에스디아이 주식회사 유기이엘 구동회로
WO2002075709A1 (fr) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit permettant d'actionner un element electroluminescent a matrice active
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
KR100489272B1 (ko) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
US6847340B2 (en) * 2002-08-16 2005-01-25 Windell Corporation Active organic light emitting diode drive circuit
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449547B2 (en) 2009-12-01 2016-09-20 Samsung Display Co., Ltd. Organic light emitting display
US9704438B2 (en) 2014-05-29 2017-07-11 Samsung Display Co., Ltd. Organic light-emitting diode display including a pixel circuit having a compensation unit
KR20160074780A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
CN1716370A (zh) 2006-01-04
US20060028408A1 (en) 2006-02-09
EP1612766A1 (en) 2006-01-04
KR100698681B1 (ko) 2007-03-23
CN100583209C (zh) 2010-01-20
JP2006018277A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
KR100698681B1 (ko) 발광 표시장치
KR100824854B1 (ko) 유기 전계 발광 표시 장치
KR100560479B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100833756B1 (ko) 유기 전계 발광 표시 장치
KR100926591B1 (ko) 유기 전계 발광 표시 장치
KR100488835B1 (ko) 반도체 장치 및 표시 장치
KR100490622B1 (ko) 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
US7184006B2 (en) Organic electro luminescent display panel and fabricating method thereof
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
JP4932624B2 (ja) 有機電界発光表示装置
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100938101B1 (ko) 유기 전계 발광 표시 장치
US7378739B2 (en) Capacitor and light emitting display using the same
KR100570781B1 (ko) 유기 전계발광 표시 장치와 그 표시 패널 및 구동 방법
US9196747B2 (en) Light emitting display and thin film transistor (TFT)
KR20160007982A (ko) 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
KR20060065083A (ko) 발광표시장치 및 그의 제조방법
KR20090106162A (ko) 유기 발광 표시장치 및 그 구동방법
KR100698710B1 (ko) 유기 전계 발광 표시장치
KR100776481B1 (ko) 유기 전계 발광표시장치의 화소구조
KR100622227B1 (ko) 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치
KR100601375B1 (ko) 유기 전계 발광 표시장치
KR100515307B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100699999B1 (ko) 유기 전계 발광 표시장치
KR100717333B1 (ko) 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13