KR100776481B1 - 유기 전계 발광표시장치의 화소구조 - Google Patents
유기 전계 발광표시장치의 화소구조 Download PDFInfo
- Publication number
- KR100776481B1 KR100776481B1 KR1020060051578A KR20060051578A KR100776481B1 KR 100776481 B1 KR100776481 B1 KR 100776481B1 KR 1020060051578 A KR1020060051578 A KR 1020060051578A KR 20060051578 A KR20060051578 A KR 20060051578A KR 100776481 B1 KR100776481 B1 KR 100776481B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- node
- capacitor
- light emitting
- organic light
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000003054 catalyst Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기 전계 발광표시장치의 화소구조에 관한 것으로, 더욱 상세하게는, SGS 결정화 특성을 고려하여 최적의 레이아웃 방법을 적용한 유기 전계 발광표시장치의 화소구조에 관한 것이다. 본 발명에 따른 유기 전계 발광표시장치의 화소구조는 유기 발광 다이오드, 제 1 전원선과 제 1 노드에 연결되는 제 1 트랜지스터, 상기 제 1 노드와 상기 제 1 트랜지스터의 게이트에 연결되는 제 2 트랜지스터, 상기 데이터선과 제 3 노드에 연결되는 제 3 트랜지스터, 상기 제 1 노드와 상기 유기 발광 다이오드의 애노드전극에 연결되는 제 4 트랜지스터, 상기 제 1 전원선과 평행하도록 배열된 제 2 전원선에 연결되는 제 5 트랜지스터, 제 1 전극이 상기 제 1 전원선에 연결되고, 제 2 전극이 상기 제 5 트랜지스터에 연결되는 제 1 커패시터 및 제 1 전극이 상기 제 1 커패시터의 상기 제 2 전극과 연결되고, 제 2 전극이 상기 제 2 트랜지스터에 연결되는 제 2 커패시터를 포함하며, 상기 제 1 커패시터 및 상기 제 2 커패시터는 적어도 오각형의 구조를 갖는 콘택홀에 의해 상기 제 5 트랜지스터 및 상기 제 2 트랜지스터에 각각 전기적으로 연결된다.
콘택홀, SGS, 누설전류, VSUS, 레이아웃
Description
도 1a는 본 발명에 따른 유기 전계 발광표시장치의 화소구조를 나타낸 회로도이고, 도 1b는 도 1a에 도시된 회로의 동작순서를 나타낸 타이밍도이다.
도 2는 도 1에 도시된 회로의 레이아웃도이다.
도 3은 도 2의 레이아웃도에서 A 영역을 확대한 평면도이다.
도 4는 도 2의 레이아웃도의 일부를 나타낸 단면도이다.
*** 도면의 주요 부호에 대한 설명 ***
M1''~M5'': 제 1 ~5 트랜지스터 L1'': 제 1 전원선
C1: 제 1 커패시터 L3'': 제 2 전원선
C2: 제 2 커패시터
본 발명은 유기 전계 발광표시장치의 화소구조에 관한 것으로, 더욱 상세하게는, SGS 결정화 특성을 고려하여 최적의 레이아웃 방법을 적용한 유기 전계 발광표시장치의 화소구조에 관한 것이다.
일반적으로 유기 전계 발광 표시장치는 전기적으로 여기 되는 형광성 또는 인광성 유기 화합물로 이루어진 유기 발광다이오드(OLED: Organic Light Emitting Device)를 이용한 표시장치이다.
한편, 상기와 같은 유기 전계 발광표시장치를 구동하는 방식에는 단순 매트릭스(passive matrix) 구동 방식과 능동 매트릭스(active matrix) 구동 방식이 있다. 단순 매트릭스 구동 방식은, 특정 행의 주사선에 연결된 화소가 선택된 시간 동안에만 전류를 인가받고 그에 대응하는 휘도를 표현하도록 하는 구동 방식을 말한다. 능동 매트릭스 구동 방식은 커패시터에 소정의 계조를 표시하기 위한 전압을 저장하고, 저장된 전압을 전체 프레임 시간 동안에 화소에 인가하는 구동 방식이다. 이러한 능동 매트릭스 구동 방식은 커패시터에 전압을 저장하기 위해 인가되는 신호의 형태에 따라 전압 기입 방식(voltage programming)과 전류 기입 방식(current programming) 방식으로 구분된다.
한편, 상술한 바와 같은 유기 전계 발광표시장치에 사용되는 반도체 소자는디자인 룰(design rule)이 급격히 감소됨으로 인해 소자 형성을 위한 액티브 영 역(active region)의 면적이 크게 감소되고 있다. 이에 따라 액티브 영역 상에 구비되는 트랜지스터(transistor)의 유효 채널 길이 또는 폭을 충분히 확보하기가 매우 어렵다. 이러한, 액티브 영역의 감소는 트랜지스터의 게이트 길이를 감소시켜 트랜지스터의 열화를 유발하게 된다. 또한 트랜지스터의 폭 감소로 폭에 비례하고 길이에 역비례하는 전류 용량(current capability: Id ∝ W/L)이 줄어들기 때문에 소자의 전류 특성 열화를 유발하게 된다. 이에 따라, 트랜지스터의 유효 채널을 제한된 좁은 활성 영역 내에서보다 효과적으로 충분히 확보하고자 하는 제안들이 많이 제시되고 있다.
상술한 종래 문제점을 해결하기 위한 본 발명의 목적은 SGS 결정화 특성을 고려하여 최적의 레이아웃 방법을 적용한 유기 전계 발광표시장치의 화소구조를 제공하는 것이다.
상술한 목적을 달성하기 위한 기술적 수단으로서 본 발명의 일 측면은, 유기 발광 다이오드, 제 1 전원선과 제 1 노드에 연결되는 제 1 트랜지스터, 상기 제 1 노드와 상기 제 1 트랜지스터의 게이트에 연결되는 제 2 트랜지스터, 상기 데이터선과 제 3 노드에 연결되는 제 3 트랜지스터, 상기 제 1 노드와 상기 유기 발광 다이오드의 애노드전극에 연결되는 제 4 트랜지스터, 상기 제 1 전원선과 평행하도록 배열된 제 2 전원선에 연결되는 제 5 트랜지스터, 제 1 전극이 상기 제 1 전원선에 연결되고, 제 2 전극이 상기 제 5 트랜지스터에 연결되는 제 1 커패시터 및 제 1 전극이 상기 제 1 커패시터의 상기 제 2 전극과 연결되고, 제 2 전극이 상기 제 2 트랜지스터에 연결되는 제 2 커패시터를 포함하며, 상기 제 1 커패시터 및 상기 제 2 커패시터는 적어도 오각형의 구조를 갖는 콘택홀에 의해 상기 제 5 트랜지스터 및 상기 제 2 트랜지스터에 각각 전기적으로 연결되는 유기 전계 발광 표시장치의 화소구조를 제공하는 것이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1a는 본 발명에 따른 유기 전계 발광표시장치의 화소구조를 나타낸 회로도이고, 도 1b는 도 1a에 도시된 회로의 동작순서를 나타낸 타이밍도이다.
도 1a 및 도 1b를 참조하여 설명하면, 본 발명에 따른 화소 회로는 제 1 트랜지스터(M1''), 제 2 트랜지스터(M2''), 제 3 트랜지스터(M3''), 제 4 트랜지스터(M4''), 제 5 트랜지스터(M5''), 제 1 커패시터(C1) 및 제 2 커패시터(C2)를 포함한다.
제 1 트랜지스터(M1'')는 제 1 전원선(L1'')과 제 1 노드(A)에 연결되고, 게이트에 인가되는 전압에 대응하여 소정의 기간 동안 유기발광다이오드(OLED)에 전류를 공급하는 정전류원으로 동작한다.
제 2 트랜지스터(M2'')는 제 1 노드(A)와 제 1 트랜지스터(M1'')의 게이트에 연결되고, 주사신호에 응답하여 제 1 트랜지스터(M1'')가 다이오드 연결이 되게 한다.
제 3 트랜지스터(M3'')는 데이터선(D'')과 제 3 노드(C'')에 연결되어 주사신호를 공급받고 주사신호에 응답하여 데이터 신호를 제 3 노드(C'')에 인가한다.
제 4 트랜지스터(M4'')는 제 1 노드(A'')와 유기발광다이오드(OLED'')의 애노드전극에 연결된다. 그리고, 제 4 트랜지스터(M4'')는 발광제어신호(E)에 응답하여 제 1 트랜지스터(M1'')를 통해 전달되는 전류를 유기발광다이오드(OLED)에 공급한다.
제 5 트랜지스터(M5'')는 제 2 전원선(L3'')에 연결되며 주사신호를 공급받아 제 2 전원(Vsus)을 제 3 노드(C'')에 전달한다.
제 1 커패시터(C1)는 제 1 전극이 제 1 전원선(L1'')에 연결되고, 제 2 전극이 제 3 노드(C'')에 연결되고, 제 1 전원(ELVDD'')과 데이터 전압의 차에 대응하는 전압값을 충전한다.
제 2 커패시터(C2)는 제 1 전극이 제 3 노드(C'')와 연결되고, 제 2 전극이 제 2 노드(B'')에 연결되고, 제 2 전원(Vsus)과 제 1 트랜지스터의 문턱전압(Vth)의 차에 대응하는 전압 값을 충전한다.
상기 구조를 갖는 화소 회로의 동작을 설명하면 다음과 같다.
먼저, 제 1 기간(T1)이 되면, 제 1 주사신호(Sn-1)에 응답하여 제 2 트랜지스터(M2'') 및 제 5 트랜지스터(M5'')가 턴-온(turn on)된다. 이에 따라 제 1 트랜지스터(M1'')가 다이오드 연결되고, 제 1 트랜지스터(M1'')의 게이트 및 소스 간 전압은 제 1 트랜지스터(M1'')의 문턱전압(Vth) 값이 될 때까지 변하게 된다. 이때, 제 1 트랜지스터(M1'')의 소스에 제 1 전원(ELVdd)가 인가되므로, 제 2 커패시터(C2)의 제 1 전극에는 제 1 전원(ELVdd)과 제 1 트랜지스터(M1'')의 문턱 전압(Vth)의 합만큼의 전압이 인가된다.
또한, 제 1 기간(T1)에서, 제 1 주사선(Sn-1)의 주사신호에 응답하여 제 5 트랜지스터(M5'')가 턴-온(turn on) 되면, 제 2 커패시터(C2)의 제 2 전극에는 제 2 전원(Vsus)이 인가된다. 한편, 본 발명에서는 제 2 트랜지스터(M2''), 제 3 트랜지스터(M3'') 및 제 5 트랜지스터(M5'')의 채널영역의 면적이 감소하여 유효채널 길이 또는 폭을 충분히 확보하기가 어려운 점을 극복하여야 할 필요가 있다. 즉, 게이트 길이가 감소하면 개구율이 저하되어 트랜지스터(M2'',M3'',M5'')가 열화된다. 따라서, 본 발명에서는 콘택홀의 형상을 조절하여 개구율을 향상시킬 수 있다. 또한, 게이트의 폭이 감소할 경우 전류용량이 증가하여 누설전류가 발생할 가능성이 있다. 이러한 누설전류는 제 3 노드(C'')에 유지된 데이터 신호를 변경시켜 오동작을 유발할 수 있다. 따라서, 제 2 트랜지스터(M2''), 제 3 트랜지스터(M3'') 및 제 5 트랜지스터(M5'')의 스위칭 트랜지스터를 다중 채널을 갖도록 형성함으로써 누설 전류를 감소시킬 수 있다.
다음, 제 2 기간(T2)이 되면, 제 2 트랜지스터(M2'') 및 제 5 트랜지스터(M5'')가 턴-오프(turn off)되고, 제 2 주사신호(Sn)에 응답하여 제 3 트랜지스터(M3'')가 턴-온(turn on)된다. 이에 따라 제 3 트랜지스터(M3'')를 통해 데이터 신호가 제 1 커패시터(C1)의 제 2 전극에 인가된다. 따라서, 제 1 커패시터(C1)에 는 제 1 전원(ELVdd)과 데이터 전압의 차에 대응하는 전압값이 충전된다. 한편, 제 2 커패시터(C2)에는 제 1 전원(ELVdd)에서 제 1 트랜지스터(M1'')의 문턱전압(Vth)을 뺀 값에 제 1 전원(Vsus)을 더한 값의 전압이 충전된다. 따라서, 제 1 트랜지스터(M1'')의 게이트에는 데이터 전압과 제 2 커패시터(C2)에 충전된 전압의 합에 대응하는 값의 전압이 인가된다. 제 2 커패시터(C2)의 제 2 전극에 데이터 신호가 인가되었을 때 제 2 커패시터(C2)의 양전극간의 전압값은 수학식 1과 같이 나타낼 수 있다.
상기 수학식 1에서, Vcvth는 제 2 커패시터(C2)의 양 전극 간에 인가되는 전압, ELVdd는 제 1 전원, Vsus는 제 2 전원, Vdata는 데이터 신호, Vth는 제 1 트랜지스터(M1'')의 문턱전압을 나타낸다.
한편, 제 1 트랜지스터(M1'')의 게이트와 소스 간 전압은 수학식 2와 같이 나타낼 수 있다.
상기 수학식 2에서, Vgs는 제 1 트랜지스터(M1'')의 게이트와 소스 간의 전압, ELVdd는 제 1 전원, Vcvth는 제 2 커패시터(C2)의 양 전극 간에 인가되는 전압, Vdata는 데이터 신호, Vth는 제 1 트랜지스터(M1'')의 문턱전압, Vsus는 제 2 전원을 나타낸다. 또한, 수학식 2를 이용하여, 유기 발광다이오드(OLED'')에 흐르는 전류는 수학식 3과 같이 나타낼 수 있다.
수학식 3에 따르면, 유기 발광다이오드(OLED)에 흐르는 전류는 제 1 전원(ELVdd)의 영향을 받지 않으므로, 본 실시예에 의해 제 1 전원선(L1'')에서의 전압강하에 의한 휘도 편차를 보상할 수 있다.
한편, 제 2 전원(Vsus)는 보상 전압으로 사용된다. 즉, 제 2 전원(Vsus)은 제 1 전원(ELVdd)과 달리 전류 패스(path)를 형성하지 않으므로, 누설 전류로 인한 전압 강하의 문제가 발생되지 않는다. 따라서, 모든 화소에 동일한 보상 전압(Vsus)이 인가되며, 데이터 전압에 대응하는 전류가 유기 발광다이오드(OLED)에 흐르게 된다. 이때, 보상 전압으로 사용되는 제 2 전원(Vsus)는 제 1 전원(ELvdd)과 동일한 레벨의 전압을 사용할 수 있다. 또한, 제 1 전원선(L1'')과 제 2 전원선(L3'')은 서로 독립구동하도록 배열함으로써, 제 1 전원(ELVdd)과 제 2 전원(Vsus)을 별도로 제어할 수 있다. 그러나, 제 2 전원선(L3'')이 레이아웃에서 추가되면, 표시부의 일정 영역이 추가된 라인으로 인하여 가려지게 되어 개구율이 감소되게 되는 단점이 발생 될 수 있다. 따라서, 콘택홀(미도시)의 레이아웃을 변경하여 개구율을 확보하도록 한다. 이에 대한 상세한 설명은 도 3을 참조하여 후 술하도록 한다.
한편, 제 2 전원선(L3'')을 제 1 전원선(L1'')과 제 1 방향, 즉, 세로방향으로 평행하도록 배열하지 않고, 제 1 전원선(L1'')과 교차하는 제 2 방향, 즉, 가로 방향으로 배열한다면, 제 1 전원선(L1'')과 제 2 전원선(L3'')이 교차하는 지점을 콘택홀(미도시)을 뚫어 연결해야 한다. 따라서, 제 2 전원선(L3'')을 독립 구동하는데 문제점이 있다. 그러나, 본 발명에서와 같이 제 2 전원선(L3'')을 제 1 전원선(L1'')과 세로방향으로 평행하도록 배열하면, 제 1 전원선(L1'')과 제 2 전원선(L3'')을 콘택홀로 연결할 필요가 없으므로, 제 2 전원선(L3'')의 독립구동이 가능하다. 이에 대한 설명은 도 2의 레이아웃도를 참조하여 더욱 상세히 하도록 한다.
도 2는 도 1에 도시된 회로의 레이아웃도이다.
도 2를 참조하여 설명하면, 본 발명에 따른 유기 전계 발광표시장치의 화소는 제 1 전원(ELVdd)선 이외에 보조 전압인 제 2 전원(Vsus)선을 이용하여 동작한다.
한편, 제 1 전원선(L1'')의 전압강하(IR Drop)는 일반적으로 제 1 전원선(L1'')의 길이, 폭 및 제 1 전원선(L1'')에 연결된 부하, 예컨대, 커패시터, 저항 및 트랜지스터등의 개수에 영향을 받게 된다. 따라서, 유기 발광표시장치는 새로운 제 2 전원선(L3'')을 추가로 형성하여, 제 1 전원선(L1'')에 연결되는 부하의 수를 감소시킴으로써, 제 1 전원선(L1'')의 전압강하를 감소시킬 수 있다. 도시된 레이아웃도에서, 제 1 방향으로 데이터선(D'')이 배치되어 있고, 데이터선(D'')과 교차하는 제 2 방향으로 주사선(S'')이 배치되어 있다.
또한, 제 1 전원선(L1'')이 데이터선(D'')과 나란한 제 1 방향으로 배치되고, 제 2 전원선(L3'')이 제 1 전원선(L1'')과 평행하도록 배치되어 있다. 이때, 제 2 전원선(L3'')은 제 5 트랜지스터(M5'')의 소스/드레인 방향으로 배치된다. 또한, 상술한 레이아웃 방법을 이용하면, 제 2 트랜지스터(M2''), 제 3 트랜지스터(M3'') 및 제 5 트랜지스터(M5'')의 채널을 동일한 방향으로 형성하는 것이 가능하다. 한편, 제 2 트랜지스터(M2''), 제 3 트랜지스터(M3'') 및 제 5 트랜지스터(M5'')는 턴-오프(turn off)되는 기간에 누설전류(off current)가 발생할 수 있다. 이는 제 3 노드(C'':도 1)에 유지된 데이터 신호를 변경시켜 오동작을 유발할 수 있다. 따라서, 제 2 트랜지스터(M2''), 제 3 트랜지스터(M3'') 및 제 5 트랜지스터(M5'')을 다중 채널을 갖는 트랜지스터로 형성함으로써 누설 전류를 감소시킬 수 있다.
또한, 제 1 커패시터(C1'') 및 제 2 커패시터(C2'')는 적어도 오각형의 구조를 갖는 콘택홀(CH'')에 의해 제 5 트랜지스터(M5'') 및 제 2 트랜지스터(M2'')에 각각 전기적으로 연결된다. 이는, 배선 배치 및 커패시터(C1'',C2'')의 개구율을 증가시키기 위한 것이다. 한편, 콘택홀(CH'')의 상세한 구조는 도 3을 참조하여 후술하도록 한다.
상기와 같은 전원선(L1'', L3'') 들의 배치는, 제 1 전원선(L1'')과 제 2 전원선(L3'')을 콘택홀(CH'')로 연결할 필요가 없으므로, 제 2 전원(Vsus)의 독립 구 동이 가능하다.
이때, 제 2 전원선(L3'')이 제 1 전원선(L1'')과 교차 되는 제 2 방향으로 배치되면, 제 1 전원선(L1'')과 제 2 전원선(L3'')을 콘택홀(CH'')로 연결해야 하기 때문에 제 2 전원선(L3'')의 독립구동이 어렵다.
도 3은 도 2의 레이아웃도에서 A 영역을 확대한 평면도이다
도 3을 참조하여 설명하면, 본 발명에 따른 콘택홀(CH'')의 형상은 배선 배치와 커패시터의 개구율을 고려하여 형성된다. 즉, 콘택홀(CH'')은 적어도 오각형의 모양으로 설계되며, 바람직하게는 팔각형으로 설계된다. 한편, 콘택홀(CH'')이 팔각형일 때 채널의 외곽에서 콘택홀의 임의의 변까지의 최단거리는 2.12㎛인 것이 바람직하다. 이는 기존의 2㎛보다 10% 정도의 공간 절감 효과를 가져온다. 또한, 콘택홀(CH'')의 형상은 상술한 바에 한정되지 않고, 팔각형 이상의 임의의 형상 또는 원형으로 형성되는 것이 가능하다. 이와 같은 콘택홀(CH'')의 형상을 레이아웃에 적용함으로써, 공간의 활용을 극대화할 수 있다.
도 4는 본 발명에 따른 유기 전계 발광표시장치의 단면도이다.
도 4을 참조하여 설명하면, 먼저, 기판(41)상에 버퍼층(42)이 형성된다. 여기서, 기판(41)은 일례로 유리로 형성될 수 있으며, 버퍼층(42)은 SiO2 또는 SiNx로 형성될 수 있다. 한편, 버퍼층(42)은 금속 이온등의 불순물이 반도체층(43) 내의 채널영역(43b)으로 확산되는 것을 방지하기 위해 형성된다.
버퍼층(42)상에는 소스/드레인 영역(43a, 43c) 및 채널영역(43b)을 구비하는 반도체층(43)이 형성된다. 반도체층(43)은 먼저 비정질 실리콘의 형태로 형성한 후 소정의 온도에서 가열하여 비정질 실리콘 내부에 함유된 수소를 제거하는 탈수소 처리 공정을 실시한다. 이후, 탈수소 처리된 비정질 실리콘을 SGS(Super Grain Silicon)방법으로 결정화하여, 반도체층(43)과 커패시터(Cst)의 제 1 전극(45a)을 형성한다.
여기서, SGS(Super Grain Silicon) 기술은 차세대 디스플레이로 각광받는 유기발광다이오드(OLED) 대형화를 위한 핵심 기술이다. SGS 기술은 일반 비정질 실리콘층에 극소량의 금속 촉매를 중간 막 위에 도포한 후 고속으로 열처리함으로써 저온폴리 실리콘(LTPS) 막을 형성하는 방식이다. 이전에는 레이저로 기판을 스캔하는 ELA 기술을 적용, 결정화 공정을 처리해왔지만 입자의 크기를 조절하기 어렵고 레이저 빔의 크기를 확대하는 데 한계를 드러냈다. 또한, SGS 기술은 고가의 레이저 장비를 사용하지 않기 때문에 저렴하게 유기 전계발광표시장치를 제조할 수 있어 원가경쟁력을 높일 수 있다. SGS 방법을 설명하면, 먼저, 기판 상에 비정질 실리콘층을 형성하고 그 위에 캡핑층을 형성시킨다. 그 다음, 캡핑층 상에 금속 촉매층을 증착하고 열 또는 레이저를 이용하여 금속 촉매가 캡핑층을 통해 비정질 실리콘층으로 확산되어 시드(seed)가 형성되도록 한다. 이러한 결정화 방법은 금속 촉매가 캡핑층을 통하여 확산되기 때문에 필요 이상의 금속 오염을 막을 수 있다는 장점이 있다.
반도체층(43) 상에는 게이트 절연층(44)이 형성되고, 게이트 절연층(44)상에는 채널영역(43b)에 대응하는 폭을 갖는 게이트 전극(45)이 형성된다.
이 후, 게이트 전극(45)을 마스크로서 사용하여, 반도체층(43)에 소정의 불순물을 이온주입한다. 이에 따라 제 1 트랜지스터(M1'')의 소스/드레인영역(43a,43b)과, 제 2 트랜지스터(M2'')의 드레인영역(43d)이 형성된다. 이때, 반도체층(43)의 게이트 전극(45)에 의해 가려진 부분은 채널영역(43b)이 된다.
그 다음, 게이트 전극(45)을 포함하여 게이트 절연층(44) 상에는 층간 절연층(46)이 형성된다. 여기서, 층간 절연층(46)은 제 1 트랜지스터(M1'')의 소스/드레인영역(43a,43b)과 커패시터(Cst)의 제 1 전극(45a)을 외부로 노출시키는 소정의 콘택홀(미도시)을 구비한다.
후속 공정으로, 금속층(47)을 전면증착하고 소정의 형상으로 패터닝하여 제 1 트랜지스터(M1'')의 소스/드레인 전극(47a,47b)과, 제 2 트랜지스터(M2'')의 드레인 전극(47c)을 형성한다. 여기서, 트랜지스터(M1'',M2'')의 소스/드레인 전극(47a,47b,47c)은 각각의 소스/드레인 영역(43a,43c,43d)과 전기적으로 연결된다.
이 후, 금속층(47)상에는 보호층(48)이 형성된다. 이때 보호층(48)은 제 2 트랜지스터(M2'')의 드레인 전극(47c)을 외부로 노출하는 소정의 콘택홀(미도시)을 구비한다. 그리고 나서, 보호층(48)의 일영역 상에는 애노드 전극(49)이 소정의 형상으로 형성된다. 이때, 애노드 전극(49)은 비아홀(미도시)을 구비하여 드레인 전극(47c)과 전기적으로 연결된다.
애노드 전극(49)을 포함하여 보호층(48) 상에는 절연물로 구성된 평탄화 층(50)이 형성된다. 그리고, 평탄화층(50)에는 애노드 전극(49)을 외부로 노출하는 개구부(미도시)가 형성되고, 개구부 상에는 유기발광층(53)이 형성된다. 이 후, 유기발광층(53)상에는 캐소드 전극(54)이 형성된다.
상술한 구조 및 제조 방법에 따라 트랜지스터, 커패시터 및 유기발광다이오드등이 형성될 수 있다. 또한, 각 구성요소들을 전기적으로 연결하는 콘택홀(CH'')의 형상을 배선 배치 및 개구율을 고려하여 형성함으로써 공간 활용 극대화의 효과를 얻을 수 있다.
본 발명에 따른 유기 전계 발광표시장치의 화소 구조에 의하면, 전원전압(ELVdd) 라인과 보상전압으로 독립 구동되는 보상전압(Vsus) 라인을 서로 평행하도록 세로 배치한다. 이에 따라 전원전압 라인의 전압강하 현상, 화면 떨림 현상을 해결할 수 있고, 휘도 특성의 균일화 효과를 얻을 수 있다. 또한, SGS결정화 특성을 고려한 구조로 레이아웃을 설계함으로써, 누설전류를 최소화할 수 있고, 기존의 디자인룰(design rule)을 유지하면서 콘택홀의 형상을 배선 배치 및 개구율을 고려하여 형성함으로써 공간 활용 극대화의 효과를 얻을 수 있다.
전술한 발명에 대한 권리범위는 이하의 청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.
Claims (6)
- 유기 발광 다이오드(OLED");제 1전원(ELVdd)을 제공하는 제 1 전원선(L1")과 제 1 노드(A") 사이에 연결되고, 제 2노드(B")에 게이트가 접속되는 제 1 트랜지스터(M1");상기 제 1 노드(A")와 상기 제 2노드(B") 사이에 연결되고, 게이트를 통해 이전단의 주사신호(Sn-1)가 입력되는 제 2 트랜지스터(M2");데이터선(D)과 제 3 노드(C") 사이에 연결되고, 게이트를 통해 주사신호(Sn)가 입력되는 제 3트랜지스터(M3");상기 제 1 노드(A")와 상기 유기 발광 다이오드의 애노드전극 사이에 연결되고, 게이트를 통해 발광제어신호(En)가 입력되는 제 4 트랜지스터(M4");상기 제 1 전원선과 평행하도록 배열되고 제 2전원(Vsus)을 제공하는 제 2 전원선(L3")과 상기 제 3노드(C") 사이에 연결되고, 게이트를 통해 이전단의 주사신호(Sn-1)가 입력되는 제 5 트랜지스터(M5");상기 제 1전원선(L1")과 제 3노드(C") 사이에 연결되는 제 1커패시터(C1"); 및상기 제 3노드(C")와 제 2노드(B") 사이에 연결되는 제 2커패시터(C2")를 포함하며,상기 제 1 커패시터(C1") 및 상기 제 2 커패시터(C2")는 적어도 오각형의 구조를 갖는 콘택홀에 의해 각각 상기 제 5 트랜지스터(M5") 및 상기 제 2 트랜지스터(M2")에 전기적으로 연결되는 유기 전계 발광 표시장치의 화소구조.
- 제 1 항에 있어서,상기 콘택홀은 팔각형의 구조를 갖는 유기 전계 발광 표시장치의 화소구조.
- 제 2항에 있어서,상기 제 1 트랜지스터 내지 상기 제 5 트랜지스터와 상기 제 1 커패시터 및 상기 제 2 커패시터 중 선택된 하나에 포함되는 채널의 외곽에서 상기 콘택홀의 임의의 변까지의 최단거리는 2.12㎛인 유기 전계 발광 표시장치의 화소구조.
- 제 1항에 있어서,상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 5 트랜지스터의 채널은 동일한 방향으로 형성되는 유기 전계 발광표시장치의 화소구조.
- 제 1항에 있어서,상기 제 1 전원선과 상기 제 2 전원선은 상기 데이터선과 동일한 방향으로 서로 평행하게 배열되는 유기 전계 발광표시장치의 화소구조.
- 제 1항에 있어서,상기 제 2 전원선은 상기 제 5 트랜지스터의 소스/드레인 방향으로 형성되는 유기 전계 발광 표시장치의 화소구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060051578A KR100776481B1 (ko) | 2006-06-08 | 2006-06-08 | 유기 전계 발광표시장치의 화소구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060051578A KR100776481B1 (ko) | 2006-06-08 | 2006-06-08 | 유기 전계 발광표시장치의 화소구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100776481B1 true KR100776481B1 (ko) | 2007-11-16 |
Family
ID=39079780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060051578A KR100776481B1 (ko) | 2006-06-08 | 2006-06-08 | 유기 전계 발광표시장치의 화소구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100776481B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810643B1 (ko) | 2007-03-13 | 2008-03-06 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR101009416B1 (ko) | 2009-02-06 | 2011-01-19 | 삼성모바일디스플레이주식회사 | 발광 표시 장치 및 발광 표시 장치 구동 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050072010A (ko) * | 2004-01-05 | 2005-07-08 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 |
-
2006
- 2006-06-08 KR KR1020060051578A patent/KR100776481B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050072010A (ko) * | 2004-01-05 | 2005-07-08 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810643B1 (ko) | 2007-03-13 | 2008-03-06 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| US8164096B2 (en) | 2007-03-13 | 2012-04-24 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode flat panel display device having uniform electrical characteristics and method of manufacturing the same |
| KR101009416B1 (ko) | 2009-02-06 | 2011-01-19 | 삼성모바일디스플레이주식회사 | 발광 표시 장치 및 발광 표시 장치 구동 방법 |
| US8970574B2 (en) | 2009-02-06 | 2015-03-03 | Samsung Display Co., Ltd. | Light emitting display apparatus and method of driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698681B1 (ko) | 발광 표시장치 | |
| EP3355358B1 (en) | Display device including an emission layer | |
| CN100367325C (zh) | 晶体管、制造其的方法、及包括其的发光显示器 | |
| CN107342040B (zh) | 显示装置 | |
| KR101152120B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR102518726B1 (ko) | 유기 발광 표시 장치 | |
| KR100906964B1 (ko) | 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널 | |
| EP2450869B1 (en) | Active matrix substrate and organic el display device | |
| KR20200064230A (ko) | 유기 발광 표시 장치 | |
| KR102477982B1 (ko) | 표시 장치 | |
| JP2003173154A (ja) | 半導体装置及び表示装置 | |
| CN101330094A (zh) | 有机发光二极管显示装置及其制造方法 | |
| KR101935465B1 (ko) | 유기 발광 표시 장치 | |
| KR100515306B1 (ko) | 유기ｅｌ 표시패널 | |
| KR101391100B1 (ko) | 유기발광 다이오드 구동 화소회로 | |
| KR100776481B1 (ko) | 유기 전계 발광표시장치의 화소구조 | |
| CN112310169A (zh) | 显示装置 | |
| KR20090119599A (ko) | 유기발광 표시장치 및 그 제조 방법 | |
| KR100698710B1 (ko) | 유기 전계 발광 표시장치 | |
| KR20130090088A (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
| KR100636503B1 (ko) | 발광 표시장치와 그의 제조방법 | |
| KR102600041B1 (ko) | 유기 발광 표시 장치 | |
| KR100622227B1 (ko) | 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치 | |
| KR100599791B1 (ko) | 발광 표시 장치 | |
| KR100583137B1 (ko) | 유기 발광 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |