KR20050117559A - 집적회로의 처리단 내에서의 시스템적이고 랜덤한 오류의검출 및 회복 - Google Patents
집적회로의 처리단 내에서의 시스템적이고 랜덤한 오류의검출 및 회복 Download PDFInfo
- Publication number
- KR20050117559A KR20050117559A KR1020057017132A KR20057017132A KR20050117559A KR 20050117559 A KR20050117559 A KR 20050117559A KR 1020057017132 A KR1020057017132 A KR 1020057017132A KR 20057017132 A KR20057017132 A KR 20057017132A KR 20050117559 A KR20050117559 A KR 20050117559A
- Authority
- KR
- South Korea
- Prior art keywords
- processing
- error
- delay
- value
- delay value
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 354
- 238000011084 recovery Methods 0.000 title claims abstract description 54
- 238000001514 detection method Methods 0.000 title claims abstract description 37
- 230000009897 systematic effect Effects 0.000 title 1
- 230000003111 delayed effect Effects 0.000 claims abstract description 90
- 238000012937 correction Methods 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 90
- 230000008859 change Effects 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims 1
- 230000007246 mechanism Effects 0.000 abstract description 13
- 238000004364 calculation method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 9
- 230000001629 suppression Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Advance Control (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
Claims (54)
- 데이터 처리를 수행하는 집적회로를 제공하고, 상기 집적회로는,복수의 처리단을 구비하되, 적어도 한 개의 처리단으로부터의 처리단 출력신호가 처리단 입력신호로서 다음의 처리단에 공급되고, 상기 적어도 한 개의 처리단은,오류 정정코드를 사용한 입력값인 적어도 한 개의 코딩된 입력값에 관한 처리동작을 수행하여 처리 로직 출력신호를 발생할 수 있도록 동작하는 처리 로직부와,비지연된 포획시간에, 상기 비지연된 포획시간의 뒤에 오는 상기 처리단 출력신호로서 상기 다음의 처리단에 공급되는 상기 처리단 출력신호의 비지연 값을 포획할 수 있도록 동작하는 비지연 신호 포획소자와,상기 비지연 포획시간보다 더 늦은 지연된 포획시간에 상기 처리 로직 출력신호의 지연값을 포획할 수 있도록 동작하는 지연 신호 포획소자와,상기 처리 로직 출력신호의 상기 지연값에서의 랜덤 오류의 발생을 검출하고, 상기 검출된 랜덤 오류가 상기 오류정정코드를 사용하여 정정가능한지를 판단하고, 오류검사된 지연값을 발생하거나 또는 상기 검출된 랜덤 오류가 정정가능하지 않은 것을 나타낼 수 있도록 동작하는 오류정정 로직부와,상기 비지연값과 상기 오류 검사된 지연값을 비교하여 상기 비지연 포획시간의 뒤에 오는 시간에, 상기 처리 로직부가 상기 비지연 포획시간에서의 상기 처리동작을 종료하지 않는 시스템 오류 또는, 상기 비지연 값에서의 랜덤 오류를 나타내는 상기 처리 로직 출력신호에서의 변화를 검출할 수 있도록 동작하는 비교기와,상기 비교기가 상기 처리 로직 출력신호에서의 상기 변화를 검출하는 경우, 상기 비지연 값을 다음의 처리단에서의 상기 오류 검사 지연값으로 대체하거나, 상기 처리동작의 반복을 개시하여 상기 오류정정 로직부가 상기 검출된 랜덤 오류를 정정가능하지 않은 것을 나타내는 경우 다음의 처리단의 동작을 처리하여서 상기 비지연 값의 사용을 억제하는 오류 복구동작을 수행할 수 있도록 동작하는 오류복구 로직부를 구비한 것을 특징으로 하는 집적회로.
- 제 1 항에 있어서,상기 오류 복구 로직부는, 상기 오류 정정 로직부가 상기 지연값에서의 정정가능한 랜덤 오류를 검출하고 상기 비교기가 상기 비지연 값과 상기 오류검사 지연값간의 차이가 없다는 것을 검출하는 경우에, 상기 비지연 값을 상기 오류검사 지연값으로 교체함으로써 상기 비지연값의 사용을 억제할 수 있도록 동작하는 것을 특징으로 하는 집적회로.
- 제 1 항 및 제 2 항에 있어서,상기 처리 로직부에서 수행한 상기 처리동작은, 상기 처리동작에서 오류가 일어나지 않을 경우 상기 처리 로직 출력신호가 상기 처리단 입력값과 거의 같은 동작인 것을 특징으로 하는 집적회로.
- 제 3 항에 있어서,상기 적어도 하나의 처리단은 메모리회로에서 수행되고, 상기 처리동작은 판독 또는 기록동작인 것을 특징으로 하는 집적회로.
- 제 3 항에 있어서,적어도 하나의 처리단은 레지스터에서 수행되고, 상기 처리동작은 판독, 기록 또는 이동 동작인 것을 특징으로 하는 집적회로.
- 제 3 항에 있어서,상기 적어도 하나의 처리단은 멀티플렉서에서 수행되고, 상기 처리동작은 다중화동작인 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 복수의 처리단은, 동기 파이프라인 내에 각각의 파이프라인단들이 있는 것을 특징으로 하는 집적회로.
- 제 3 항 내지 제 7 항 중 어느 한 항에 있어서,상기 입력값은 해밍코드를 사용하여 오류정정 인코딩되고, 상기 오류복구 로직부는 상기 해밍코드를 사용하여 상기 정정 및 상기 검출을 행하는 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 처리 로직부에서 수행한 상기 처리동작은, 상기 처리동작에서 오류가 일어나지 않는 경우라도 상기 처리 로직 출력신호가 상기 처리단 입력값과 서로 다른 값 변경동작인 것을 특징으로 하는 집적회로.
- 제 9 항에 있어서,상기 처리 로직부는, 가산기, 곱셈기 또는 시프터 중 하나인 것을 특징으로 하는 집적회로.
- 제 8 항에 있어서,상기 입력값은, AN 코드, 잔여 코드, 역 잔여코드 또는 잔여 수 코드 중 하나로 이루어진 산술코드를 사용하여 오류 정정 인코딩되는 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 비지연 값에서의 메타스태빌리티를 검출하고 상기 오류복구 로직부를 기동시켜 메타 안정적이라고 아는 경우 상기 비지연 값의 사용을 억제시킬 수 있도록 동작하는 메타스태빌리티 검출기를 구비한 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 비교기가 상기 변화를 검출할 때, 상기 오류복구 로직부는, 상기 처리단 출력신호로서 상기 비지연 값을 상기 오류 검사된 지연 값으로 대체할 수 있도록 동작하는 것을 특징으로 하는 집적회로.
- 제 13 항에 있어서,상기 오류검사된 지연 값의 상기 다음의 처리단으로의 공급은, 처리동작을 통해 앞으로 진행하게 하는 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 비교기가 상기 변화를 검출하는 경우, 상기 오류복구 로직부는 상기 비지연 값 대신에 상기 비지연 신호 포획소자에 상기 오류검사된 지연 값을 저장시킬 수 있도록 동작하는 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 적어도 하나의 처리단과 상기 다음의 처리단 내에서의 처리동작은, 비지연 클록신호에 의해 구동되는 것을 특징으로 하는 집적회로.
- 제 16 항에 있어서,상기 비교기가 상기 변화를 검출하는 경우, 상기 오류복구 로직부는, 상기 비지연 클록신호를 게이팅하여 상기 비지연값의 입력으로부터 회복하고 그 대신에 상기 오류 검사된 지연값을 사용하기 위해 상기 다음 처리단에 시간을 제공할 수 있도록 동작하는 것을 특징으로 하는 집적회로.
- 제 16 항에 있어서,상기 비지연 포획시간은 상기 비지연 클록신호의 소정의 위상점으로부터 얻어지고, 상기 비지연 클록신호의 위상지연 신호는 지연 클록신호로서 사용되고, 상기 지연 포획시간은 상기 지연 클록신호의 소정의 위상점으로부터 얻어지는 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 집적회로의 1개 이상의 동작 파라미터는, 상기 변화에 대응하는 상기 시스템 오류의 검출에 따라 제어되는 것을 특징으로 하는 집적회로.
- 제 19 항에 있어서,상기 1개 이상의 동작 파라미터는, 논제로 시스템 오류율이 유지되는 레벨을 갖도록 제어되는 것을 특징으로 하는 집적회로.
- 제 19 항 및 제 20 항에 있어서,상기 1개 이상의 동작 파라미터는, 동작전압, 동작 주파수, 집적회로 보디 바이어스 전압 및 온도 중 적어도 하나를 구비한 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 처리동작에 걸린 최소 처리시간은, 상기 오류 검사된 지연값이 서로 다른 입력값에 관해 수행된 처리동작에 영향을 받지 않도록 상기 지연 포획시간을 상기 비지연 포획시간으로부터 분리하는 시간보다 큰 것을 특징으로 하는 집적회로.
- 제 22 항에 있어서,상기 처리 로직부는, 상기 최소의 처리시간을 확실하게 초과하도록 1개 이상의 지연소자를 구비한 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 처리동작에 걸린 최대 처리시간은, 상기 처리 로직부가 상기 지연 포획시간까지 상기 처리동작을 종료하도록, 상기 지연 포획시간을 상기 비지연 포획시간으로부터 분리하는 시간과, 비지연 포획시간들간의 시간과의 합 미만인 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 처리단의 일부는, 데이터 프로세서인 것을 특징으로 하는 집적회로.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 변화에 대응하는 오류 검출의 카운트를 저장할 수 있도록 동작하는 오류 카운터 회로를 구비한 것을 특징으로 하는 집적회로.
- 제 26 항에 있어서,상기 카운트는 소프트웨어에 의해 판독되는 것을 특징으로 하는 집적회로.
- 데이터 처리를 수행하는 집적회로를 제어하는 방법으로서, 상기 방법은,처리단 입력신호로서 복수의 처리단의 적어도 한 개의 처리단으로부터의 처리단 출력신호를 다음의 처리단에 공급하는 단계를 포함하고, 상기 적어도 한 개의 처리단은,오류 정정코드를 사용한 입력값인 적어도 한 개의 코딩된 입력값에 관한 처리 로직부로 처리동작을 수행하여 처리 로직 출력신호를 발생하고,비지연된 포획시간에, 상기 비지연된 포획시간의 뒤에 오는 상기 처리단 출력신호로서 상기 다음의 처리단에 공급되는 상기 처리 로직 출력신호의 비지연 값을 포획하고,상기 비지연 포획시간보다 더 늦은 지연된 포획시간에 상기 처리 로직 출력신호의 지연값을 포획하고,오류 정정 로직부를 사용하여 상기 처리 로직 출력신호의 상기 지연값에서의 랜덤 오류의 발생을 검출하고, 상기 검출된 랜덤 오류가 상기 오류정정코드를 사용하여 정정가능한지를 판단하고, 오류검사된 지연값을 발생하거나 또는 상기 검출된 랜덤 오류가 정정가능하지 않은 것을 나타내고,상기 비지연값과 상기 오류 검사된 지연값을 비교하여 상기 비지연 포획시간의 뒤에 오는 시간에, 처리 로직부가 상기 비지연 포획시간에서의 상기 처리동작을 종료하지 않는 시스템 오류나 또는, 상기 비지연 값에서의 랜덤 오류를 나타내는 상기 처리 로직 출력신호에서의 변화를 검출하며,상기 변화를 검출하는 경우, 상기 비지연 값을 다음의 처리단에서의 상기 오류 검사 지연값으로 대체하거나, 상기 처리동작의 반복을 개시하여 상기 오류 정정 로직부가 상기 검출된 랜덤 오류를 정정가능하지 않은 것을 나타내는 경우 다음의 처리단의 동작을 처리하여서 상기 비지연 값의 사용을 억제하는 오류 복구 로직부를 사용하여 오류복구동작을 수행하도록 동작하는 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항에 있어서,상기 오류 복구 로직부는, 상기 오류 정정 로직부가 상기 지연값에서의 정정가능한 랜덤 오류를 검출하고 상기 비교기가 상기 비지연 값과 상기 오류검사 지연값간의 차이가 없다는 것을 검출하는 경우에, 상기 비지연 값을 상기 오류검사 지연값으로 교체함으로써 상기 비지연값의 사용을 억제할 수 있도록 동작하는 것을 특징으로 하는 집적회로의 제어방법.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 처리 로직부에서 수행한 상기 처리동작은, 상기 처리동작에서 오류가 일어나지 않을 경우 상기 처리 로직 출력신호가 상기 처리단 입력값과 거의 같은 동작인 것을 특징으로 하는 집적회로의 제어방법.
- 제 30 항에 있어서,상기 적어도 하나의 처리단은 메모리회로에서 수행되고, 상기 처리동작은 판독 또는 기록동작인 것을 특징으로 하는 집적회로의 제어방법.
- 제 30 항에 있어서,적어도 하나의 처리단은 레지스터에서 수행되고, 상기 처리동작은 판독, 기록 또는 이동 동작인 것을 특징으로 하는 집적회로의 제어방법.
- 제 30 항에 있어서,상기 적어도 하나의 처리단은 멀티플렉서에서 수행되고, 상기 처리동작은 다중화동작인 것을 특징으로 하는 집적회로의 제어방법.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 복수의 처리단은, 동기 파이프라인 내에 각각의 파이프라인단들이 있는 것을 특징으로 하는 집적회로의 제어방법.
- 제 30 항 내지 제 34 항 중 어느 한 항에 있어서,상기 입력값은 해밍코드를 사용하여 오류정정 인코딩되고, 상기 오류복구 로직부는 상기 해밍코드를 사용하여 상기 정정 및 상기 검출을 행하는 것을 특징으로 하는 집적회로의 제어방법.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 처리 로직부에서 수행한 상기 처리동작은, 상기 처리동작에서 오류가 일어나지 않는 경우라도 상기 처리 로직 출력신호가 상기 처리단 입력값과 서로 다른 값 변경동작인 것을 특징으로 하는 집적회로의 제어방법.
- 제 36 항에 있어서,상기 처리 로직부는, 가산기, 곱셈기 또는 시프터 중 하나인 것을 특징으로 하는 집적회로의 제어방법.
- 제 36 항에 있어서,상기 입력값은, AN 코드, 잔여 코드, 역 잔여코드 또는 잔여 수 코드 중 하나로 이루어진 산술코드를 사용하여 오류 정정 인코딩되는 것을 특징으로 하는 집적회로의 제어방법.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 비지연 값에서의 메타스태빌리티를 검출하고, 상기 오류복구 로직부를 기동시켜 메타 안정적이라고 아는 경우 상기 비지연 값의 사용을 억제시키는 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 39 항 중 어느 한 항에 있어서,상기 비교기가 상기 변화를 검출할 때, 상기 오류복구 로직부는, 상기 처리단 출력신호로서 상기 비지연 값을 상기 오류 검사된 지연 값으로 대체할 수 있도록 동작하는 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 40 항 중 어느 한 항에 있어서,상기 오류검사된 지연 값의 상기 다음의 처리단으로의 공급은, 처리동작을 통해 앞으로 진행하게 하는 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 41 항 중 어느 한 항에 있어서,상기 비교기가 상기 변화를 검출하는 경우, 상기 오류복구 로직부는 상기 비지연 값 대신에 상기 비지연 신호 포획소자에 상기 오류검사된 지연 값을 저장시킬 수 있도록 동작하는 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 42 항 중 어느 한 항에 있어서,상기 적어도 하나의 처리단과 상기 다음의 처리단 내에서의 처리동작은, 비지연 클록신호에 의해 구동되는 것을 특징으로 하는 집적회로의 제어방법.
- 제 43 항에 있어서,상기 비교기가 상기 변화를 검출하는 경우, 상기 오류복구 로직부는, 상기 비지연 클록신호를 게이팅하여 상기 비지연값의 입력으로부터 회복하고 그 대신에 상기 오류 검사된 지연값을 사용하기 위해 상기 다음 처리단에 시간을 제공할 수 있도록 동작하는 것을 특징으로 하는 집적회로의 제어방법.
- 제 43 항 및 제 44 항에 있어서,상기 비지연 포획시간은 상기 비지연 클록신호의 소정의 위상점으로부터 얻어지고, 상기 비지연 클록신호의 위상지연 신호는 지연 클록신호로서 사용되고, 상기 지연 포획시간은 상기 지연 클록신호의 소정의 위상점으로부터 얻어지는 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 45 항 중 어느 한 항에 있어서,상기 집적회로의 1개 이상의 동작 파라미터는, 상기 변화에 대응하는 상기 시스템 오류의 검출에 따라 제어되는 것을 특징으로 하는 집적회로의 제어방법.
- 제 46 항에 있어서,상기 1개 이상의 동작 파라미터는, 논제로 시스템 오류율이 유지되는 레벨을 갖도록 제어되는 것을 특징으로 하는 집적회로의 제어방법.
- 제 46 항 및 제 47 항에 있어서,상기 1개 이상의 동작 파라미터는, 동작전압, 동작 주파수, 집적회로 보디 바이어스 전압 및 온도 중 적어도 하나를 구비한 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 48 항 중 어느 한 항에 있어서,상기 처리동작에 걸린 최소 처리시간은, 상기 오류 검사된 지연값이 서로 다른 입력값에 관해 수행된 처리동작에 영향을 받지 않도록 상기 지연 포획시간을 상기 비지연 포획시간으로부터 분리하는 시간보다 큰 것을 특징으로 하는 집적회로의 제어방법.
- 제 49 항에 있어서,상기 처리 로직부는, 상기 최소의 처리시간을 확실하게 초과하도록 1개 이상의 지연소자를 구비한 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 50 항 중 어느 한 항에 있어서,상기 처리동작에 걸린 최대 처리시간은, 상기 처리 로직부가 상기 지연 포획시간까지 상기 처리동작을 종료하도록, 상기 지연 포획시간을 상기 비지연 포획시간으로부터 분리하는 시간과, 비지연 포획시간들간의 시간과의 합 미만인 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 51 항 중 어느 한 항에 있어서,상기 처리단의 일부는, 데이터 프로세서인 것을 특징으로 하는 집적회로의 제어방법.
- 제 28 항 내지 제 52 항 중 어느 한 항에 있어서,상기 변화에 대응하는 오류 검출의 카운트를 저장할 수 있도록 동작하는 오류 카운터 회로를 구비한 것을 특징으로 하는 집적회로의 제어방법.
- 제 53 항에 있어서,상기 카운트는 소프트웨어에 의해 판독되는 것을 특징으로 하는 집적회로의 제어방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/392,382 US7278080B2 (en) | 2003-03-20 | 2003-03-20 | Error detection and recovery within processing stages of an integrated circuit |
US10/392,382 | 2003-03-20 | ||
US10/779,805 US7162661B2 (en) | 2003-03-20 | 2004-02-18 | Systematic and random error detection and recovery within processing stages of an integrated circuit |
US10/779,805 | 2004-02-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050117559A true KR20050117559A (ko) | 2005-12-14 |
KR100981999B1 KR100981999B1 (ko) | 2010-09-13 |
Family
ID=33032648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057017132A KR100981999B1 (ko) | 2003-03-20 | 2004-03-17 | 집적회로의 처리단 내에서의 시스템적이고 랜덤한 오류의검출 및 회복 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7337356B2 (ko) |
EP (1) | EP1604281B1 (ko) |
JP (1) | JP4317212B2 (ko) |
KR (1) | KR100981999B1 (ko) |
DE (1) | DE602004001869T2 (ko) |
RU (1) | RU2005129270A (ko) |
WO (1) | WO2004084070A1 (ko) |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8650470B2 (en) * | 2003-03-20 | 2014-02-11 | Arm Limited | Error recovery within integrated circuit |
US7278080B2 (en) * | 2003-03-20 | 2007-10-02 | Arm Limited | Error detection and recovery within processing stages of an integrated circuit |
US8185812B2 (en) * | 2003-03-20 | 2012-05-22 | Arm Limited | Single event upset error detection within an integrated circuit |
DE102004010783A1 (de) * | 2004-03-05 | 2005-09-29 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine |
KR100582391B1 (ko) * | 2004-04-08 | 2006-05-22 | 주식회사 하이닉스반도체 | 반도체 소자에서의 지연 요소의 지연 검출 장치 및 방법 |
FR2869430A1 (fr) * | 2004-04-27 | 2005-10-28 | St Microelectronics Sa | Controle de l'execution d'un algorithme par un circuit integre |
US7701240B2 (en) * | 2005-03-04 | 2010-04-20 | Arm Limited | Integrated circuit with error correction mechanisms to offset narrow tolerancing |
US7958430B1 (en) * | 2005-06-20 | 2011-06-07 | Cypress Semiconductor Corporation | Flash memory device and method |
US20070050604A1 (en) * | 2005-08-29 | 2007-03-01 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Fetch rerouting in response to an execution-based optimization profile |
US7877584B2 (en) * | 2005-08-29 | 2011-01-25 | The Invention Science Fund I, Llc | Predictive processor resource management |
US7725693B2 (en) * | 2005-08-29 | 2010-05-25 | Searete, Llc | Execution optimization using a processor resource management policy saved in an association with an instruction group |
US8209524B2 (en) | 2005-08-29 | 2012-06-26 | The Invention Science Fund I, Llc | Cross-architecture optimization |
US7512842B2 (en) * | 2005-08-29 | 2009-03-31 | Searete Llc | Multi-voltage synchronous systems |
US8181004B2 (en) | 2005-08-29 | 2012-05-15 | The Invention Science Fund I, Llc | Selecting a resource management policy for a resource available to a processor |
US7779213B2 (en) * | 2005-08-29 | 2010-08-17 | The Invention Science Fund I, Inc | Optimization of instruction group execution through hardware resource management policies |
US7539852B2 (en) * | 2005-08-29 | 2009-05-26 | Searete, Llc | Processor resource management |
US7627739B2 (en) * | 2005-08-29 | 2009-12-01 | Searete, Llc | Optimization of a hardware resource shared by a multiprocessor |
US8255745B2 (en) | 2005-08-29 | 2012-08-28 | The Invention Science Fund I, Llc | Hardware-error tolerant computing |
US8214191B2 (en) | 2005-08-29 | 2012-07-03 | The Invention Science Fund I, Llc | Cross-architecture execution optimization |
US8516300B2 (en) | 2005-08-29 | 2013-08-20 | The Invention Science Fund I, Llc | Multi-votage synchronous systems |
US7607042B2 (en) * | 2005-08-29 | 2009-10-20 | Searete, Llc | Adjusting a processor operating parameter based on a performance criterion |
US7739524B2 (en) * | 2005-08-29 | 2010-06-15 | The Invention Science Fund I, Inc | Power consumption management |
US7647487B2 (en) * | 2005-08-29 | 2010-01-12 | Searete, Llc | Instruction-associated processor resource optimization |
DE102005049232A1 (de) * | 2005-10-14 | 2007-04-26 | Infineon Technologies Ag | Integrierter Schaltkreis und Verfahren zum Betreiben eines integrierten Schaltkreises |
US7600145B2 (en) | 2005-10-26 | 2009-10-06 | Intel Corporation | Clustered variations-aware architecture |
US20070150115A1 (en) * | 2005-12-27 | 2007-06-28 | Micron Technology, Inc. | Operation and design of integrated circuits at constrained temperature ranges in accordance with bit error rates |
JP5129450B2 (ja) * | 2006-01-16 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
JP2007195076A (ja) * | 2006-01-20 | 2007-08-02 | Nec Corp | 無線通信システムとその送信電力制御方法および装置 |
FR2897175A1 (fr) * | 2006-02-09 | 2007-08-10 | Atmel Corp | Appareil et procede pour la detection, et la recuperation depuis, un acces inapproprie au bus dans le domaine technique des circuits microcontroleurs |
US7805642B1 (en) * | 2006-02-17 | 2010-09-28 | Aquantia Corporation | Low power iterative decoder using input data pipelining and voltage scaling |
JP5173216B2 (ja) * | 2006-04-18 | 2013-04-03 | パナソニック株式会社 | 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法 |
GB2457752B (en) | 2006-06-30 | 2010-05-05 | Intel Corp | Leakage power estimation |
US8381009B2 (en) * | 2006-08-03 | 2013-02-19 | Freescale Semiconductor, Inc. | Device and method for power management |
JP5083214B2 (ja) * | 2006-08-24 | 2012-11-28 | 日本電気株式会社 | 故障予測回路と方法及び半導体集積回路 |
US8020038B2 (en) * | 2006-09-28 | 2011-09-13 | Hewlett-Packard Development Company, L.P. | System and method for adjusting operating points of a processor based on detected processor errors |
GB0619949D0 (en) * | 2006-10-09 | 2006-11-15 | Advanced Risc Mach Ltd | Integrated circuit |
US8412981B2 (en) * | 2006-12-29 | 2013-04-02 | Intel Corporation | Core sparing on multi-core platforms |
US7908516B2 (en) | 2007-03-27 | 2011-03-15 | Microchip Technology Incorporated | Low power mode fault recovery method, system and apparatus |
FR2917202B1 (fr) * | 2007-06-06 | 2009-08-21 | Peugeot Citroen Automobiles Sa | Dispositif de controle de valeurs de parametre(s) par analyse de fiabilite, et calculateur correspondant. |
US7788546B2 (en) * | 2007-09-17 | 2010-08-31 | Advanced Micro Devices, Inc. | Method and system for identifying communication errors resulting from reset skew |
GB2453759B8 (en) * | 2007-10-17 | 2011-12-21 | Advanced Risc Mach Ltd | Integrated circuit using speculative execution |
KR101531502B1 (ko) * | 2007-12-11 | 2015-06-26 | 엘지전자 주식회사 | 오류제어방법 |
KR101490249B1 (ko) * | 2007-12-11 | 2015-02-05 | 엘지전자 주식회사 | 연판정을 이용한 통신방법 및 장치 |
KR101467788B1 (ko) * | 2007-12-11 | 2014-12-03 | 엘지전자 주식회사 | 랜덤 선형 부호화를 이용하는 통신방법 및 장치 |
GB2458260A (en) | 2008-02-26 | 2009-09-16 | Advanced Risc Mach Ltd | Selectively disabling error repair circuitry in an integrated circuit |
US8171386B2 (en) * | 2008-03-27 | 2012-05-01 | Arm Limited | Single event upset error detection within sequential storage circuitry of an integrated circuit |
US7795920B2 (en) * | 2008-03-31 | 2010-09-14 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US7945811B2 (en) * | 2008-05-12 | 2011-05-17 | Arm Limited | Low power, high reliability specific compound functional units |
US9189014B2 (en) | 2008-09-26 | 2015-11-17 | Intel Corporation | Sequential circuit with error detection |
US8301970B2 (en) * | 2008-09-26 | 2012-10-30 | Intel Corporation | Sequential circuit with error detection |
US8161367B2 (en) * | 2008-10-07 | 2012-04-17 | Arm Limited | Correction of single event upset error within sequential storage circuitry of an integrated circuit |
US7900114B2 (en) | 2009-02-27 | 2011-03-01 | Infineon Technologies Ag | Error detection in an integrated circuit |
US8041992B2 (en) * | 2009-05-11 | 2011-10-18 | Technology Currents Llc | Input compensated and/or overcompensated computing |
US9378077B2 (en) * | 2009-08-07 | 2016-06-28 | Stmicroelectronics S.R.L. | System for detecting operating errors in integrated circuits |
US8914672B2 (en) * | 2009-12-28 | 2014-12-16 | Intel Corporation | General purpose hardware to replace faulty core components that may also provide additional processor functionality |
US8867680B2 (en) * | 2010-02-12 | 2014-10-21 | Intel Mobile Communications GmbH | Circuitry system and method for connecting synchronous clock domains of the circuitry system |
WO2011109713A2 (en) * | 2010-03-05 | 2011-09-09 | Board Of Regents Of The University Of Texas System | Error detecting/correcting code enhanced self-checked/corrected/timed nanoelectronic circuits |
US7977965B1 (en) * | 2010-03-12 | 2011-07-12 | International Business Machines Corporation | Soft error detection for latches |
US8555124B2 (en) | 2010-06-07 | 2013-10-08 | Arm Limited | Apparatus and method for detecting an approaching error condition |
WO2012007643A1 (en) * | 2010-07-16 | 2012-01-19 | Aalto University Foundation | Sequential circuit with current mode error detection |
US8615687B2 (en) | 2010-07-23 | 2013-12-24 | Arm Limited | Data processing system and method for regulating a voltage supply to functional circuitry of the data processing system |
US8639987B2 (en) | 2011-02-18 | 2014-01-28 | Arm Limited | Data processing apparatus and method using monitoring circuitry to control operating parameters |
US8493120B2 (en) | 2011-03-10 | 2013-07-23 | Arm Limited | Storage circuitry and method with increased resilience to single event upsets |
ITTO20110485A1 (it) * | 2011-06-03 | 2012-12-04 | Torino Politecnico | Method and circuit for solving metastability conditions and recovering signal errors in digitalintegrated circuits |
US9329918B2 (en) | 2011-12-28 | 2016-05-03 | Intel Corporation | Resilient register file circuit for dynamic variation tolerance and method of operating the same |
WO2014032610A1 (zh) * | 2012-09-03 | 2014-03-06 | 东南大学 | 一种面向cpu流水线的错误恢复电路 |
US9903916B2 (en) * | 2012-09-27 | 2018-02-27 | Nxp Usa, Inc. | Scan test system with a test interface having a clock control unit for stretching a power shift cycle |
US9780787B2 (en) | 2013-03-28 | 2017-10-03 | Korea Advanced Institute Of Science And Technology | Self-reparable digital device for multiple faults based on biological attractor concepts |
US9009545B2 (en) * | 2013-06-14 | 2015-04-14 | International Business Machines Corporation | Pulsed-latch based razor with 1-cycle error recovery scheme |
TWI553484B (zh) | 2014-04-01 | 2016-10-11 | Nat Univ Chung Cheng | 前瞻臆測處理裝置及其處理方法 |
GB2525864B (en) | 2014-05-06 | 2021-04-07 | Advanced Risc Mach Ltd | Clock frequency reduction for an electronic device |
US9672008B2 (en) * | 2014-11-24 | 2017-06-06 | Nvidia Corporation | Pausible bisynchronous FIFO |
US9244123B1 (en) | 2014-11-25 | 2016-01-26 | Freescale Semiconductor, Inc. | Synchronous circuit, method of designing a synchronous circuit, and method of validating a synchronous circuit |
TWI554042B (zh) | 2014-12-08 | 2016-10-11 | 財團法人工業技術研究院 | 訊號比較裝置及其控制方法 |
DE102015122907B4 (de) * | 2015-12-29 | 2019-07-04 | Infineon Technologies Ag | Speichereinrichtung und Verfahren zum Betreiben einer Speichereinrichtung |
US10901836B2 (en) * | 2016-09-16 | 2021-01-26 | University Of Southern California | Systems and methods for mitigating faults in combinatory logic |
KR102030461B1 (ko) * | 2017-11-23 | 2019-10-10 | 현대오트론 주식회사 | 복수의 프로세서 오류 감지 시스템 및 그 방법 |
US10936774B1 (en) * | 2018-02-15 | 2021-03-02 | Real Intent, Inc. | Methods for identifying integrated circuit failures caused by reset-domain interactions |
US10747601B2 (en) * | 2018-11-30 | 2020-08-18 | Arm Limited | Failure estimation in circuits |
US11022649B2 (en) * | 2018-11-30 | 2021-06-01 | Arm Limited | Stabilised failure estimate in circuits |
JP2020145356A (ja) * | 2019-03-07 | 2020-09-10 | 株式会社東芝 | 集積回路装置 |
KR20210058566A (ko) * | 2019-11-14 | 2021-05-24 | 삼성전자주식회사 | 전자 시스템, 그것의 결함 검출 방법, 시스템 온 칩 및 버스 시스템 |
US11630730B1 (en) * | 2021-10-29 | 2023-04-18 | Zoox, Inc. | Data processing pipeline error recovery |
Family Cites Families (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3905023A (en) | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
US3893070A (en) * | 1974-01-07 | 1975-07-01 | Ibm | Error correction and detection circuit with modular coding unit |
SU809350A1 (ru) | 1979-05-31 | 1981-02-28 | Московский Ордена Трудовогокрасного Знамени Текстильныйинститут | Запоминающее устройство |
US4339657A (en) * | 1980-02-06 | 1982-07-13 | International Business Machines Corporation | Error logging for automatic apparatus |
JPS6020398A (ja) | 1983-07-14 | 1985-02-01 | Nec Corp | メモリ装置 |
FR2571566B1 (fr) * | 1984-10-09 | 1987-01-23 | Labo Electronique Physique | Dispositif de reception de donnees numeriques comportant un dispositif de recuperation adaptative de rythme |
US4633465A (en) | 1985-03-27 | 1986-12-30 | At&T Bell Laboratories | Eye violation detectors |
JPS6224498A (ja) | 1985-07-24 | 1987-02-02 | Nippon Telegr & Teleph Corp <Ntt> | メモリ読出し方式 |
US4756005A (en) * | 1986-05-27 | 1988-07-05 | American Telephone And Telegraph Company At&T Bell Laboratories | Digital signal regenerator arranged for fault location |
US5043990A (en) * | 1987-12-04 | 1991-08-27 | Hitachi, Ltd. | Semiconductor integrated circuit device |
GB2213684A (en) | 1987-12-11 | 1989-08-16 | Philips Electronic Associated | Data demodulator baud clock phase locking |
US4994993A (en) * | 1988-10-26 | 1991-02-19 | Advanced Micro Devices, Inc. | System for detecting and correcting errors generated by arithmetic logic units |
US4975930A (en) | 1988-11-02 | 1990-12-04 | Digital Equipment Corporation | Digital phase locked loop |
US4926374A (en) * | 1988-11-23 | 1990-05-15 | International Business Machines Corporation | Residue checking apparatus for detecting errors in add, subtract, multiply, divide and square root operations |
JPH03142629A (ja) | 1989-10-30 | 1991-06-18 | Toshiba Corp | マイクロコントローラ |
US5291496A (en) * | 1990-10-18 | 1994-03-01 | The United States Of America As Represented By The United States Department Of Energy | Fault-tolerant corrector/detector chip for high-speed data processing |
US5321705A (en) * | 1990-11-21 | 1994-06-14 | Motorola, Inc. | Error detection system |
US5203003A (en) | 1991-03-28 | 1993-04-13 | Echelon Corporation | Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline |
US5313625A (en) | 1991-07-30 | 1994-05-17 | Honeywell Inc. | Fault recoverable computer system |
US5276690A (en) * | 1992-01-30 | 1994-01-04 | Intel Corporation | Apparatus utilizing dual compare logic for self checking of functional redundancy check (FRC) logic |
US5402273A (en) | 1992-10-01 | 1995-03-28 | Conner Peripherals, Inc. | Circuit for determining window margin for data transitions in a streaming data device |
US5408200A (en) | 1992-12-18 | 1995-04-18 | Storage Technology Corporation | Intelligent phase detector |
US5376894A (en) | 1992-12-31 | 1994-12-27 | Pacific Communication Sciences, Inc. | Phase estimation and synchronization using a PSK demodulator |
JPH06216655A (ja) * | 1993-01-13 | 1994-08-05 | Nec Corp | 復調回路 |
US5400370A (en) | 1993-02-24 | 1995-03-21 | Advanced Micro Devices Inc. | All digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging |
ES2183808T3 (es) * | 1993-10-12 | 2003-04-01 | Cit Alcatel | Circuito sincronizador. |
EP0653708B1 (en) * | 1993-10-15 | 2000-08-16 | Hitachi, Ltd. | Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it |
US5504859A (en) * | 1993-11-09 | 1996-04-02 | International Business Machines Corporation | Data processor with enhanced error recovery |
US5553232A (en) | 1994-06-13 | 1996-09-03 | Bull Hn Informations Systems Inc. | Automated safestore stack generation and move in a fault tolerant central processor |
JPH0863365A (ja) * | 1994-08-23 | 1996-03-08 | Fujitsu Ltd | データ処理装置 |
US5463351A (en) | 1994-09-29 | 1995-10-31 | Motorola, Inc. | Nested digital phase lock loop |
US5734585A (en) | 1994-11-07 | 1998-03-31 | Norand Corporation | Method and apparatus for sequencing power delivery in mixed supply computer systems |
US5615263A (en) | 1995-01-06 | 1997-03-25 | Vlsi Technology, Inc. | Dual purpose security architecture with protected internal operating system |
US5737369A (en) * | 1996-02-28 | 1998-04-07 | Motorola, Inc. | Apparatus and method for recovering data in the presence of error transients |
US5870446A (en) * | 1996-03-11 | 1999-02-09 | Adtran, Inc. | Mechanism for automatically adjusting the phase of a transmission strobe clock signal to correct for misalignment of transmission clock and data signals |
JP3669796B2 (ja) * | 1996-12-03 | 2005-07-13 | 富士通株式会社 | ディジタルpll回路 |
FR2759796B1 (fr) * | 1997-02-19 | 2001-12-07 | Bull Sa | Dispositif et procede de detection d'erreurs sur un circuit integre comportant un port parallele serie |
US6114880A (en) * | 1997-03-14 | 2000-09-05 | Philips Semiconductor Vlsi, Inc. | Dynamic over frequency detection and protection circuitry |
JP3494849B2 (ja) | 1997-05-29 | 2004-02-09 | 富士通株式会社 | 半導体記憶装置のデータ読み出し方法、半導体記憶装置及び半導体記憶装置の制御装置 |
CN1202530C (zh) | 1998-04-01 | 2005-05-18 | 三菱电机株式会社 | 在低电源电压下高速动作的静态型半导体存储装置 |
US6222660B1 (en) * | 1998-06-09 | 2001-04-24 | Tektronix, Inc. | Adaptive power supply for avalanche photodiode |
US6247151B1 (en) | 1998-06-30 | 2001-06-12 | Intel Corporation | Method and apparatus for verifying that data stored in a memory has not been corrupted |
US6167526A (en) | 1998-12-29 | 2000-12-26 | Adaptec, Inc. | Method and apparatus for synchronizing a decoder circuit with a phase-encoded data signal in a data storage device |
US6977910B1 (en) * | 1998-12-31 | 2005-12-20 | Texas Instruments Incorporated | Power control with space time transmit diversity |
JP2000228094A (ja) | 1999-02-04 | 2000-08-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
FR2790887B1 (fr) * | 1999-03-09 | 2003-01-03 | Univ Joseph Fourier | Circuit logique protege contre des perturbations transitoires |
US6523201B1 (en) * | 1999-05-04 | 2003-02-25 | Eliza A. De Michele | Sleep support system |
JP3975245B2 (ja) | 1999-12-16 | 2007-09-12 | 株式会社ルネサステクノロジ | 記録再生装置および半導体メモリ |
US6834367B2 (en) * | 1999-12-22 | 2004-12-21 | International Business Machines Corporation | Built-in self test system and method for high speed clock and data recovery circuit |
CN1425157A (zh) | 1999-12-23 | 2003-06-18 | 通用仪器公司 | 双模式处理器 |
JP2001255356A (ja) * | 2000-03-08 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテストパターン生成方法及びテスト方法 |
JP3450814B2 (ja) | 2000-09-26 | 2003-09-29 | 松下電器産業株式会社 | 情報処理装置 |
FR2815197B1 (fr) * | 2000-10-06 | 2003-01-03 | St Microelectronics Sa | Circuit asynchrone pour la detection et la correction de l'erreur induite et procede de mise en oeuvre |
WO2002035346A1 (en) | 2000-10-23 | 2002-05-02 | The Trustees Of Columbia University In The City Of New York | Asynchronous pipeline with latch controllers |
WO2002058318A1 (en) * | 2000-10-27 | 2002-07-25 | Silicon Image | Method and apparatus for recovering n times oversampled data by selection of n phase shifted sampling clocks out of n*x interpolated clocks according to the relative values of the sampled data |
GB0026614D0 (en) * | 2000-10-31 | 2000-12-13 | Lsi Logic Europ Ltd | A method and apparatus for estimation of error in data recovery schemes |
US6772388B2 (en) * | 2000-12-06 | 2004-08-03 | Motorola, Inc | Apparatus and method for providing optimal adaptive forward error correction in data communications |
JP4526194B2 (ja) * | 2001-01-11 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | オーバーサンプリングクロックリカバリ方法及び回路 |
US7116744B2 (en) * | 2001-03-29 | 2006-10-03 | Fujitsu Limited | Clock recovery circuit and receiver circuit for improving the error rate of signal reproduction |
JP4054550B2 (ja) * | 2001-06-29 | 2008-02-27 | 株式会社エヌ・ティ・ティ・ドコモ | 送信電力制御方法及び装置 |
US6952123B2 (en) * | 2002-03-22 | 2005-10-04 | Rambus Inc. | System with dual rail regulated locked loop |
US6741110B2 (en) * | 2002-05-28 | 2004-05-25 | Lsi Logic Corporation | Method and/or circuit for generating precision programmable multiple phase angle clocks |
US7142623B2 (en) * | 2002-05-31 | 2006-11-28 | International Business Machines Corporation | On-chip system and method for measuring jitter tolerance of a clock and data recovery circuit |
US7085993B2 (en) * | 2002-07-29 | 2006-08-01 | International Business Machine Corporation | System and method for correcting timing signals in integrated circuits |
ATE504446T1 (de) * | 2002-12-02 | 2011-04-15 | Silverbrook Res Pty Ltd | Totdüsenausgleich |
US7278080B2 (en) | 2003-03-20 | 2007-10-02 | Arm Limited | Error detection and recovery within processing stages of an integrated circuit |
-
2004
- 2004-03-17 EP EP04721222A patent/EP1604281B1/en not_active Expired - Lifetime
- 2004-03-17 JP JP2006505976A patent/JP4317212B2/ja not_active Expired - Lifetime
- 2004-03-17 RU RU2005129270/09A patent/RU2005129270A/ru not_active Application Discontinuation
- 2004-03-17 DE DE602004001869T patent/DE602004001869T2/de not_active Expired - Lifetime
- 2004-03-17 WO PCT/GB2004/001143 patent/WO2004084070A1/en active IP Right Grant
- 2004-03-17 KR KR1020057017132A patent/KR100981999B1/ko active IP Right Grant
- 2004-07-23 US US10/896,997 patent/US7337356B2/en active Active
-
2005
- 2005-04-21 US US11/110,961 patent/US7320091B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2004084070A1 (en) | 2004-09-30 |
JP2006520954A (ja) | 2006-09-14 |
RU2005129270A (ru) | 2006-05-27 |
EP1604281B1 (en) | 2006-08-09 |
DE602004001869T2 (de) | 2007-05-03 |
US20050246613A1 (en) | 2005-11-03 |
KR100981999B1 (ko) | 2010-09-13 |
JP4317212B2 (ja) | 2009-08-19 |
DE602004001869D1 (de) | 2006-09-21 |
US20050022094A1 (en) | 2005-01-27 |
US7337356B2 (en) | 2008-02-26 |
US7320091B2 (en) | 2008-01-15 |
EP1604281A1 (en) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100981999B1 (ko) | 집적회로의 처리단 내에서의 시스템적이고 랜덤한 오류의검출 및 회복 | |
KR100982461B1 (ko) | 집적회로의 복수의 처리단 내에서의 오류 검출 및 회복 | |
US10579463B2 (en) | Error recovery within integrated circuit | |
US7260001B2 (en) | Memory system having fast and slow data reading mechanisms | |
US7072229B2 (en) | Memory system having fast and slow data reading mechanisms | |
KR100994188B1 (ko) | 집적회로내에서의 데이터 유지 래치 제공 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130820 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 9 |