KR20050113628A - 칩상 고체 전해 콘덴서 - Google Patents

칩상 고체 전해 콘덴서 Download PDF

Info

Publication number
KR20050113628A
KR20050113628A KR1020057016249A KR20057016249A KR20050113628A KR 20050113628 A KR20050113628 A KR 20050113628A KR 1020057016249 A KR1020057016249 A KR 1020057016249A KR 20057016249 A KR20057016249 A KR 20057016249A KR 20050113628 A KR20050113628 A KR 20050113628A
Authority
KR
South Korea
Prior art keywords
chip
electrolytic capacitor
solid electrolytic
electrically conductive
sintered body
Prior art date
Application number
KR1020057016249A
Other languages
English (en)
Other versions
KR101052215B1 (ko
Inventor
카즈미 나이토
카투토시 타무라
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Priority claimed from PCT/JP2004/002573 external-priority patent/WO2004079760A1/en
Publication of KR20050113628A publication Critical patent/KR20050113628A/ko
Application granted granted Critical
Publication of KR101052215B1 publication Critical patent/KR101052215B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/042Electrodes or formation of dielectric layers thereon characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/022Electrolytes; Absorbents
    • H01G9/025Solid electrolytes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/048Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052Sintered electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1개의 볼록부에서 음극부를 제외한 음극판의 표면상에 양극부를 형성하기 위해, 유전체 산화막층, 반도체층 및 전기 전도층을 상기 순서대로 적층하여 제조된 복수개의 고체 전해 콘덴서 소자를 포함하는 낮은 ESR 및 낮은 초기 고장율을 갖는 칩상 고체 전해 콘덴서로서 상기 음극판을, 밸브 작용 금속 또는 전기 전도성 산화물의 소결체를 포함하거나 금속 와이어에 연결된 소결체를 포함하며, 음극부의 양극부가 리드프레임과 접촉하도록 리드 프레임과 마주보며 배치된 한 쌍의 볼록부상에 간격 없이 병렬로 복수개의 전해 콘덴서 소자를 수평으로 설치하고, 각 소자를 접합하고, 리드 프레임의 외부단부 바깥쪽을 남기면서 수지로 전체를 성형함으로써 얻어지며, 칩의 체적에 대한 음극부를 제외한 소결체의 체적비는 0.042~0.110인 칩상 고체 전해 콘덴서; 및 상기 칩상 고체 전해 콘덴서를 사용한 전자기기

Description

칩상 고체 전해 콘덴서{Chip Solid Electrolyte Capacitor}
본 발명은 낮은 등가 직렬 저항(ESR) 및 낮은 누설전류의 초기결함율(LC값)과 함께 우수한 특성을 갖는 칩상 고체 전해 콘텐서에 관한 것이다.
도3은 밸브 작용 금속 또는 전기 전도성 산화물을 포함하는 소결체의 표면에 유전체의 산화막층, 반도체층 및 전기 전도층을 순차적으로 형성하여 얻어지는 1개의 고체 전해 콘덴서 소자(2)를 사용하고, 소결체에 연결된 일부의 전기 전도층 및 음극부(4a)를 외부단자로 작용하는 일부의 플레이트형 금속제 리드 프레임(1)인 마주보며 배치된 한 쌍의 볼록부 (1a 및 1b)상에 설치하고, 각각은 전기적 또는 기계적으로 접합되고, 리드프레임의 외부단자 외부에 일부를 남기고 재킷 수지로 전체를 성형하여 재킷부(5)를 형성하고, 소정의 부분에 재킷부의 리드 프레임을 절단하고 구부린 종래의 공지된 칩상 고체 전해 콘덴서의 구조를 나타내는 투시도이다.
한편, 최근 전자기기의 고주파가공의 진보에 따라, 양호한 고주파 성능을 갖는 고체 전해 콘덴서가 요구된다. 본 발명자들은 JP-A-5-234829("JP-A"는 "미심사 공개된 일본 특허 출원을 의미")에서 양호한 고주파 성능값을 나타내는 칩상 고체 전해 콘덴서를 이미 제안하였고, 이는 유전체 산화막층, 총반도체층 및 전기 전도층을 순차적으로 적층하여 음극부를 갖는 음극판의 표면상에 양극부를 형성하고 밸브 작용 금속을 포함함으로써 얻어지는 복수의 고체 전해 콘덴서를 사용하고, 마주보며 설치된 한 쌍의 볼록부를 갖는 1개의 리드 프레임의 볼록부상에 간격없이 병렬로 양극부를 설치하고, 음극부는 다른 볼록부상에 설치되고, 각각은 전기적으로 또는 기계적으로 접합되고, 리드 프레임의 볼록부 외부를 일부 남기고 수지로 전체를 성형하고, 수지성형 바깥쪽 리드프레임을 성형한 수지외부에 소정의 부분에서 자르고 구부리는 것을 특징으로 하는 칩상 고체 전해 콘덴서이다.
칩상 고체 전해 콘덴서는 다른 전자부품과 함께 기판상에서 조립되고, 그 다음에 전자기기상에 탑재되어 오랫동안 사용되었다. 기판상에 조립된 단에서 가능한 낮은 초기 고장율을 나타내는 칩상 고체 전해 콘덴서가 요구된다.
도1은 음극 리드(음극부)를 갖는 3개의 고체 전해 콘데서 소자가 리드 프레임의 1개의 볼록부상에 간격없이 병렬로 설치된 본 발명의 칩상 고체 전해 콘덴서의 예를 나타내는 투시도이다.
도2는 리드 프레임의 볼록부상에 간격없이 병렬로 그 소결체에 음극부를 갖는 3개의 고체 전해 콘덴서 소자를 설치한 본 발명의 칩상 고체 전해 콘데서의 다른 예를 나타내는 투시도이다.
도3은 리드 프레임의 1개의 볼록부상에 고체 전해 콘덴서를 설치한 칩상 고체 전해 콘덴서의 종래의 예를 나타내는 투시도이다.
양호한 고주파 성능을 갖는 상술한 칩상 고체 전해 콘덴서가 대량생산될 때, 일부 콘덴서는 기판상에 솔더 패키징(solder-packaging)에서 초기 고장율(특히 LC값)에 있어서 결점이 있다고 판명되었다.
이들 문제를 해결하기 위한 집중적인 조사의 결과로서, 본 발명자들은 칩의 체적에 대한 음극부를 제외한 소결체의 체적비에서 특정 소결체를 사용하여 칩상 고체 전해 콘덴서를 제조할 때, 제조된 칩상 고체 전해 콘덴서는 초기 고장율이 낮고, 또한 ESR값이 낮다는 것을 발견하였다. 본 발명은 상기 발견을 토대로 완성되었다.
즉, 본 발명은 상기 칩상 고체 전해 콘덴서 및 칩상 고체 전해 콘덴서를 사용한 전자기기에 관한 것이다.
1. 유전체 산화막층, 반도체층 및 전기 전도층을 순서대로 적층하여 하나의 볼록부에서 음극부를 제외한 음극판의 표면상에 양극부를 형성함으로써 제조된 복수개의 고체 전해 콘덴서 소자를 포함하며,
상기 음극판은 밸브 작용 금속 또는 전기 전도성 산화물의 소결체를 포함하거나, 금속 와이어에 연결된 소결체를 포함하며,
음극부와 양극부가 리드 프레임과 접촉되도록 리드 프레임을 마주보며 배치된 한 쌍의 볼록부 상에 간격없이 병렬로 상기 복수개의 전해 콘덴서 소자를 수평으로 설치하고, 각 소자를 접합하고, 리드 프레임의 외부 단부 바깥쪽을 남기면서 수지로 전체를 성형함으로써 제조되며,
칩의 체적에 대한 음극부를 제외한 소결체의 체적비는 0.042~0.110인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
2. 제1항에 있어서, 음극부가 음극판의 말단을 포함하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
3. 제1항에 있어서, 음극부는 소결체에 연결된 금속 와이어를 포함하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
4. 제3항에 있어서, 금속 와이어는 탄탈륨, 니오븀, 알루미늄, 티타늄, 상기 금속을 주로 포함하는 합금 및 부분적으로 산화된 및/또는 질화된 상기 금속 및 합금으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
5. 제1항에 있어서, 밸브 작용 금속 또는 전기 전도성 산화물은 탄탈륨, 알루미늄, 니오븀, 티타늄, 및 상기 밸브 작용 금속 또는 니오븀 산화물을 주로 포함하는 합금, 또는 이들 밸브 작용 금속, 합금 및 전기 전도성 산화물로부터 선택되는 2개 이상의 혼합물인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
6.제4항에 있어서, 밸브 작용 금속, 합금 또는 전기 전도성 산화물은 탄화, 인산화, 붕화, 질화 및 황화처리로부터 선택되는 1개 이상의 처리를 행하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
7. 제1항에 있어서, 소결체는 화학적 및/또는 전기적으로 식각된 표면을 갖는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
8. 제1항에 있어서, 음극판의 음극부를 제외한 부분과 음극부 사이에 경계를 단열수지로 단열시키는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
9. 제1항에 있어서, 유전체 산화막층은 Ta2O5, Al2O3, Zr2O3, 및 Nb2O5로부터 선택되는 1종 이상을 주로 포함하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
10. 제1항에 있어서, 반도체층은 유기 반도체층 및 무기 반도체층으로부터 선택되는 1종 이상인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
11. 제10항에 있어서, 유기 반도체는 벤조피롤린 4량체 및 클로라닐을 포함하는 유기 반도체, 테트라티오테트라센을 주로 포함하는 유기 반도체, 테트라시아노퀴노디메탄을 주로 포함하는 유기 반도체, 및 하기식(1) 또는 (2)로 나타내는 반복단위를 함유하는 폴리머에 도펀트(dopant)를 도핑하여 얻어지는 전기 전도성 폴리머를 주로 포함하는 유기 반도체로부터 선택되는 1종 이상인 것을 특징으로 하는 칩상 고체 전해 콘덴서:
R1~R4는 동일하거나 다르고, 각각은 수소원자, 탄소수 1~6의 알킬기 또는 탄소수 1~6의 알콕시기를 나타내고, X는 산소원자, 황원자 또는 질소원자를 나타내고, R5는 X가 질소원자일 때, 수소원자 또는 탄소수 1~6의 알킬기를 나타내고, R1 및 R2, R3 및 R4는 서로 결합되어 환상구조를 형성해도 좋다.
12. 제11항에 있어서, 식(1)로 나타낸 반복단위를 함유하는 전기 전도성 폴리머는 반복단위로 하기식(3)으로 나타낸 구조 단위를 함유하는 전기 전도성 폴리머인 것을 특징으로 하는 칩상 고체 전해 콘덴서:
R6 및 R7는 각각 독립적으로 수소원자, 선형 또는 분기의 탄소수 1~6의 포화 또는 불포화 알킬기, 또는 알킬기가 임의의 위치에서 서로 결합되는 경우, 2개의 산소 원소를 함유하는 1개 이상의 5-, 6- 또는 7원환 포화 탄화수소 환상 구조를 형성하기 위한 치환기를 나타내고, 환상구조는 치환되어도 좋은 비닐렌 결합을 갖는 구조, 치환되어도 좋은 페닐렌 구조를 포함한다.
13. 제11항에 있어서, 전기 전도성 폴리머는 폴리아닐린, 폴리옥시페닐렌, 폴리페닐렌 술파이드, 폴리티오펜, 폴리퓨란, 폴리피롤, 폴리메틸피롤 및 그 치환 유도체로부터 선택되는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
14. 제13항에 있어서, 전기 전도성 폴리머는 폴리(3,4-에틸렌디옥시티오펜)인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
15. 제10항에 있어서, 무기 반도체는 몰리브데넘 디옥사이드, 텅스텐 디옥사이드, 리드 디옥사이드 및 망간 디옥사이드로부터 선택되는 1종 이상인 것을 특징으로 하는 칩상 고체 전해질 콘덴서.
16. 제10항에 있어서, 반도체의 전기 전도성은 10-2~103S/cm인 것을 특징으로 하는 칩상 고체 전해 전해 콘덴서.
17. 제1항 내지 제16항 중 어느 한 항에 기재된 칩상 고체 전해 콘덴서를 사용하는 전자 회로.
18. 제1항 내지 제16항 중 어느 한 항에 기재된 칩상 고체 전해 콘덴서를 사용하는 전자 기기.
본 발명의 칩상 고체 전해 콘덴서의 1개의 실시형태는 상기 도면을 참조하여 기재된다.
도1은 본 발명의 칩상 고체 전해 콘덴서의 일례를 나타내는 투시도이다. 상기 예에서, 음극부 리드에 연결되고 밸브-작용 금속 또는 전기 전도성 산화물을 포함하는 음극판(4)의 표면상에 양극부(3)를 형성하기 위해 유전체 산화막층, 반도체층 및 전기 전도층을 상기 순서대로 적층하여 제조된 3개의 고체 전해 콘덴서 소자(2)를 사용하고, 리드프레임(1)과 마주보며 배치된 1쌍의 볼록부중 하나의 볼록부(1a)상에 간격없이 병렬로 양극부를 부분적으로 설치하고, 다른 하나의 볼록부(1b)상에 음극부 리드(4a)를 설치하고, 각각은 전기적으로 또는 기계적으로 접합되고, 리드 프레임(1)의 외부단부 바깥쪽을 남기면서 수지로 전체를 성형하고, 수지 성형 바깥쪽에 소정의 부분(도시안됨)에서 리드프레임을 자르고 구부린 구조를 갖는다.
도2는 본 발명의 칩상 고체 전해 콘덴서의 다른 예를 나타내는 투시도이다. 상기 예에서, 밸브 작용 금속 또는 전기 전도성 산화물을 포함한 음극판의 표면상에 유전체 산화막층, 반도체층 및 전기 전도층을 상기 순서대로 적층하여 양극부(3)을 형성하고 이 때 음극부(4)가 고체 전해 콘덴서 소자의 끝에 남도록 하여 제조된 3개의 고체 전해 콘덴서 소자(2)를 사용하고, 칩상 고체 전해 콘덴서는 리드 프레임(1)의 마주보며 배치된 한 쌍의 볼록부중 1개의 볼록부상에 간격없이 병렬로 양극부를 설치하고, 다른 볼록부(1b)상에 음극부를 설치하고, 각각은 전기적 또는 기계적으로 접합되고, 리드 프레임(1)의 외부단자 바깥쪽을 남기면서 수지로 전체를 성형하고, 수지 성형 바깥쪽에 소정의 부분에서 리드프레임을 자르고 구부린 구조를 갖는다.
본 발명에서 사용하는 밸브 작용 금속 또는 전기 전도성 산화물의 예는 탄탈륨, 알루미늄, 니오븀, 티타늄, 상기 밸브 작용 금속(성분의 50% 질량부 이상) 또는 니오븀 산화물을 주로 포함하는 합금, 및 이들 밸브 작용 금속, 합금 및 전기 전도성 산화물로부터 선택된 2종 이상의 혼합물을 포함한다. 밸브 작용 금속, 합금, 또는 전기 전도성 화합물은 사용전 탄화, 인산화, 붕화, 질화 및 황화로부터 선택된 1종 이상의 처리를 부분적으로 행해도 좋다.
본 발명에 사용하기 위한 음극판은 밸브 작용 금속 또는 전기 전도성 산화물의 분말을 성형한 후 소결하여 얻어지는 소결체이다. 소결체의 표면적은 성형압력 및 소결 조건(온도 및 시간)을 적절하게 선택하여 변화시킬 수 있다. 소결 후 소결체의 표면적을 더 증가시키기 위해, 소결체의 표면을 화학적 및 또는 전기적으로 식각해도 좋다.
본 발명에서, 음극부로 음극판(4)의 일부분을 사용한다. 도2에서 도시된대로, 음극판의 말단부를 음극부로 또는 도1에 도시된 것처럼 음극판의 일부분에 금속 와이어(4a)를 접합하고 음극부로 사용해도 좋다. 소결체를 제조한 후 금속 와이어를 접합하거나, 소결체의 제조전에 성형에서 일부 금속 와이어를 개재한 후 소결하여, 연결해도 좋다. 금속 와이어의 예는 탄탈륨, 니오븀, 알루미늄, 티타늄, 상기 금속을 포함한 합금 및 부분적으로 산화 및/또는 질화된 이들 금속 및 합금을 포함한다.
금속 와이어는 통상 1mm이하의 미세한 와이어이다. 후술한 반도체층이 음극부로 제공한 부분에 접착하여 콘덴서의 단락을 일으키는 것을 방지하는 것을 목적으로, 음극부와 음극판의 잔존부는 헤어밴드와 같은 단열 수지를 경계선 사이에 부착하여 단열시켜도 좋다.
본 발명에서, 음극부를 제외한 음극판 표면상에 형성된 유전체 산화막층(전체 또는 부분의 음극부에 유전체층이 존재해도 좋다)의 예는 Ta2O5, Al2O3, Zr2O3, 및 Nb2O5등의 금속 산화물로부터 선택된 1종 이상을 주로 포함하는 유전체층을 포함한다. 유전체층은 전해액에 음극판을 전기적으로 형성하여 얻을 수 있다. 또한, 본 출원인에 의해 출원된 국제 공개 WO00/75943에 기재된 것처럼, 세라믹 콘덴서에 사용하기 위한 금속 산화물 및 유전체층에서 선택된 1종 이상을 주로 포함하는 유전체층을 혼합하여 얻어진 유전체층을 사용해도 좋다.
본 발명에 유전체층상에 형성된 반도체층의 대표적인 예는 유기 반도체 및 무기 반도체에서 선택된 1종 이상의 화합물을 포함한다. 유기 반도체의 구체예는 벤조피롤린 4량체 및 클로라린을 포함하는 유기반도체, 테트라티오테트라센을 주로 포함하는 유기 반도체, 테트라시아노퀴노디메탄을 주로 포함하는 유기반도체, 하기식(1) 또는 (2)에 의해 나타낸 반복단위를 함유하는 폴리머에 도펀트를 도핑하여 얻어진 전기 전도성 폴리머를 주로 포함하는 유기 반도체를 포함하고:
상기 식에서 R1~R4는 동일하거나 달라도 좋고, 각각은 수소원자, 탄소수 1~6의 알킬기 또는 탄소수 1~6의 알콕시기를 나타내고, X는 산소원자, 황원자 또는 질소원자를 나타내고, R5는 X가 질소원자일 경우만 존재하고, 수소원자 또는 탄소수 1~6의 알킬기를 나타내고, R1 및 R2, R3 및 R4의 각 쌍은 서로 결합하여 환상 구조를 형성해도 좋다.
식(1)에 의해 나타낸 반복단위를 함유하는 전기 전도성 폴리머의 바람직한 예는 반복단위로서 하기식(3)에 의해 나타낸 구조 단위를 함유하는 전기 전도성 폴리머를 포함한다:
R6 및 R7는 각각 독립적으로 수소원자, 선형 또는 분기의 탄소수 1~6의 포화 또는 불포화 알킬기, 또는 임의의 위치에서 서로 알킬기가 결합할 때 2개의 산소 원소를 함유하는 1개 이상의 5-, 6- 또는 7원환 포화 탄화수소 환상 구조를 형성하기 위한 치환기를 나타내고, 환상 구조는 치환될 수 있는 비닐렌 결합을 갖는 구조, 치환될 수 있는 페닐렌 구조를 포함한다.
상기 화학 구조를 함유하는 전기 전도성 폴리머는 전기적으로 주입되고 여기에 도펀트가 도핑된다. 상기 도펀트에 대해, 공지의 도펀트를 제한없이 사용할 수 있다.
식(1), (2) 또는 (3)에 의해 나타낸 반복단위를 함유하는 폴리머의 예는 폴리아닐린, 폴리옥시페닐렌, 폴리페닐렌 술파이드, 폴리티오펜, 폴리퓨란, 폴리피롤, 폴리메틸피롤 및 그 치환 유도체 및 그 공중합체를 포함한다. 이들 중에서, 바람직하게는 폴리피롤, 폴리티오펜 및 그 치환 유도체(예를 들면, 폴리(3,4-에틸렌디옥시티오펜)이다.
무기반도체의 구체예는 몰리브데넘 디옥사이드, 텅스텐 디옥사이드, 리드 디옥사이드 및 망간 디옥사이드에서 선택된 1종 이상의 화합물을 포함한다.
사용된 유기 또는 무기 반도체가 10-2~103S/cm의 전기 전도도를 갖는 경우, 제조된 콘덴서는 작은 ESR값을 가질 수 있고 이것이 바람직하다.
본 발명에서, 상술한 방법 등에 의해 형성된 반도체층상에 전기 전도층을 설치한다. 전기전도층은 예를 들면 전기 전도성 페이스트의 고형화, 도금, 금속화 또는 내열 전기 전도성 수지막의 부착에 의해 형성될 수 있다. 전기 전도성 페이스트의 바람직한 예는 실버 페이스트, 구리 페이스트, 알루미늄 페이스트, 탄소 페이스트 및 니켈 페이스트를 포함하고, 이들은 단독으로 또는 2종 이상 조합해서 사용해도 좋다. 2종 이상의 페이스트를 사용하는 경우, 페이스트를 혼합해도 좋고 분리층을 서로 포개어도 좋다. 도포된 전기 전도성 페이스트를 공기 중 또는 가열하에서 방치하여 고형화시킨다. 도금의 예는 니켈 도금, 구리 도금, 실버 도금 및 알루미늄 도금을 포함한다. 증착된 금속의 예는 알루미늄, 니켈, 구리 및 실버를 포함한다.
보다 구체적으로, 예를 들면, 형성된 반도체층을 갖는 음극판상에 탄소 페이스트 및 실버 페이스트를 상기 순서대로 적층한다.
이렇게, 음극판상에 전기 전도층에 이르는 층을 적층하여 양극부를 형성한 고체 전해 콘덴서 소자를 제조한다.
본 발명의 칩상 고체 전해 콘덴서의 제조에 있어서, 이와같이 제조된 복수개의 고체 전해 콘덴서 소자를 준비하고, 각각의 고체 전해 콘덴서 소자의 양극부는 마주보며 배치된 한 쌍의 볼록부를 갖고 별도로 제조된 리드 프레임의 1개의 볼록부상에 간격없이 병렬로 부분적으로 설치되고, 음극판의 음극부를 다른 볼록부상에 설치하고, 각각을 전기적 또는 기계적, 예를 들어, 전자는 전기 전도성 페이스트의 고형화, 후자는 스폿-웰딩(spot-welding)에 의해 접합하고, 리드 프레임의 외부단자로 작용하는 부분의 바같쪽을 남기면서 수지로 전체를 성형하고, 수지 성형 바깥쪽에 소정의 부분에서 리드프레임을 자르고 구부린 구조를 갖는다. 보다 구체적으로, 도1에 나타낸 것처럼, 예를 들어, 마주보며 배치된 한쌍의 리드 프레임의 볼록부상에 간격없이 병렬로 3개의 고체 전해 콘덴서 소자를 설치하고 각진 모양, 통상 직육면체형을 갖는 1개의 칩상 고체 전해 콘덴서를 제조하도록 성형한다. 상기 고체 전해 콘덴서의 제조에 있어서, 측면 및/또는 밑면의 일부에 금이 그어진 부분을 제공하여 절단후 리드 프레임을 하우징하기 위한 장소를 형성하고, 예를 들어 양극과 음극을 구별하기 위해 윗면상에 금이 그어진 부분을 제공해도 좋고, 또는 윗면 및/또는 밑면을 특정각도로 테이퍼하여 수지로 성형시 금속 성형으로부터 제조된 칩상 고체 전해 콘데서의 방출을 용이하게 할 수도 있다.
리드 프레임을 상술한 것과 같이 절단하고 마침내 칩상 고체 전해 콘덴서의 외부단자로 작용한다. 그 형태는 박편 또는 플레이트형상이고 구성 재료는 철, 구리, 알루미늄 또는 상기 금속을 주로 포함하는 합금이다. 땜납, 주석, 티타늄 등으로 부분 또는 전체에 리드 프레임을 도금해도 좋다. 리드 프레임과 피복사이에 니켈 등의 일차 도금을 제공해도 좋다. 리드 프레임을 배치하여 그 사이에 갭을 남기면서 프레임의 2개의 측면이 마주보고 그 갭은 각 고체 전해 콘덴서 소자의 양극부에서 음극부를 절연시킨다.
본 발명의 칩상 고체 전해 콘덴서에 있어서, 칩상 콘데서의 체적에 대한 음극부를 제외한 소결체의 체적비를 0.042~0.110, 바람직하게는 0.050~0.100, 보다 바람직하게는 0.070~0.092로 설정하면, 작은 ESR과 낮은 LC값의 초기 고장율을 갖는 양호한 칩상 고체 전해 콘데서를 제조할 수 있다. 체적비가 0.042미만이면, LC값의 초기 고장율이 크게되고, 반면에 체적비가 0.110을 초과하면, 불량한 ESR(100kHz)를 야기한다. 종래의 고체 전해 콘덴서에서, 특히 성형에서 콘데서 소자가 더 작아지면 초기 고장율이 저하되는 경향이 있다는 것이 공지되어 있다. 그러나, 이것은 복수개의 고체 전해 콘데서 소자가 간격없이 병렬로 설치된 본 발명의 칩상 고체 전해 콘데서에서 역전된다. 이는 소자의 설치 상태에 따라서 달라지는, 다른 성형수지로부터 콘덴서 소자가 받는 압력에 기인한다. 한편, ESR은 음극판의 중심과 전기 전도층 사이의 거리의 함수이므로, 이것은 성형에서 콘덴서 소자의 크기에 비례한다. 따라서, 콘덴서 소자의 체적을 상술한 체적비를 참조하여 조절하면, 모든 상술한 특성이 우수한 콘덴서를 얻을 수 있다.
본 발명의 칩상 고체 전해 콘덴서의 성형에서 사용된 수지로서는, 에폭시 수지, 페놀 수지 및 알키드 수지 등의 칩상 고체 전해 콘덴서를 성형하는 데에 사용하기 위해 공지된 수지를 사용할 수 있다. 수지로 성형을 행하는 제조기는 트랜스퍼 머신(transfer machine)이 바람직하다.
본 발명은 통상 용도로 칩크기에, 구체적으로는 길이, 폭, 높이로 7.3×4.3×1.0mm, 7.3×4.3×1.8mm, 7.3×4.3×2.8mm, 7.3×4.3×3.8mm, 6.0×3.2×1.0mm, 6.0×3.2×1.8mm, 6.0×3.2×2.8mm, 6.0×3.2×3.8mm의 크기로 콘덴서에 적합하게 사용할 수 있다.
전압 안정 회로 및 소음 제거 회로 등의 고용량 콘덴서를 사용하는 회로에서 본 발명의 칩상 고체 전해 콘덴서를 사용하는 것이 바람직하다. 개인용 컴퓨터, 서버, 카메라, 게임기, DVD, AV장치 및 휴대폰 등의 각종 디지털 기기, 각종 파워 소스등의 전기 기기에 이들 회로를 사용할 수 있다. 본 발명에서 제조된 칩상 고체 전해 콘덴서는 초기 고장율이 낮으므로, 칩상 고체 전해 콘덴서를 사용하여 낮은 초기 고장율을 갖는 전자회로 및 전자기기를 얻을 수 있다.
본 발명은 실시예를 참조하여 더 상세하게 기재되지만, 본 발명은 이들 실시예로 제한되지 않는다.
실시예에서, 제조된 칩상 고체 전해 콘덴서는 260℃에서 피크를 갖는 온도 패턴을 갖기 위해 콘덴서를 리플로우 퍼니스로 3회 통과시키는 조건하에서 땜납-패키지 되었다(150℃에서 40초간 방치하고 온도를 상승한 후, 230℃이상에서 30초간 방치하였다). 패키징후, 4V에서 30초간 LC값을 측정하였다. 각 측정에서 유닛의 수는 n=320이었고 0.1CV이하의 LC값을 갖는 것을 허용가능하다고 판단하였다.
실시예1~3 및 비교예 1,2:
50,000/g의 CV(용량 × 전기화학적 전압)를 갖는 탄탈륨 분말을 사용하여, 표1에 나타낸 것처럼 4.0×W×1.8mm의 크기로 소결체를 제작하였다(탄탈륨의 질량 및 폭(W mm)을 표1에 나타내고; 소결온도:1,420℃, 소결시간:20분, 소결체의 밀도:6.4g/cm3, Ta 리드 와이어:0.24mmφ; 4mm의 장축방향에 병렬로 흐르는 소결체에 일부 Ta 리드 와이어를 개재하고 소결체에서 돌출된 리드 와이어부를 음극부로 사용하였다). 음극으로 제공한 소결체는 리드 와이어부를 제외하고 음극과 양극으로 Ta 플레이트 전극사이에 18V 전압을 인가하여 80℃에서 3시간동안 전기화학적으로 형성된 0.1% 인산 수용액에서 침지하여 Ta2O5로 구성된 유전체 산화막층을 형성하였다. 이때, 20% 리드 아세테이트 수용액과 35% 암모늄 퍼설페이트 수용액의 1:1 혼합용액에 리드 와이어를 제외한 상기 소결체를 침지하고, 40℃에서 1시간동안 방치한 후, 꺼내어 물로 세척하고 소결체를 건조하는 조작을 25회 반복하여 유전체 산화막층상에 리드 디옥사이드 및 리드 설페이트 혼합물(리드 디옥사이드:96%)로 구성된 반도체층을 형성하였다. 반도체층상에, 탄소 페이스트 및 실버 페이스트를 순차적으로 적층하여 양극부를 완성하여, 고체 전해 콘덴서 소자를 제조하였다.
주석-도금된 표면(3.4mm의 폭으로 32쌍의 볼록부가 존재하고; 양극부가 설치된 볼록부가 도1에 스텝에 상응하는 0.9mm의 스텝을 갖고 양극부가 설치된 부분은 4.3mm의 길이를 갖고; 동일 평면에 투영될 때, 양쪽 볼록부사이에 1mm의 갭이 존재하였다)을 갖는 별도로 설치된 100㎛-두께 구리 합금 리드 프레임의 한 쌍의 볼록부상에, 상기에서 제조된 3개의 고체 전해 콘덴서 소자를 수평으로 간격없이 병렬로 연결하였다(고체 전해 콘덴서 소자의 양극측, 즉 소결체의 4.0×W면을 스텝을 갖는 볼록부상에 설치하고 다른 볼록부상에 고체 전해 콘덴서 소자의 음극측을 설치하고, 전기적 또는 기계적으로, 전자는 실버 페이스트의 고형화에 의해 후자는 스폿-웰딩에 의해 각각을 연결하고; 1개의 리드 프레임에, 각 쌍의 볼록부상에 3개의 고체 전해 콘덴서 소자를 연결하고 전체적으로 96 고체 전해 콘덴서 소자를 연결하였다 ). 그런 다음, 리드 프레임의 양쪽 볼록부의 일부 및 고체 전해 콘덴서 소자는 에폭시 수지로 트랜스퍼 성형에 의해 성형하여 7.3×4.3×2.8mm의 크기로 칩상 고체 전해 콘덴서를 제조하였다(성형후 성형물 외부에 양쪽 볼록부를 성형물의 끝면으로부터 3.4mm의 위치에서 절단하고, 절단한 프레임을 제거하고 칩상 고체 전해 콘덴서에 연결되고 외부에 남은 프레임의 볼록부를 콘덴서의 바깥의 원주를 따라서 구부리고 외부단자로 사용하고; 1개의 리드 프레임에서, 32칩 고체 전해 콘덴서가 제조되었다).
실시예4~6 및 비교예3:
소결체의 CV값을 80,000/g, 소결체의 크기를 4.0×W×1.0mm, 소결온도를 1,340℃, 소결시간을 30분, 소결체의 밀도를 5.6g/cm3, 반도체층을 폴리피롤(5% 피롤 알콜 용액, 0.1% 안트라퀴논술폰산과 10% 암모늄 퍼설페이트의 혼합 수용액에 교대로 침지하고 40℃에서 반응을 행하는 조작을 55회 반복하여 행하여 형성된 것), 리드 프레임의 스텝을 0.5mm, 칩형상을 7.3×4.3×1.8mm 및 성형후 절단 위치를 2.9mm로 변경한 것을 제외하고 실시예1과 동일한 방법으로 칩상 고체 전해 콘덴서를 제조하였다.
실시예7~9 및 비교예4:
소결체의 크기를 4.0×W×2.5mm, 반도체층을 폴리에틸렌디옥시티오펜(에틸렌디옥시티오펜 및 안트라퀴논술폰산이 각각 극소량 용해된 수용액에 소결체를 침지하고, 170시간동안 전해중합을 행하여 형성된 것), 리드 프레임의 스텝을 1.3mm, 칩형상을 7.3×4.3×3.5mm 및 성형후 절단 위치를 3.8mm로 변경한 것을 제외하고 실시예1과 동일한 방법으로 칩상 고체 전해 콘덴서를 제조하였다.
상기 제조된 각각의 칩상 고체 전해 콘덴서의 폭 W, 칩 체적에 대한 음극부를 제외한 소결체의 체적비, 용량, 콘덴서에 사용된 소결체의 총질량당 용량, ESR(100 kHz) 및 기판상에 패키징후 LC의 양품률(0.1CV이하의 LC가 허용가능하다고 판단되었고; 이 때에 전압은 4V이었다)을 도1에 나타내었다. 용량과 ESR은 각각 평균 n=320유닛이다.
표1
칩체적에 대한 음극부를 제외한 소결체의 체적비가 0.042~0.110이면, 체적비를 제외하고 유사한 콘덴서에 비해 더 낮은 ESR 및 보다 작은 고장율을 갖는 칩상 고체 전해 콘덴서를 제조할 수 있다는 것을 실시예1~3 및 비교예1,2, 실시예4~6 및 비교예3, 실시예7~9 및 비교예4의 비교를 통해 알 수 있다.
본 발명은 칩체적에 대한 음극부를 제외한 소결체의 체적비가 0.042~0.110인 칩상 고체 전해 콘데서를 제공한다. 본 발명에 따라서, 낮은 ESR 및 작은 초기 고장율을 갖는 칩상 고체 전해 콘덴서를 얻을 수 있다.

Claims (18)

  1. 유전체 산화막층, 반도체층 및 전기 전도층을 순서대로 적층하여 하나의 볼록부에서 음극부를 제외한 음극판의 표면상에 양극부를 형성함으로써 제조된 복수개의 고체 전해 콘덴서 소자를 포함하며,
    상기 음극판은 밸브 작용 금속 또는 전기 전도성 산화물의 소결체를 포함하거나, 금속 와이어에 연결된 소결체를 포함하며,
    음극부와 양극부가 리드 프레임과 접촉되도록 리드 프레임을 마주보며 배치된 한 쌍의 볼록부 상에 간격없이 병렬로 상기 복수개의 전해 콘덴서 소자를 수평으로 설치하고, 각 소자를 접합하고, 리드 프레임의 외부 단부 바깥쪽을 남기면서 수지로 전체를 성형함으로써 제조되며,
    칩의 체적에 대한 음극부를 제외한 소결체의 체적비는 0.042~0.110인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  2. 제1항에 있어서, 음극부가 음극판의 말단을 포함하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  3. 제1항에 있어서, 음극부는 소결체에 연결된 금속 와이어를 포함하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  4. 제3항에 있어서, 금속 와이어는 탄탈륨, 니오븀, 알루미늄, 티타늄, 상기 금속을 주로 포함하는 합금 및 부분적으로 산화된 및/또는 질화된 상기 금속 및 합금으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  5. 제1항에 있어서, 밸브 작용 금속 또는 전기 전도성 산화물은 탄탈륨, 알루미늄, 니오븀, 티타늄, 및 상기 밸브 작용 금속 또는 니오븀 산화물을 주로 포함하는 합금, 또는 이들 밸브 작용 금속, 합금 및 전기 전도성 산화물로부터 선택되는 2개 이상의 혼합물인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  6. 제4항에 있어서, 밸브 작용 금속, 합금 또는 전기 전도성 산화물은 탄화, 인산화, 붕화, 질화 및 황화처리로부터 선택되는 1개 이상의 처리를 행하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  7. 제1항에 있어서, 소결체는 화학적 및/또는 전기적으로 식각된 표면을 갖는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  8. 제1항에 있어서, 음극판의 음극부를 제외한 부분과 음극부 사이에 경계를 단열수지로 단열시키는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  9. 제1항에 있어서, 유전체 산화막층은 Ta2O5, Al2O3, Zr2O3, 및 Nb2O5로부터 선택되는 1종 이상을 주로 포함하는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  10. 제1항에 있어서, 반도체층은 유기 반도체층 및 무기 반도체층으로부터 선택되는 1종 이상인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  11. 제10항에 있어서, 유기 반도체는 벤조피롤린 4량체 및 클로라닐을 포함하는 유기 반도체, 테트라티오테트라센을 주로 포함하는 유기 반도체, 테트라시아노퀴노디메탄을 주로 포함하는 유기 반도체, 및 하기식(1) 또는 (2)로 나타내는 반복단위를 함유하는 폴리머에 도펀트(dopant)를 도핑하여 얻어지는 전기 전도성 폴리머를 주로 포함하는 유기 반도체로부터 선택되는 1종 이상인 것을 특징으로 하는 칩상 고체 전해 콘덴서:
    R1~R4는 동일하거나 다르고, 각각은 수소원자, 탄소수 1~6의 알킬기 또는 탄소수 1~6의 알콕시기를 나타내고, X는 산소원자, 황원자 또는 질소원자를 나타내고, R5는 X가 질소원자일 때, 수소원자 또는 탄소수 1~6의 알킬기를 나타내고, R1 및 R2, R3 및 R4는 서로 결합되어 환상구조를 형성해도 좋다.
  12. 제11항에 있어서, 식(1)로 나타낸 반복단위를 함유하는 전기 전도성 폴리머는 반복단위로 하기식(3)으로 나타낸 구조 단위를 함유하는 전기 전도성 폴리머인 것을 특징으로 하는 칩상 고체 전해 콘덴서:
    R6 및 R7는 각각 독립적으로 수소원자, 선형 또는 분기의 탄소수 1~6의 포화 또는 불포화 알킬기, 또는 알킬기가 임의의 위치에서 서로 결합되는 경우, 2개의 산소 원소를 함유하는 1개 이상의 5-, 6- 또는 7원환 포화 탄화수소 환상 구조를 형성하기 위한 치환기를 나타내고, 환상구조는 치환되어도 좋은 비닐렌 결합을 갖는 구조, 치환되어도 좋은 페닐렌 구조를 포함한다.
  13. 제11항에 있어서, 전기 전도성 폴리머는 폴리아닐린, 폴리옥시페닐렌, 폴리페닐렌 술파이드, 폴리티오펜, 폴리퓨란, 폴리피롤, 폴리메틸피롤 및 그 치환 유도체로부터 선택되는 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  14. 제13항에 있어서, 전기 전도성 폴리머는 폴리(3,4-에틸렌디옥시티오펜)인 것을 특징으로 하는 칩상 고체 전해 콘덴서.
  15. 제10항에 있어서, 무기 반도체는 몰리브데넘 디옥사이드, 텅스텐 디옥사이드, 리드 디옥사이드 및 망간 디옥사이드로부터 선택되는 1종 이상인 것을 특징으로 하는 칩상 고체 전해질 콘덴서.
  16. 제10항에 있어서, 반도체의 전기 전도성은 10-2~103S/cm인 것을 특징으로 하는 칩상 고체 전해 전해 콘덴서.
  17. 제1항 내지 제16항 중 어느 한 항에 기재된 칩상 고체 전해 콘덴서를 사용하는 전자 회로.
  18. 제1항 내지 제16항 중 어느 한 항에 기재된 칩상 고체 전해 콘덴서를 사용하는 전자 기기.
KR1020057016249A 2003-03-03 2004-03-02 칩상 고체 전해 콘덴서 KR101052215B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00056237 2003-03-03
JP2003056237 2003-03-03
PCT/JP2004/002573 WO2004079760A1 (en) 2003-03-03 2004-03-02 Chip solid electrolyte capacitor

Publications (2)

Publication Number Publication Date
KR20050113628A true KR20050113628A (ko) 2005-12-02
KR101052215B1 KR101052215B1 (ko) 2011-07-29

Family

ID=36689409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016249A KR101052215B1 (ko) 2003-03-03 2004-03-02 칩상 고체 전해 콘덴서

Country Status (3)

Country Link
KR (1) KR101052215B1 (ko)
CN (1) CN1757083B (ko)
TW (1) TW200511347A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778549B1 (ko) * 2006-10-02 2007-11-22 주식회사 디지털텍 알루미늄 고분자 콘덴서의 탄화 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174508B (zh) * 2006-10-31 2011-11-23 Nec东金株式会社 引线框、倒装端子固体电解电容器及用引线框制造其方法
JP5330191B2 (ja) * 2009-10-27 2013-10-30 サン電子工業株式会社 固体電解コンデンサ及びその製造方法
CN104599848A (zh) * 2013-10-30 2015-05-06 张彩欣 混合型电容器及其制作方法
CN104599849A (zh) * 2013-10-30 2015-05-06 张彩欣 一种混合型电容器及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479262B (en) * 1999-06-09 2002-03-11 Showa Denko Kk Electrode material for capacitor and capacitor using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778549B1 (ko) * 2006-10-02 2007-11-22 주식회사 디지털텍 알루미늄 고분자 콘덴서의 탄화 방법

Also Published As

Publication number Publication date
TW200511347A (en) 2005-03-16
TWI327329B (ko) 2010-07-11
CN1757083A (zh) 2006-04-05
CN1757083B (zh) 2010-06-09
KR101052215B1 (ko) 2011-07-29

Similar Documents

Publication Publication Date Title
KR101076312B1 (ko) 고체 전해 콘덴서
US7122063B2 (en) Capacitor and production method of the capacitor
KR101119055B1 (ko) 고체전해 콘덴서 소자, 고체전해 콘덴서 및 그 제조방법
KR101093502B1 (ko) 고체 전해콘덴서 및 그 용도
KR101100100B1 (ko) 소결체 전극 및 이 전극을 이용한 고체 전해 콘덴서
US7218505B2 (en) Chip solid electrolyte capacitor
JPWO2003008673A1 (ja) 土酸金属の合金からなる金属箔およびそれを備えたコンデンサ
KR101052215B1 (ko) 칩상 고체 전해 콘덴서
KR101098796B1 (ko) 칩형 고체전해 캐패시터 및 이것의 제조방법
JP4408047B2 (ja) チップ状固体電解コンデンサ
JP2005101562A (ja) チップ状固体電解コンデンサ及びその製造方法
US7355842B2 (en) Chip solid electrolyte capacitor and production method of the same
KR20040054674A (ko) 콘덴서
JP4404730B2 (ja) 固体電解コンデンサ
JP5020465B2 (ja) チップ状固体電解コンデンサ及びその製造方法
JP4699082B2 (ja) 固体電解コンデンサ及びその製造方法
TWI399773B (zh) Chip solid electrolytic capacitor and its manufacturing method
KR101035880B1 (ko) 고체전해 캐패시터의 제조방법
JP2005101592A (ja) 焼結体及びその焼結体を使用したチップ状固体電解コンデンサ
JP3505763B2 (ja) チップ状固体電解コンデンサ
KR20130060504A (ko) 탄탈 캐패시터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 9