KR20050104959A - 십자형 더미 패턴을 이용한 화학적기계연마 방법 - Google Patents
십자형 더미 패턴을 이용한 화학적기계연마 방법 Download PDFInfo
- Publication number
- KR20050104959A KR20050104959A KR1020040030431A KR20040030431A KR20050104959A KR 20050104959 A KR20050104959 A KR 20050104959A KR 1020040030431 A KR1020040030431 A KR 1020040030431A KR 20040030431 A KR20040030431 A KR 20040030431A KR 20050104959 A KR20050104959 A KR 20050104959A
- Authority
- KR
- South Korea
- Prior art keywords
- dummy pattern
- chemical mechanical
- mechanical polishing
- cross
- polishing method
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005498 polishing Methods 0.000 title claims abstract description 14
- 239000000126 substance Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000007517 polishing process Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- -1 but recently Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 화학적기계연마 방법을 개시하며, 개시된 본 발명은 돌출 부위의 밀도가 서로 상이한 영역들을 평탄화시키기 위한 화학적기계연마 방법으로서,상기 돌출 부위의 밀도가 작은 지역에 더미 패턴들을 형성하여 기판 전체적으로 돌출부위의 밀도를 균일화시킨 상태로 연마 공정을 수행하는 것을 특징으로 한다.
Description
본 발명은 화학적기계연마 방법에 관한 것으로, 보다 상세하게는, 칩내의 단차를 감소시키고, 금속 디싱, 산화막 침식 및 박막벗겨짐 현상을 방지할 수 있는 십자형 CMP 더미패턴을 이용한 화학적기계연마 방법에 관한 것이다.
반도체 제조기술이 발달함에 따라 평탄화 기술도 발전을 거듭해왔다. 종래에는 층간 절연막을 평탄화 하는 방법으로 전통적인 BPSG 리플로우 기술이 사용되어 왔으나, 최근에는 화학적기계연마(Chemical Mechanical Polishing, 이하 CMP) 방법을 적용하여 평탄도를 향상시키고 있다.
그러나, CMP 공정을 적용하면 어느정도 평탄도를 향상시킬 수는 있으나 칩내의 단차를 균일하게 할 수는 없다. 이것은 층간절연막을 형성하기 전에 이미 패턴화된 하부막의 두께 및 밀도차가 발생하고, 이로 인하여 층간 절연막을 증착하여도 단차가 발생하므로, CMP 공정을 진행하면 층간 절연막의 단차는 감소시킬 수 있지만, 칩내의 단차를 완전히 균일하게 할 수는 없기 때문이다.
또한, 다마신 패턴에서 일부지역은 금속의 밀도가 현저히 높고 일부 지역은 패턴이 형성되지 않은 넓은 지역이 존재할 때 CMP 공정중 층간 절연막의 노출 속도가 크게 달라 금속디싱과 신화막 침식의 원인이 되기도 한다. 한편, 저유전율 절연막을 사용하는 구리배선 형성공정에서는 박막벗겨짐 현상이 발생할 수 있다.
상기 CMP 공정을 이용하여 칩내의 단차를 최소한으로 감소시키고, 금속 디싱, 산화막 침식 및 박막벗겨짐 현상 등을 방지하기 위해서는, 압력, 회전속도, 슬러리의 종류 등의 공정조건을 최적화하는 것이 필수적이다. 그러나, 층간 절연막의 단차가 큰 경우에는 CMP 공정을 진행하여 단차를 줄이는 것에 한계가 있고, CMP 공정시 공정마진도 작아지게 되는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 칩내의 단차를 감소시키고, 금속 디싱, 산화막 침식 및 박막벗겨짐 현상을 방지할 수 있는 십자형 CMP 더미 패턴을 이용한 화학적기계연마 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 돌출 부위의 밀도가 서로 상이한 영역들을 평탄화시키기 위한 화학적기계연마 방법으로서, 상기 돌출 부위의 밀도가 작은 지역에 더미 패턴들을 형성하여 기판 전체적으로 돌출부위의 밀도를 균일화시킨 상태로 연마 공정을 수행하는 것을 특징으로 한다.
(실시예)
이하, 도면에 의거하여 본 발명의 바람직한 실시예를 보다 자세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 더미패턴의 모양을 설명하기 위한 도면이다.
도 1을 참조하면, 십자 형태를 갖는 CMP 더미 패턴의 모양은 가로축 길이를 x, 세로축 길이를 y, 가로축 폭을 Tx, 세로축 폭을 Ty라 할 때, x와 y는 같고 Tx와 Ty가 같은 경우, x와 y는 다르고 Tx와 Ty는 같은 경우, x와 y는 같고 Tx와 Ty는 다른 경우 및 x와 y는 다르고 Tx와 Ty는 다른 4가지 경우로 정의할 수 있으며,상기 x 와 y는 각각 5∼10um의 범위를 갖는다.
도 2 및 도 3은 본 발명의 실시예에 따른 더미패턴의 배치방법을 설명하기 위한 도면이다.
상기 십자형 더미패턴들은 각각 가로 및 세로 방향으로 패턴자체의 가로 및 세로 폭의 정수배만큼 이격배치된다. CMP 더미패턴들의 중심의 가로간격이 Sx, 세로간격이 Sy, n 및 m은 정수라 할 때, Sx는 nTx 이고, Sy는 mTy로 하여 패턴이 겹치지 않도록 배치한다.
도 2는 n 및 m은 4인 경우를 나타내며, 도 3은 n은 4이고 m은 1인 경우를 나타낸다.
본 발명의 다른 실시예로서, 상기 CMP 더미패턴은 다마신공정의 배선층에서 산화막 및 금속막으로 패턴을 형성하는 경우, STI층에서 더미 액티브 패턴을 형성하는 경우, ILD 면에서 폴리 실리콘으로 패턴을 형성하는 경우, 알루미늄 및 텅스텐 배선 층에서 알루미늄 또는 텅스텐으로 패턴을 형성하는 경우에 적용할 수 있다.
또한, 본 발명은 상기 CMP 더미 패턴을 전기적으로 고립되도록 형성하거나, 상기 CMP 더미 패턴 자체가 전도성을 가진 물질로 형성될 때, 경우에 따라 실리콘 기판에 접지되도록 회로를 구성한다. 상기 CMP 더미 패턴을 배선층에 사용할 경우 상하층의 CMP 더미패턴이 겹치거나 겹치지 않게 배치할 수 있으며, 모양 또한 같거나 다르게 할 수 있다.
상기 CMP 더미 패턴을 패키징할 때는 열손상 방지를 위하여 각 배선층의 칩 모서리 부분에 십자형 더미패턴을 형성한다.
이상에서와 같이, 본 발명은 십자형 더미 패턴을 삽입함으로써 화학적기계연마 방법시 칩내의 단차를 감소시키고 균일도를 향상시킬 수 있다.
또한, 본 발명은 화학적기계연마 방법의 균일도를 향상시킴으로써 금속 디싱, 산화막 침식 및 박막벗겨짐 현상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 더미패턴의 모양을 설명하기 위한 도면.
도 2 및 도 3은 본 발명의 실시예에 따른 더미패턴의 배치방법을 설명하기 위한 도면.
*도면의 주요부분에 대한 설명*
x : 더미패턴의 가로길이
y : 더미패턴의 세로길이
Tx : 더미패턴의 가로 폭
Ty : 더미패턴의 세로 폭
Sx : 더미패턴들 중심간의 가로간격
Sy : 더미패턴들 중심간의 세로간격
Claims (5)
- 돌출 부위의 밀도가 서로 상이한 영역들을 평탄화시키기 위한 화학적기계연마 방법으로서,상기 돌출 부위의 밀도가 작은 지역에 더미 패턴들을 형성하여 기판 전체적으로 돌출부위의 밀도를 균일화시킨 상태로 연마 공정을 수행하는 것을 특징으로 하는 화학적기계연마 방법.
- 제 1 항에 있어서, 상기 더미 패턴은 십자형으로 이루어진 것을 특징으로 하는 화학적기계연마 방법.
- 제 2 항에 있어서, 상기 십자형 더미 패턴들은 각각 가로 및 세로 방향으로 패턴 자체의 가로 및 세로 폭의 정수배만큼 이격 배치된 것을 특징으로 하는 화학적기계연마 방법.
- 제 1 항에 있어서, 상기 더미 패턴의 가로축 길이 및 세로축 길이의 범위는 5∼10um로 하는 것을 특징으로 하는 화학적기계연마 방법.
- 제 1 항에 있어서, 상기 더미 패턴의 가로축 폭 및 세로축 폭의 범위는 1∼4um로 하는 것을 특징으로 하는 화학적기계연마 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030431A KR20050104959A (ko) | 2004-04-30 | 2004-04-30 | 십자형 더미 패턴을 이용한 화학적기계연마 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030431A KR20050104959A (ko) | 2004-04-30 | 2004-04-30 | 십자형 더미 패턴을 이용한 화학적기계연마 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050104959A true KR20050104959A (ko) | 2005-11-03 |
Family
ID=37282407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040030431A KR20050104959A (ko) | 2004-04-30 | 2004-04-30 | 십자형 더미 패턴을 이용한 화학적기계연마 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050104959A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724191B1 (ko) * | 2005-12-28 | 2007-05-31 | 동부일렉트로닉스 주식회사 | 반도체소자의 화학적기계 연마방법 |
| CN102487056A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 集成电路中的虚拟金属及该集成电路板的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013074A (ko) * | 1995-08-31 | 1997-03-29 | 김광호 | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 |
| US6171976B1 (en) * | 1999-01-22 | 2001-01-09 | United Semiconductor Corp. | Method of chemical-mechanical polishing |
| KR20020051295A (ko) * | 2000-12-22 | 2002-06-28 | 박종섭 | 화학적 기계적 연마공정을 위한 더미패턴 형성방법 |
| KR20020082667A (ko) * | 2001-04-25 | 2002-10-31 | 삼성전자 주식회사 | 더미패턴을 이용한 평탄화방법 |
| KR20040059374A (ko) * | 2002-12-28 | 2004-07-05 | 주식회사 하이닉스반도체 | 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법 |
| KR20050045175A (ko) * | 2003-11-10 | 2005-05-17 | 매그나칩 반도체 유한회사 | 더미 액티브패턴 형성방법 |
-
2004
- 2004-04-30 KR KR1020040030431A patent/KR20050104959A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013074A (ko) * | 1995-08-31 | 1997-03-29 | 김광호 | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 |
| US6171976B1 (en) * | 1999-01-22 | 2001-01-09 | United Semiconductor Corp. | Method of chemical-mechanical polishing |
| KR20020051295A (ko) * | 2000-12-22 | 2002-06-28 | 박종섭 | 화학적 기계적 연마공정을 위한 더미패턴 형성방법 |
| KR20020082667A (ko) * | 2001-04-25 | 2002-10-31 | 삼성전자 주식회사 | 더미패턴을 이용한 평탄화방법 |
| KR20040059374A (ko) * | 2002-12-28 | 2004-07-05 | 주식회사 하이닉스반도체 | 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법 |
| KR20050045175A (ko) * | 2003-11-10 | 2005-05-17 | 매그나칩 반도체 유한회사 | 더미 액티브패턴 형성방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724191B1 (ko) * | 2005-12-28 | 2007-05-31 | 동부일렉트로닉스 주식회사 | 반도체소자의 화학적기계 연마방법 |
| CN102487056A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 集成电路中的虚拟金属及该集成电路板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268210B1 (ko) | 반도체웨이퍼의평탄화방법 | |
| US5461010A (en) | Two step etch back spin-on-glass process for semiconductor planarization | |
| KR100296608B1 (ko) | 반도체웨이퍼또는반도체기판을화학적-기계적으로폴리싱하는방법 | |
| US20020142582A1 (en) | Method for forming copper lines for semiconductor devices | |
| KR20050104959A (ko) | 십자형 더미 패턴을 이용한 화학적기계연마 방법 | |
| US5973387A (en) | Tapered isolated metal profile to reduce dielectric layer cracking | |
| KR100256055B1 (ko) | 평탄화 개선을 위한 반도체 장치 제조 방법 | |
| KR100619394B1 (ko) | 반도체 소자의 디싱 방지 방법 | |
| US6407454B1 (en) | Inter-metal dielectric layer | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100528070B1 (ko) | 콘택 플러그 및 스텍 비아 제조 방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100476037B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| US20030119301A1 (en) | Method of fabricating an IMD layer to improve global planarization in subsequent CMP | |
| KR100660340B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR20040080599A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100653537B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100562319B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100587058B1 (ko) | 금속다마신공정시의 금속쇼트 방지방법 | |
| KR100418093B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100228772B1 (ko) | 반도체소자의 제조방법 | |
| KR20040008022A (ko) | 반도체 소자의 금속패드 형성 방법 | |
| KR20040038139A (ko) | 반도체 소자의 텅스텐 콘택 플러그 형성방법 | |
| KR20040000137A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |