KR20050101029A - 반도체 장치의 소자 분리 구조물 형성 방법 - Google Patents

Abstract

반도체 장치의 소자 분리 구조물 형성 방법이 개시된다. 소자 분리 영역과 밀집 패턴 영역을 갖는 기판 상에 패드 산화막과 패드 질화막을 순차적으로 형성한다. 그리고, 상기 소자 분리 영역에는 제1폭을 갖고, 상기 밀집 패턴 영역에는 제2폭을 갖는 포토레지스트 패턴을 상기 패드 질화막 상에 형성한 후, 상기 포토레지스트 패턴을 마스크로 사용하고, 폴리머가 생성되는 조건으로 식각을 실시하여 상기 폴리머의 적층에 의해 상기 제1폭보다 넓은 제3폭과 상기 제2폭보다 넓은 제4폭을 갖는 패드 질화막 패턴과 패드 산화막 패턴을 형성한다. 이어서, 상기 소자 분리 영역과 밀집 패턴 영역의 기판에 트렌치들을 형성한다. 따라서, 소자 분리 영역과 밀집 패턴 영역에 형성되는 패턴들의 폭을 균일하게 형성할 수 있다.

Description

반도체 장치의 소자 분리 구조물 형성 방법{method of forming an isolation structure in a semiconductor device}

본 발명은 반도체 장치의 소자 분리 구조물 형성 방법에 관한 것으로서, 보다 상세하게는 셀로우 트렌치 소자 분리(shallow trench isolation : STI) 구조물을 형성하기 위한 방법에 관한 것이다.

종래의 소자 분리 구조물은 실리콘 부분 산화법(LOCOS)과 같은 열적 필드 산화 공정을 수행함으로서 형성할 수 있다. 그러나, 상기 실리콘 부분 산화법에 의하면, 선택적 산화를 실시할 때 산화 방지 마스크로 사용되는 질화막의 하부에서 산화막의 측면으로 산소가 침투하면서 필드 산화막의 단부에 버즈 비크(bird's beak)가 빈번하게 발생한다. 이와 같이, 상기 버즈 비크가 발생할 경우 상기 액티브 영역이 폭이 감소된다. 이는, 상기 버즈 비크에 의해 필드 산화막의 길이가 액티브 영역으로 확장되기 때문이다.

따라서, 최근의 소자 분리 구조물으로서는 셀로우 트렌치 소자 분리 구조물이 각광을 받고 있다. 상기 셀로우 트렌치 소자 분리 구조물을 갖는 소자 분리막에 대한 예는 미합중국 특허 6,140,208호(issued to Agahi, et al.)에 개시되어 있다.

도 1은 종래의 방법에 따라 형성한 반도체 장치의 소자 분리 구조물을 나타내는 개략적인 단면도이다.

도 1을 참조하면, 소자 분리 영역과 밀집 패턴 영역을 갖는 기판(10) 상에 패드 산화막과 패드 질화막을 형성한 후, 포토레지스트 패턴을 식각 마스크로 사용하고, CF₄ 가스를 식각 가스로 사용하는 식각을 실시하여 패드 산화막 패턴(12a, 12b)과 패드 질화막 패턴(14a, 14b)을 형성한다. 이어서, 상기 패드 산화막 패턴(12a, 12b)과 패드 질화막 패턴(14a, 14b)에 의해 노출된 기판(10)을 식각함으로서 트렌치(18)를 형성한다.

여기서, 상기 패드 질화막 패턴(14a, 14b)과 패드 산화막 패턴(12a, 12b)을 형성하기 위한 식각에서는 폴리머(16a, 16b)가 생성된다. 그리고, 생성된 폴리머(16a, 16b)는 상기 패드 질화막 패턴(14a, 14b)과 패드 산화막 패턴(12a, 12b)의 측벽에 적층된다.

그러나, 상기 식각에서는 로딩 효과(loading effect)와 마이크로 효과(micro effect) 등이 발생하기 때문에 상기 패드 질화막 패턴(14a, 14b)과 패드 산화막 패턴(12a, 12b)의 측벽에 적층되는 폴리머(16a, 16b)의 두께가 일정하게 유지되지 않는다. 이와 같이, 적층이 이루어지는 폴리머(16a, 16b)의 두께가 일정하지 않음으로서 상기 소자 분리 영역 상에 형성되는 패드 질화막 패턴(14a)과 패드 산화막 패턴(12a) 및 폴리머(16a)를 포함한 폭(width)(W1)과 상기 밀집 패턴 영역 상에 형성되는 상기 패드 질화막 패턴(14b)과 패드 산화막 패턴(12b) 및 폴리머(16b)를 포함한 폭(W2)이 서로 달라진다. 즉, 상기 소자 분리 영역의 폭(W1)이 상기 밀집 패턴 영역의 폭(W2)보다 더 두껍게 형성된다. 때문에, 원하는 선폭을 갖는 트렌치(18)를 용이하게 형성하지 못한다. 즉, 최종 선폭과 다른 선폭을 갖는 트렌치(18)의 형성이 빈번하게 이루어지는 것이다.

따라서, 상기 소자 분리 영역에서의 소자 분리 라인과 상기 밀집 패턴 영역에서의 밀집 라인 사이에는 ID-바이어스가 발생한다. 이와 같이, 상기 ID-바이어스가 발생할 경우에는 반도체 장치의 전기적 특성 및 신뢰도가 저하되는 문제점을 갖는다.

본 발명의 목적은 식각에서 생성되는 폴리머의 양을 적절하게 조절함으로서 패턴들의 폭을 일정하게 유지한 상태에서 트렌치를 형성하기 위한 반도체 장치의 소자 분리 구조물 형성 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 소자 분리 구조물 형성 방법은,

소자 분리(isolation) 영역과 밀집 패턴(dense pattern) 영역을 갖는 기판 상에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계;

상기 소자 분리 영역에는 제1폭을 갖고, 상기 밀집 패턴 영역에는 제2폭을 갖는 포토레지스트 패턴을 상기 패드 질화막 상에 형성하는 단계;

상기 포토레지스트 패턴을 마스크로 사용하고, 폴리머가 생성되는 조건으로 식각을 실시하여 상기 폴리머의 적층에 의해 상기 제1폭보다 넓은 제3폭과 상기 제2폭보다 넓은 제4폭을 갖는 패드 질화막 패턴과 패드 산화막 패턴을 형성하는 단계; 및

상기 소자 분리 영역과 밀집 패턴 영역의 기판에 트렌치들을 형성하는 단계를 포함한다.

여기서, 상기 포토레지스트 패턴의 상기 제2폭은 상기 제1폭보다 10% 이상 넓게 형성하는 것이 바람직하다. 이는, 상기 포토레지스트 패턴을 사용한 식각을 실시할 때 생성되는 폴리머의 양이 밀집 패턴 영역보다 소자 분리 영역이 많기 때문이다.

이와 같이, 상기 폭들을 조절하는 것은 상기 포토레지스트 패턴을 식각 마스크로 사용한 식각을 실시하여 형성하는 패드 질화막 패턴과 패드 산화막 패턴이 갖는 폭을 조절하기 위함이다. 즉, 상기 제1폭을 제2폭보다 좁게 형성함으로서 상기 식각을 통하여 형성되는 패드 질화막 패턴과 패드 산화막 패턴의 폭을 조절하는 것이다. 이는, 상기 식각에서 폴리머가 생성되고, 형성되는 패턴들을 측벽에 적층되기 때문이다.

이에 따라, 상기 식각을 통하여 형성되는 소자 분리 영역에서의 패드 질화막 패턴과 패드 산화막 패턴이 갖는 제3폭은 상기 제1폭보다 넓게 형성되고, 밀집 패턴 영역에서의 패드 질화막 패턴과 패드 산화막 패턴이 갖는 제4폭도 상기 제2폭보다 넓게 형성된다. 즉, 소자 분리 영역에서의 패드 질화막 패턴과 패드 산화막 패턴의 측벽에 적층되는 폴리머로 인하여 폭이 넓어지고, 밀집 패턴 영역에서의 패드 질화막 패턴과 패드 산화막 패턴의 측벽에 적층되는 폴리머로 인하여 폭이 넓어진다. 이때, 최종 선폭과의 관계를 고려함으로서 보다 정확한 선폭을 갖는 트렌치의 형성이 가능하고, 아울러 소자 분리 영역과 밀집 패턴 영역에서도 균일한 폭을 갖는 활성 영역의 형성이 가능하다.

이와 같이, 상기 식각에서 폴리머를 생성하기 위하여 CHF₃ 가스와 CF₄ 가스를 포함하는 식각 가스를 사용는 것이 바람직하다. 특히, 상기 소자 분리 영역에서 보다 많은 폴리머를 생성하기 위해서는 상기 CF₄ 가스를 100%로 기준할 때, 상기 CHF₃ 가스를 10% 보다 많은 정도로 사용하는 것이 바람직하다. 이때, 혼합되는 양과 혼합되는 비율를 적절하게 조절함으로서 소자 분리 영역과 밀집 패턴 영역에서 생성되는 폴리머의 양이 다르게 식각을 진행한다.

또한, 산소 플라즈마를 사용하여 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것이 바람직하다. 상기 포토레지스트 패턴의 제거는 패드 질화막 패턴과 패드 산화막 패턴을 형성한 후 실시하는 것이 바람직하지만, 트렌치를 형성한 후 실시할 수도 있다. 아울러, 상기 트렌치 내에 절연 물질을 매립시키는 트렌치 소자 분리막을 형성하는 단계를 더 포함하는 것이 바람직하다.

이와 같이, 본 발명은 식각시 생성되는 폴리머의 양으로서 형성되는 패턴들이 갖는 폭을 조절한다. 즉, 식각을 실시할 때 식각 가스로 사용하는 CF₄ 가스와 CHF₃ 가스의 양과 비를 상대적으로 달리함으로서 소자 분리 영역과 밀집 패턴 영역에 생성되는 폴리머의 양을 다르게 조절한다. 그 결과, 식각에 의해 형성되는 패턴들의 폭이 상대적으로 조절된다. 때문에, 소자 분리 영역과 밀집 패턴 영역에 형성되는 패턴들의 폭을 균일하게 형성할 수 있다. 또한, 트렌치의 선폭도 원하는 최종 선폭을 갖도록 형성할 수 있다.

(실시예)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.

도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 소자 분리 구조물 형성 방법을 나타내는 단면도들이다.

도 2a를 참조하면, 기판(20)을 마련한다. 이때, 상기 기판(20)은 소자 분리 영역과 밀집 패턴 영역을 갖는다. 이어서, 상기 기판(20) 상에 패드 산화막(22)과 패드 질화막(24)을 순차적으로 형성한다. 이때, 상기 패드 산화막(22)은 열산화법에 의하여 형성한다. 그리고, 상기 패드 질화막(24)은 화학기상증착법(CVD)에 의하여 형성한다.

도 2b를 참조하면, 상기 패드 질화막(24) 상에 포토레지스트막을 형성한다. 이때, 상기 포토레지스트막은 스핀-코팅법에 의하여 형성한다. 이어서, 사진 식각 공정을 수행하여 상기 포토레지스트막을 포토레지스트 패턴(26a, 26b)으로 형성한다. 이때, 상기 소자 분리 영역의 포토레지스트 패턴(26a)이 갖는 폭(W11)은 상기 밀집 패턴 영역의 포토레지스트 패턴(26b)이 갖는 폭(W12)보다 좁게 형성된다. 즉, 상기 소자 분리 영역의 포토레지스트 패턴(26a)이 갖는 폭(W11)이 상기 밀집 패턴 영역의 포토레지스트 패턴(26b)이 갖는 폭(W12)보다 약 10% 이상 좁게 형성된다. 구체적으로, 상기 소자 분리 영역의 포토레지스트 패턴(26a)이 갖는 폭(W11)의 경우는 최종적으로 형성하고자 하는 폭에 비해 약 15% 이상 좁게 형성하고, 상기 밀집 패턴 영역의 포토레지스트 패턴(26b)이 갖는 폭(W12)의 경우는 최종적으로 형성하고자 하는 폭에 비해 약 5% 이상 좁게 형성한다. 아울러, 상기 소자 분리 영역에 형성되는 포토레지스트 패턴(26a)의 선폭(S11)은 최종 선폭보다 약 15% 이상 넓게 형성되고, 상기 밀집 패턴 영역에 형성되는 포토레지스트 패턴(26b)의 선폭(S12)은 최종 선폭보다 약 5% 이상 넓게 형성한다.

도 2c를 참조하면, 상기 포토레지스트 패턴(26a, 26b)을 식각 마스크로 사용하여 상기 패드 질화막(24)과 패드 산화막(22)을 식각한다. 이때, 상기 식각에서는 CHF₃ 가스와 CF₄ 가스를 포함하는 식각 가스를 사용하는데, 상기 CF₄ 가스를 100%로 기준할 때 상기 CHF₃ 가스를 10% 보다는 다소 많은 정도로 사용하도록 조절한다. 아울러, 상기 식각 가스들이 혼합되는 비율은 패턴 밀집도에 따라서 적절하게 조절할 수 있다. 이와 같이, 상기 식각을 실시함에 따라 상기 패드 질화막(24)과 패드 산화막(22)은 패드 질화막 패턴(24a, 24b)과 패드 산화막 패턴(22a, 22b)으로 형성된다.

그리고, 상기 식각 가스를 사용하여 식각을 실시함에 따라 폴리머(28a, 28b)가 생성된다. 그리고, 생성된 폴리머(28a, 28b)는 형성되는 패드 질화막 패턴(24a, 24b)과 패드 산화막 패턴(22a, 22b)의 측벽에 적층된다. 이때, 상기 폴리머(28a, 28b)는 상기 밀집 패턴 영역보다 상기 소자 분리 영역에서 보다 많이 발생된다. 따라서, 상기 소자 분리 영역에 형성되는 패드 질화막 패턴(24a)과 패드 산화막 패턴(22a)의 측벽에 많이 적층된다. 이는, 상기 식각 가스의 사용량을 조절하기 때문이다.

이와 같이, 상기 식각을 실시함에 따라 상기 소자 분리 영역의 패드 질화막 패턴(24a)과 패드 산화막 패턴(22a) 및 그들의 측벽에 적층된 폴리머(28a)가 갖는 폭(W13)이 더욱 넓어진다. 따라서, 상기 소자 분리 영역의 패드 질화막 패턴(24a)과 패드 산화막 패턴(22a) 및 그들의 측벽에 적층된 폴리머(28a)가 갖는 폭(W13)이 상기 밀집 패턴 영역의 패드 질화막 패턴(24b)과 패드 산화막 패턴(22b) 및 그들의 측벽에 적층된 폴리머(28b)가 갖는 폭(W14)과 거의 유사하게 된다. 이는, 상기 소자 분리 영역에 형성하는 포토레지스트 패턴(26a)이 갖는 폭(W11)과 상기 밀집 패턴 영역에 형성하는 포토레지스트 패턴(26b)이 갖는 폭(W12)을 서로 달리하고, 식각에서 생성되는 폴리머의 양을 조절하기 때문에 가능하다.

아울러, 상기 폴리머의 적층으로 인하여 상기 소자 분리 영역에서의 선폭(S13)과 상기 밀집 패턴 영역에서의 선폭(S14)도 최종 선폭과 거의 유사하게 형성된다. 따라서, 원하는 선폭을 갖는 트렌치의 형성이 가능하다.

도 2d 내지 도 2f를 참조하면, 상기 포토레지스트 패턴(26a, 26b)을 제거한다. 이때, 상기 포토레지스트 패턴(26a, 26b)은 산소 플라즈마를 사용하여 제거한다. 이어서, 상기 패드 질화막 패턴(24a, 24b)과 패드 산화막 패턴(22a, 22b) 및 폴리머(28a, 28b)를 식각 마스크로 사용한 식각을 실시하여 상기 기판(20)에 트렌치(30)를 형성한다.

계속해서, 후속 공정을 실시하여 상기 트렌치(30)에 절연 물질을 매립시키는 트렌치 소자 분리막(32)을 형성한다. 먼저, 상기 트렌치(30)의 측벽과 저면에 질화막과 같은 라이너(도시되지 않음)를 형성한다. 그리고, 상기 트렌치(30)에 절연 물질이 매립되도록 상기 트렌치(30)를 갖는 결과물 상에 매립 특성이 우수한 고밀도 플라즈마 산화막과 같은 절연막을 형성한다. 이어서, 평탄화를 실시한 후, 상기 패드 질화막 패턴(24a, 24b)과 패드 산화막 패턴(22a, 22b) 및 폴리머(28a, 28b)를 제거한다. 이와 같이, 상기 일련의 공정들을 수행함으로서 트렌치 소자 분리막(32)을 얻는다.

이때, 상기 트렌치 소자 분리막(32)을 기준으로 확보되는 활성 영역의 폭(W13, W14)은 소자 분리 영역과 밀집 패턴 영역 모두에서 거의 동일하다. 이는, 상기 최종 선폭을 기준으로 포토레지스트 패턴(26a, 26b)이 갖는 폭들(W11, W12)을 상기 소자 분리 영역과 밀집 패턴 영역에서 다르게 형성하고, 상기 포토레지스트 패턴(26a, 26b)을 사용하는 식각에서 생성되는 폴리머의 양을 상기 소자 분리 영역과 밀집 패턴 영역에서 다르게 조절함으로서 가능하다.

따라서, 본 발명은 로딩 효과에 기인한 ID-바이어스의 발생을 충분하게 줄일 수 있다. 특히, 별도의 식각 마스크를 사용하지 않고도 ID-바이어스의 발생을 충분하게 줄일 수 있다. 때문에, 전기적 특성과 신뢰도가 우수한 반도체 장치를 용이하게 생산할 수 있는 효과가 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 종래의 방법에 따라 형성한 반도체 장치의 소자 분리 구조물을 나타내는 개략적인 단면도이다.

도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 소자 분리 구조물 형성 방법을 나타내는 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

20 : 기판 22a, 22b : 패드 산화막 패턴

24a, 24b : 패드 질화막 패턴 26a, 26b : 포토레지스트 패턴

28a, 28b : 폴리머

Claims (7)

1. 소자 분리(isolation) 영역과 밀집 패턴(dense pattern) 영역을 갖는 기판 상에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계;

   상기 소자 분리 영역에는 제1폭을 갖고, 상기 밀집 패턴 영역에는 제2폭을 갖는 포토레지스트 패턴을 상기 패드 질화막 상에 형성하는 단계;

   상기 포토레지스트 패턴을 마스크로 사용하고, 폴리머가 생성되는 조건으로 식각을 실시하여 상기 폴리머의 적층에 의해 상기 제1폭보다 넓은 제3폭과 상기 제2폭보다 넓은 제4폭을 갖는 패드 질화막 패턴과 패드 산화막 패턴을 형성하는 단계; 및

   상기 소자 분리 영역과 밀집 패턴 영역의 기판에 트렌치들을 형성하는 단계를 포함하는 반도체 장치의 소자 분리 구조물 형성 방법.
2. 제1항에 있어서, 상기 포토레지스트 패턴의 제1폭은 상기 패드 질화막과 패턴과 패드 산화막 패턴 및 적층되는 폴리머에 의해 형성되는 폭보다 15% 이상 좁게 형성하고, 상기 포토레지스트 패턴의 제2폭은 상기 패드 질화막과 패턴과 패드 산화막 패턴 및 적층되는 폴리머에 의해 형성되는 폭보다 5% 이상 좁게 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 구조물 형성 방법.
3. 제1항에 있어서, 상기 포토레지스트 패턴의 상기 제2폭은 상기 제1폭보다 10% 이상 좁게 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 구조물 형성 방법.
4. 제1항에 있어서, 상기 패드 질화막과 패드 산화막의 식각은 CHF₃ 가스와 CF₄ 가스를 포함하는 식각 가스를 사용하여 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리 구조물 형성 방법.
5. 제4항에 있어서, 상기 CF₄ 가스를 100%로 기준할 때 상기 CHF₃ 가스는 10% 이상 사용하고, 이들이 갖는 비율은 패턴 밀집도에 맞게 조절함으로서 형성되는 패턴의 선폭을 균일하게 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 구조물 형성 방법.
6. 제1항에 있어서, 산소 플라즈마를 사용하여 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리막 구조물 형성 방법.
7. 제1항에 있어서, 상기 트렌치 내에 절연 물질을 매립시키는 트렌치 소자 분리막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리막 구조물 형성 방법.