KR20050095926A - 폴리 실리콘 액정표시장치 및 그 제조방법 - Google Patents

폴리 실리콘 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20050095926A
KR20050095926A KR1020040021137A KR20040021137A KR20050095926A KR 20050095926 A KR20050095926 A KR 20050095926A KR 1020040021137 A KR1020040021137 A KR 1020040021137A KR 20040021137 A KR20040021137 A KR 20040021137A KR 20050095926 A KR20050095926 A KR 20050095926A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
active
forming
data
Prior art date
Application number
KR1020040021137A
Other languages
English (en)
Other versions
KR101022572B1 (ko
Inventor
이석우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040021137A priority Critical patent/KR101022572B1/ko
Publication of KR20050095926A publication Critical patent/KR20050095926A/ko
Application granted granted Critical
Publication of KR101022572B1 publication Critical patent/KR101022572B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

본 발명은 폴리 실리콘 액정표시장치의 데이터 라인을 이중 배선 구조로 하여, 고정세 패널에 따른 RC 딜레이(delay)를 줄일 수 있는 폴리 실리콘 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 기판 상에 버퍼층과 비정질 실리콘막을 차례로 형성한 다음, 결정화하는 단계; 상기 결정화된 실리콘막 상에 마스크 공정을 진행하여 액티브층과 액티브 배선을 형성하는 단계; 상기 액티브층과 액티브 배선이 형성된 기판 상에 절연막과 금속막을 차례대로 형성하는 단계; 상기 금속막이 형성된 기판 상에 마스크 공정을 진행하여 상기 액티브층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 절연막을 형성한 다음 마스크 공정을 진행하여 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 기판 상에 금속막을 증착하고 마스크 공정을 진행하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계; 상기 소스/드레인 전극 및 데이터 배선이 형성된 기판 상에 보호막을 형성한 다음 마스크 공정을 진행하여 콘택홀을 형성하는 단계; 및 상기 콘택홀이 형성된 보호막 상에 투명 금속막을 증착한 다음, 마스크 공정을 진행하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

폴리 실리콘 액정표시장치 및 그 제조방법{POLY SILICON LCD AND METHOD FOR MANUFACTURING LCD}
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 데이터 배선의 저항을 감소시켜, RC 딜레이를 줄일 수 있는 폴리 실리콘 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 폴리 실리콘(poly silicon) 액정표시장치(LCD: Liquid Crystal Display)는 비정질 실리콘(amorphous silicon) 액정표시장치 보다 이동도가 크기 때문에 드라이버 집적회로를 외장으로 사용하지 않고, 글라스(glass)위에 드라이버부를 설계할 수가 있는 장점이 있다.
또한, 폴리 실리콘 액정표시장치는 박막 트랜지스터(thin film transistor)의 이동도(mobility)가 크기 때문에 구동 전압이 낮아 전력 손실을 줄일 수 있는 이점이 있다.
상기 폴리 실리콘 액정표시장치의 채널층은 일반적으로 레이저를 비정질실리콘에 조사하여 결정화하고, 위에서 설명한 바와 같이 비정질 실리콘 액정표시장치에 비해서 이동도가 수백배 이상 높으므로, 기판 상에 구동회로를 직접 실장할 수 있어 제조 단가를 줄일 수 있다.
그리고 상기와 같은 폴리 실리콘 액정표시장치의 박막 트랜지스터는 비정질 실리콘 액정표시장치와 달리, 탑 게이트 방식(Top Gate Type)으로 형성된다.
상기와 같은 탑 게이트 방식의 박막 트랜지스터는 폴리 실리콘으로된 액티브층 상부에 게이트 전극이 형성되고, 상기 액티브층 상부에 소스 전극과 드레인 전극이 상기 액티브층을 중심으로 동일 평면에 위치하는 구조(coplanar structure)를 갖는다.
도 1은 종래 기술에 따른 폴리 실리콘 액정표시장치의 화소 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 글라스 기판 상에 게이트 배선(10)과 데이터 배선(11)이 수직으로 교차 배열하여 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 상기 데이터 배선(11)과 평행한 방향으로 화소 전극(9)이 배치되어 있다.
그리고 상기 게이트 배선(10)과 데이터 배선(11)이 수직으로 교차되는 영역 상에는 스위칭 소자인 박막 트랜지스터가 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트 배선(10)으로부터 분기되는 게이트 전극(1)과, 액티브층(3), 소스 전극(5a) 및 드레인 전극(5b)으로 이루어져 있다.
폴리 실리콘 액정표시장치에서 사용하는 탑 게이트 타입의 박막 트랜지스터는 상기 액티브층(3) 상에 게이트 전극(1)을 형성하고, 상기 게이트 전극(1) 상에 상기 소스 전극(5a)과 드레인 전극(5b)을 형성하여 형성한다.
그리고 상기 소스 전극(5a)은 상기 데이터 배선(11)과 함께 형성되면서 전기적으로 연결되어 있는 구조를 하고 있고, 상기 게이트 배선(10)은 상기 게이트 전극(1)과 전기적으로 연결되어 있다.
상기에서 설명한 폴리 실리콘 액정표시장치의 각 화소별 구동 방식은 상기 게이트 배선(10)을 통하여 구동 신호가 인가되면, 상기 박막 트랜지스터가 턴온(Turn On) 상태가 되고, 이때, 상기 데이터 배선(11)을 통하여 인가되는 데이터 신호가 상기 소스 전극(5a)에 인가된다.
상기 소스 전극(5a)으로 인가된 데이터 신호는 턴온(Turn On)된 박막 트랜지스터에 의해서 상기 드레인 전극(5b)으로 신호가 전달되고, 상기 드레인 전극(5b)과 전기적으로 연결된 화소 전극(9)에 데이터 신호를 인가하게 된다.
상기 화소 전극(9)에 인가된 데이터 신호에 의하여 전계가 발생되고, 발생된 전계는 액정층의 액정 분자들을 움직인다.
도 2a 내지 도 2f는 상기 도 1의 A-A' 영역의 형성 과정을 도시한 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 기판(20)의 전 영역 상에 버퍼층(buffer: 2)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(2)이 형성된 기판(20) 상에 형성한 다음, 이를 레이저를 사용하여 열처리함으로써 다결정화(poly crystallization)시킨다.
상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실리콘 상에 마스크 공정을 진행하여 액티브층(3)을 형성한다.
상기 액티브층(3)은 박막 트랜지스터가 형성될 영역에 형성하는데, 이는 이후 상기 박막 트랜지스터의 채널층 역할을 하기 때문이다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 액티브층(3)이 형성된 기판(20)의 전 영역 상에 게이트 절연막(4)을 형성하고, 계속해서 금속막을 상기 기판(20)의 전 영역 상에 증착한다.
상기 금속막이 기판(20) 상에 증착되면, 마스크 공정을 진행하여 상기 액티브층(3) 상에 게이트 전극(1)을 형성한다. 상기 게이트 전극(1)의 금속막은 알루미늄(Al) 또는 알루미늄 합금을 사용하며, 상기 게이트 절연막(4)은 실리콘 질화막 또는 실리콘 산화막을 사용한다.
상기 게이트 전극(1)이 기판(20) 상에 형성되면, 상기 게이트 전극(1)이 위치하지 않는 상기 액티브층(3)의 양측에 n+ 또는 p+ 이온을 주입하여 오믹 콘택층을 형성한다(미도시).
도 2d에 도시된 바와 같이, 상기 게이트 전극(1)과 오믹 콘택층을 형성한 다음, 게이트 절연막(4)으로된 층간절연막(6)을 형성한다. 그런 다음, 도 2e에 도시된 바와 같이, 상기 층간절연막(6)이 기판(20) 상에 형성되면, 마스크 공정을 진행하여 상기 액티브층(3) 상의 오믹 콘택층을 형성한 영역의 상층부에 형성된 층간절연막(6) 및 게이트 절연막(2)을 식각하여 홀(hole)을 형성하는 콘택홀(contact hole) 공정을 진행한다.
그리고 계속해서 상기 콘택홀이 형성된 기판(20) 상에 금속막을 증착한 다음, 이를 식각하여 소스 전극/드레인 전극(5a, 5b) 및 데이터 배선(11)을 형성한다.
이때, 상기 소스 전극/드레인 전극(5a, 5b)는 액티브층(3)과 전기적으로 연결된다.
그런 다음, 도 2f에 도시된 바와 같이, 상기 소스 전극/드레인 전극(5a, 5b) 및 데이터 배선(11)이 형성된 기판(20)의 전 영역 상에 보호막(7)을 형성하고, 상기 드레인 전극(5b)에 대응되는 보호막(7) 상에 홀을 형성하는 콘택홀 형성 공정을 진행한다.
상기 보호막(7) 상에 콘택홀이 형성되면, 상기 기판(20)의 전 영역 상에 투명성 금속인 ITO 금속막을 증착한 다음, 이를 식각하여 화소 전극(9)을 형성한다.
도 3은 상기 도 1의 B-B' 영역을 도시한 단면도이다.
도 3에 도시된 바와 같이, 폴리 실리콘 액정표시장치의 화소 영역에 형성된 데이터 배선의 하부 단면도를 도시한 것이다.
상기 데이터 배선(11)과 교차 배열되는 게이트 배선(10)이 기판(20) 상에 형성된 버퍼층(2)과 게이트 절연막(4) 상부에 위치해 있고, 상기 게이트 배선(10) 상에는 층간절연막(6)이 형성되어 있다.
상기 게이트 배선(10)과 수직으로 교차되는 상기 데이터 배선(11)을 상기 층간절연막(6) 상에 화소 영역과 평행한 방향으로 형성되어 있다.
따라서, 상기 데이터 배선(11)은 단일 배선 구조로 되어 있으며, 화소 영역에서는 버퍼층(2), 게이트 절연막(4) 및 층간절연막(6)으로 하부 구조를 가지고 있다.
그러나, 종래 기술에서 사용되는 폴리 실리콘 액정표시장치에서는 최근 대면적화, 고정세화 되어 감에 따라 RC 딜레이 현상이 크게 발생하는 문제가 있다.
상기 RC 딜레이는 빠른 응답 특성을 저하시켜 화면 품위를 저하시키는 원인이 된다.
그러므로 상기 RC 딜레이를 줄이기 위해서는 데이터 배선을 저저항 배선으로 형성하여야 하는데, 현재 사용되는 데이터 배선의 저항을 낮추기 위해서는 배선의 단면적을 넓혀야 하는데, 이는 제조 공정상 한계가 있다.
본 발명은, 빠른 응답 특성 갖는 폴리 실리콘 액정표시장치에서 데이터 배선의 구조를 액티브층과 연결된 이중 배선 구조로 형성함으로써, 저저항 데이터 배선을 구현할 수 있고, 아울러 RC 딜레이 현상을 방지할 수 있는 폴리 실리콘 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
기판 상에 버퍼층과 비정질 실리콘막을 차례로 형성한 다음, 결정화하는 단계;
상기 결정화된 실리콘막 상에 마스크 공정을 진행하여 액티브층과 액티브 배선을 형성하는 단계;
상기 액티브층과 액티브 배선이 형성된 기판 상에 절연막과 금속막을 차례대로 형성하는 단계;
상기 금속막이 형성된 기판 상에 마스크 공정을 진행하여 상기 액티브층 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 절연막을 형성한 다음 마스크 공정을 진행하여 콘택홀을 형성하는 단계;
상기 콘택홀이 형성된 기판 상에 금속막을 증착하고 마스크 공정을 진행하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;
상기 소스/드레인 전극 및 데이터 배선이 형성된 기판 상에 보호막을 형성한 다음 마스크 공정을 진행하여 콘택홀을 형성하는 단계; 및
상기 콘택홀이 형성된 보호막 상에 투명 금속막을 증착한 다음, 마스크 공정을 진행하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 액티브 배선은 상기 화소 전극이 형성될 화소 영역에 형성하고, 상기 데이터 배선과 연결되는 액티브 배선 상에는 이온을 주입하여 오믹 콘택층을 형성하며, 상기 데이터 배선은 화소 영역에서 상기 데이터 배선 하부에 형성된 액티브 배선과 연결되어 이중 배선을 형성하는 것을 특징으로 한다.
그리고 상기 액티브 배선은 상기 데이터 배선과 상하 오버랩 되도록 형성하고, 상기 액티브 배선의 폭은 상기 데이터 배선의 폭보다 같거나 크게 형성하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는,
기판;
상기 기판 상에 수직으로 교차 배열되어 단위 화소 영역을 한정하는 게이트 배선과 데이터 배선;
상기 게이트 배선과 데이터 배선이 수직으로 교차되는 영역에 배치되어 있는 스위칭 소자;
상기 단위 화소 영역에서 상기 데이터 배선과 평행한 방향으로 배치되어 있는 화소 전극; 및
상기 단위 화소 영역에 분획하는 데이터 배선과 오버랩 되도록 하부에 배치되어 있는 도전성 배선;을 포함하는 것을 특징으로 한다.
여기서, 상기 도전성 배선은 상기 스위칭 소자의 액티브층으로 구성되어 있고, 상기 도전성 배선은 스위칭 소자의 게이트 전극 금속으로 구성되어 있으며, 상기 도전성 배선은 상기 데이터 배선과 전기적으로 연결되어 있는 것을 특징으로 한다.
본 발명에 의하면, 빠른 응답 특성을 갖는 폴리 실리콘 액정표시장치에서 데이터 배선의 구조를 액티브층과 연결된 이중 배선 구조로 형성함으로써, 저저항 데이터 배선을 구현할 수 있고, 아울러 RC 딜레이 현상을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4는 본 발명에 따른 폴리 실리콘 액정표시장치의 화소 구조를 도시한 평면도이다.
도 4에 도시된 바와 같이, 글라스 기판 상에 게이트 배선(110)과 데이터 배선(111)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 상기 데이터 배선(111)과 평행한 방향으로 화소 전극(109)이 배치되어 있다.
그리고 상기 게이트 배선(110)과 데이터 배선(111)이 수직으로 교차되는 영역 상에는 스위칭 소자인 박막 트랜지스터가 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트 배선(110)으로부터 분기되는 게이트 전극(101)과, 액티브층(103), 소스 전극(105a) 및 드레인 전극(105b)으로 이루어져 있다.
폴리 실리콘 액정표시장치에서 사용하는 탑 게이트 방식의 박막 트랜지스터는 액티브층(103) 상에 게이트 전극(101)을 형성하고, 상기 게이트 전극(101) 상에 상기 소스 전극(105a)과 드레인 전극(105b)을 형성한다.
그리고 상기 소스 전극(105a)은 상기 데이터 배선(111)과 함께 형성되면서 전기적으로 연결되어 있는 구조를 하고 있고, 상기 게이트 배선(110)은 상기 게이트 전극(101)과 전기적으로 연결되어 있다.
상기 데이터 배선(111)과 상하 평행한 방향으로 오버랩(overlap)되도록 액티브 배선(103a)이 형성 배치되어 있는데, 상기 액티브 배선(103a)을 상기 박막 트랜지스터의 액티브층(103)이 형성될 때, 함께 형성된다.
상기 액티브 배선(103a)은 화소 영역에 배치되어 있는 상기 데이터 배선(111) 영역에서 상기 데이터 배선(111)과 오버랩 되도록 패터닝되어 있는데, 낮은 저항을 위해서 상기 액티브 배선(103a)의 폭은 상기 데이터 배선(111)의 폭보다 넓게 형성할 수 있다.
상기 액티브 배선(103a)의 양측 가장자리에 대응되는 데이터 배선(111) 상에는 상기 액티브 배선(103a)과 전기적으로 연결된 연결부(130)가 배치되어 있는데, 상기 연결부(130)는 상기 데이터 배선(111)의 하부의 절연층을 관통하여 상기 액티브 배선(103a)을 연결시키는 역할을 한다.
따라서, 본 발명에서는 상기 데이터 배선(111)이 화소 영역에서 액티브 배선(103a)과 서로 병렬적으로 연결되는 이중 배선 구조를 함으로써, 낮은 저항을 갖는 데이터 배선(111)을 구현할 수 있게 된다.
상기 데이터 배선(111)의 저항 값이 낮아짐으로 인하여, RC 딜레이를 줄여 화면 품위를 향상시킬 수 있다.
도 5a 내지 도 5f는 상기 도 4의 C-C' 영역의 형성 과정을 도시한 단면도이다.
도 5a 및 도 5b에 도시된 바와 같이, 기판(120)의 전 영역 상에 버퍼층(102)을 형성한 다음, 비정질 실리콘막을 상기 버퍼층(102)이 형성된 기판(120) 상에 형성한 다음, 이를 레이저를 사용하여 열처리하고 다결정화시킨다.
상기 비정질 실리콘막이 폴리(다결정) 실리콘으로 결정화되면, 결정화된 상기 폴리 실리콘 상에 마스크 공정을 진행하여 액티브층(103)과 액티브 배선(103a)을 패터닝하여 형성한다.
상기 액티브층(103)은 박막 트랜지스터가 형성될 영역에 형성하는데, 이는 이후 상기 박막 트랜지스터의 채널층 역할을 하기 때문이다. 그리고 상기 액티브 배선(103a)은 화소 영역 중 데이터 배선이 형성될 영역에 형성하는데, 이것은 상기 데이터 배선을 이중 배선 구조로 하여 저저항 배선으로 구현하기 위함이다.
그런 다음, 도 5c에 도시된 바와 같이, 상기 액티브층(103)과 액티브 배선(103a)이 형성된 기판(120)의 전 영역 상에 게이트 절연막(104)을 형성하고, 계속해서 금속막을 상기 기판(120)의 전 영역 상에 증착한다.
상기 금속막이 기판(120) 상에 증착되면, 마스크 공정을 진행하여 상기 액티브층(103) 상에 게이트 전극(101)을 형성한다. 상기 게이트 전극(101)의 금속막으로 사용되는 금속은 알루미늄(Al) 또는 알루미늄 합금을 사용하며, 상기 게이트 절연막(102)은 실리콘 질화막 또는 실리콘 산화막을 사용한다.
상기 게이트 전극(101)이 기판(120) 상에 형성되면, 상기 게이트 전극(101)이 위치하지 않는 상기 액티브층(103)의 양측에 n+ 또는 p+ 이온을 주입하여 오믹 콘택층을 형성한다(미도시).
이때, 상기 데이터 배선이 형성될 때, 상기 액티브 배선(103a)과 상기 데이터 배선이 전기적으로 연결되는 상기 액티브 배선(103a)의 양측 가장자리 영역에 이온을 주입하여 오믹 콘택층을 형성한다.(미도시)
도 5d에 도시된 바와 같이, 상기 게이트 전극(101)을 형성하고, 상기 액티브층(103)과 액티브 배선(103a) 상에 오믹 콘택층을 형성한 다음, 기판(120)의 전 영역 상에 게이트 절연막(104)으로된 층간절연막(106))을 형성한다.
그런 다음, 도 5e에 도시된 바와 같이, 상기 층간절연막(106)이 기판(120) 상에 형성되면, 마스크 공정을 진행하여 상기 오믹 콘택층이 형성된 액티브층(103) 상층부와 액티브 배선(103a) 상층부의 층간절연막(106), 게이트 절연막(104)을 각각 식각하여 콘택홀을 형성한다.
그리고 계속해서, 상기 콘택홀이 형성된 기판(120) 상에 금속막을 증착한 다음, 이를 식각하여 소스 전극/드레인 전극(105a, 105b) 및 데이터 배선(111)을 형성하여, 상기 소스 전극/드레인 전극(105a, 105b)을 액티브층(103)에 전기적으로 연결시키고, 상기 데이터 배선(111)과 액티브 배선(103a)을 연결시킨다.
따라서, 상기 데이터 배선(111)은 화소 영역에서 하부에 오버랩 되도록 형성된 액티브 배선(103a)과 연결부(130)에 의하여 전기적으로 연결된 이중 배선 구조를 갖게 된다.
상기 연결부(130)는 상기 데이터 배선(111)이 증착될 때, 콘택홀을 통하여 증착된 금속 배선으로써, 상기 데이터 배선(111) 동일한 도전 금속이다.
그런 다음, 도 5f에 도시된 바와 같이, 상기 소스 전극/드레인 전극(105a, 105b) 및 데이터 배선(111)이 형성된 기판(120)의 전 영역 상에 보호막(107)을 형성하고, 상기 드레인 전극(105b)에 대응되는 보호막(107) 상에 홀을 형성하는 콘택홀 형성 공정을 진행한다.
상기 보호막(107) 상에 콘택홀이 형성되면, 기판(120)의 전 영역 상이 투명성 금속인 ITO 금속막을 증착한 다음, 이를 식각하여 화소 전극(109)을 형성한다.
도 6은 상기 도 4의 D-D' 영역을 도시한 단면도이다.
도 6에 도시된 바와 같이, 폴리 실리콘 액정표시장치의 화소 영역에 형성된 데이터 배선의 하부 단면도를 도시한 것이다.
상기 버퍼층(102)이 형성된 기판(120) 상에 상기 데이터 배선(111)과 평행한 방향으로 액티브 배선(103a)이 형성되어 있다.
상기 액티브 배선(103a)은 박막 트랜지스터의 액티브층(103) 형성층과 동일한 층에 형성되며, 저항 값의 조절을 위하여 그 폭을 상부에 오버랩 되는 상기 데이터 배선(111)의 폭보다 확장 형성할 수 있다.
상기 액티브 배선(103a)이 형성된 기판(120) 상에는 게이트 절연막(104)이 기판(120)의 전 영역 상에 형성되어 있고, 상기 게이트 절연막(104) 상에는 상기 데이터 배선(111)과 수직한 방향으로 게이트 배선(110)이 형성되어 있다.
상기 게이트 배선(110)이 형성된 기판(120) 상에는 층간절연막(106)이 기판(120)의 전 영역 상에 형성되어 있고, 상기 층간절연막(106) 상에는 상기 액티브 배선(103a)과 평행하면서, 상기 게이트 배선(110)과 수직으로 교차될 수 있도록 데이터 배선(111)이 형성되어 있다.
상기 액티브 배선(103a)의 가장자리 영역에는 콘택홀이 형성되어 있어, 상기 데이터 배선(111)이 증착될 때, 상기 액티브 배선(103a)과 전기적으로 연결되어 데이터 배선(111)은 이중 배선 구조를 갖게 된다.
그러므로 상기 데이터 배선(111)은 상기 액티브 배선(103a)과 연결되면서 전체적으로 배선 폭이 증가하여 저항이 감소하게 된다.
도 7은 본 발명의 다른 실시 예에 따른 화소 구조를 도시한 평면도이다.
도 7에 도시된 바와 같이, 글라스 기판 상에 게이트 배선(210)과 데이터 배선(211)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 상기 데이터 배선(211)과 평행한 방향으로 화소 전극(209)이 배치되어 있다.
그리고 상기 게이트 배선(210)과 데이터 배선(211)이 수직으로 교차되는 영역 상에는 스위칭 소자인 박막 트랜지스터가 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트 배선(210)으로부터 분기되는 게이트 전극(201)과, 액티브층(203), 소스 전극(205a) 및 드레인 전극(205b)으로 이루어져 있다.
폴리 실리콘 액정표시장치에서 사용하는 탑 게이트 방식의 박막 트랜지스터는 액티브층(203) 상에 게이트 전극(201)을 형성하고, 상기 게이트 전극(201) 상에 상기 소스 전극(205a)과 드레인 전극(205b)을 형성한다.
그리고 상기 소스 전극(205a)은 상기 데이터 배선(211)과 함께 형성되면서 전기적으로 연결되어 있는 구조를 하고 있고, 상기 게이트 배선(210)은 상기 게이트 전극(201)과 전기적으로 연결되어 있다.
상기 데이터 배선(211)과 상하 평행한 방향으로 오버랩(overlap)되도록 보조 배선(210a)이 형성 배치되어 있는데, 상기 보조 배선(203a)은 상기 박막 트랜지스터의 게이트 전극(201)이 형성될 때, 함께 형성된다.
상기 보조 배선(210a)은 화소 영역에 배치되어 있는 상기 데이터 배선(211) 영역에서 상기 데이터 배선(211)과 오버랩 되도록 패터닝되어 있는데, 낮은 저항을 위해서 상기 보조 배선(210a)의 폭은 상기 데이터 배선(211)의 폭보다 넓게 형성할 수 있다.
상기 보조 배선(210a)을 따라 데이터 배선(211) 금속이 증착되어 있기 때문에, 상기 보조 배선(210a)의 길이에 대응되는 데이터 배선(211)과 서로 전기적으로 연결되어 있다.
즉, 상기 도 4에서와 같이, 액티브 배선의 양측 가장자리 영역에 연결부에 의해서 데이터 배선과 연결되어 있는 것이 아니라, 상기 보조 배선(210a)의 길이 전체와 상기 데이터 배선(211)이 서로 전기적으로 연결되어 있다.
따라서, 본 발명에서는 상기 데이터 배선(211)이 상기 보조 배선(210a)이 형성이된 부분에서는 일체로 연결되어 있으므로, 배선 단면적이 확장되어 저항 값이 낮아지게 된다.
상기 데이터 배선(211)의 저항 값이 낮아짐으로 인하여, RC 딜레이를 줄여 화면 품위를 향상시킬 수 있다.
상기 보조 배선(210a)과 데이터 배선(211)을 연결하여 이중 데이터 배선을 형성하는 제조 공정은 상기 도 5a 내지 도 5f의 제조 공정과 유사하므로 상세한 설명은 생략한다.
상기 도 5a 내지 도 5f에서는 액티브층을 형성할 때, 데이터 배선과 오버랩 되는 영역 상에 액티브 배선을 형성하였지만, 도 7에서는 게이트 전극을 형성할 때 상기 데이터 배선과 오버랩 되는 영역 상에 보조 배선을 형성한 점이 차이점이다.
이하, 완성된 기판에서의 데이터 배선과 화소 영역의 단면도들을 설명한다.
도 8 및 도 9는 상기 도 7의 E-E'와 F-F'의 수직 단면도이다.
도 8에 도시한 바와 같이, 버퍼층(202)이 형성된 기판(220) 상에 게이트 절연막(204)이 도포되고, 계속해서 게이트 전극(201)이 형성되는데, 이때, 데이터 배선(211)이 형성될 영역에 게이트 금속에 의한 보조 배선(210a)을 형성한다.
상기 게이트 배선(210a)은 저항 값의 조절을 위하여 그 폭을 상부에 오버랩 되는 상기 데이터 배선(211)의 폭보다 확장 형성할 수 있다.
상기에서와 같이, 보조 배선(210a)이 형성되면, 기판(220)의 전 영역 상에 층간 절연막(206)을 도포하고, 콘택홀 공정에 따라 상기 보조 배선(210a) 상에 형성된 층간 절연막(206)을 제거한다.
따라서, 상기 보조 배선(210a)과 대응되는 층간절연막(206)은 오픈된 구조를 가된다.
그런 다음, 상기 데이터 배선(211)을 형성하기 위해서 금속막을 증착할 때, 상기 보조 배선(210a) 상의 콘택홀을 따라 증착되어 상기 데이터 배선(211)과 보조 배선(210a)이 전기적으로 연결된 이중 배선 구조를 갖게 된다.
여기서, 상기 데이터 배선(211)과 층간절연막(210a) 사이에는 상기 층간절연막(206) 두께의 콘택바(contact bar: 230)가 채워져 있으므로, 3중 배선 구조를 갖게 된다.
그러므로 상기 데이터 배선(211)은 전체적으로 배선 단면적이 증가하여 저항이 감소하게 된다.
도 9에 도시된 바와 같이, 데이터 배선(211) 영역을 수직으로 절단하면 기판(220) 상에 버퍼층(202), 게이트 절연막(204)이 형성되어 있고, 상기 게이트 절연막(204) 상에 보조 배선(210a)이 형성되어 있다.
상기 보조 배선(210a) 상에는 데이터 배선(211)이 형성되어 있는데, 층간절연막(206)에 형성된 콘택홀을 따라 상기 데이터 배선(211) 금속이 상기 보조 배선(210a) 상에 형성되어 있다.
따라서, 상기 데이터 배선(211)과 보조 배선(210a) 사이에는 상기 층간절연막(206) 두께의 콘택바(230)가 채워져 있어 전체적으로 데이터 배선(211)의 단면적을 넓혔다.
상기 데이터 배선(211)이 형성된 상에는 보호막(207)과 화소 전극(209)이 형성되어 있다.
따라서 본 발명에서는 종래의 폴리 실리콘 액정표시장치의 제조공정에 추가적인 작업이나 설비 없이 데이터 배선을 저 저항 배선으로 하여 RC 딜레이를 줄일 수 있는 효과가 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 빠른 응답 특성을 요구하는 폴리 실리콘 액정표시장치의 데이터 배선의 구조를 액티브층과 연결된 이중 배선 구조로 형성함으로써, 저 저항 데이터 배선을 구현할 수 있고, 아울러 RC 딜레이 현상을 방지할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 종래 기술에 따른 폴리 실리콘 액정표시장치의 화소 구조를 도시한 평면도.
도 2a 내지 도 2f는 상기 도 1의 A-A' 영역의 형성 과정을 도시한 단면도.
도 3은 상기 도 1의 B-B' 영역을 도시한 단면도.
도 4는 본 발명에 따른 폴리 실리콘 액정표시장치의 화소 구조를 도시한 평면도.
도 5a 내지 도 5f는 상기 도 4의 C-C' 영역의 형성 과정을 도시한 단면도.
도 6은 상기 도 4의 D-D' 영역을 도시한 단면도.
도 7은 본 발명의 다른 실시 예에 따른 화소 구조를 도시한 평면도.
도 8 및 도 9는 상기 도 7의 E-E'와 F-F'의 수직 단면도.
*도면의 주요 부분에 대한 부호의 설명*
101: 게이트 전극 103: 액티브층
103a: 액티브 배선 105a: 소스 전극
105b: 드레인 전극 109: 화소 전극
110: 게이트 배선 111: 데이터 배선
130: 연결부

Claims (10)

  1. 기판 상에 버퍼층과 비정질 실리콘막을 차례로 형성한 다음, 결정화하는 단계;
    상기 결정화된 실리콘막 상에 마스크 공정을 진행하여 액티브층과 액티브 배선을 형성하는 단계;
    상기 액티브층과 액티브 배선이 형성된 기판 상에 절연막과 금속막을 차례대로 형성하는 단계;
    상기 금속막이 형성된 기판 상에 마스크 공정을 진행하여 상기 액티브층 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 기판 상에 절연막을 형성한 다음 마스크 공정을 진행하여 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 기판 상에 금속막을 증착하고 마스크 공정을 진행하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;
    상기 소스/드레인 전극 및 데이터 배선이 형성된 기판 상에 보호막을 형성한 다음 마스크 공정을 진행하여 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 형성된 보호막 상에 투명 금속막을 증착한 다음, 마스크 공정을 진행하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  2. 제 1 항에 있어서,
    상기 액티브 배선은 상기 화소 전극이 형성될 화소 영역에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제 1 항에 있어서,
    상기 데이터 배선과 연결되는 액티브 배선 상에는 이온을 주입하여 오믹 콘택층을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 데이터 배선은 화소 영역에서 상기 데이터 배선 하부에 형성된 액티브 배선과 연결되어 이중 배선을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제 1 항에 있어서,
    상기 액티브 배선은 상기 데이터 배선과 상하 오버랩 되도록 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 1 항에 있어서,
    상기 액티브 배선의 폭은 상기 데이터 배선의 폭보다 같거나 크게 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 기판;
    상기 기판 상에 수직으로 교차 배열되어 단위 화소 영역을 한정하는 게이트 배선과 데이터 배선;
    상기 게이트 배선과 데이터 배선이 수직으로 교차되는 영역에 배치되어 있는 스위칭 소자;
    상기 단위 화소 영역에서 상기 데이터 배선과 평행한 방향으로 배치되어 있는 화소 전극; 및
    상기 단위 화소 영역에 분획하는 데이터 배선과 오버랩 되도록 하부에 배치되어 있는 도전성 배선;을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 도전성 배선은 상기 스위칭 소자의 액티브층으로 구성되어 있는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 도전성 배선은 스위칭 소자의 게이트 전극 금속으로 구성되어 있는 것을 특징으로 하는 액정표시장치.
  10. 제 7 항에 있어서,
    상기 도전성 배선은 상기 데이터 배선과 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치.
KR1020040021137A 2004-03-29 2004-03-29 폴리 실리콘 액정표시장치 및 그 제조방법 KR101022572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040021137A KR101022572B1 (ko) 2004-03-29 2004-03-29 폴리 실리콘 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021137A KR101022572B1 (ko) 2004-03-29 2004-03-29 폴리 실리콘 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050095926A true KR20050095926A (ko) 2005-10-05
KR101022572B1 KR101022572B1 (ko) 2011-03-16

Family

ID=37276173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021137A KR101022572B1 (ko) 2004-03-29 2004-03-29 폴리 실리콘 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101022572B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130153914A1 (en) * 2011-12-16 2013-06-20 Chun-Gi You Organic light-emitting display device and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605335B1 (ko) 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715904B1 (ko) * 2000-05-10 2007-05-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130153914A1 (en) * 2011-12-16 2013-06-20 Chun-Gi You Organic light-emitting display device and method of manufacturing the same
KR20130069048A (ko) * 2011-12-16 2013-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR101022572B1 (ko) 2011-03-16

Similar Documents

Publication Publication Date Title
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US6459464B1 (en) Liquid crystal display device with reduced weighting trace defects
US5552909A (en) Active matrix liquid-crystal display device having ITO signal lines and either a symmetric TFT structure or electrode and signal line edges with taper angles ≦30°
JPH06295924A (ja) 液晶表示素子の製造方法
JPH08116065A (ja) 薄膜半導体装置
KR20070048889A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP3808107B2 (ja) 液晶表示装置及びその製造方法
US7407853B2 (en) Display device and manufacturing method of the same
JPH1048610A (ja) 液晶表示素子
US20160035750A1 (en) Thin film transistor array panel and manufacturing method thereof
JP4117369B2 (ja) アクティブマトリクス方式液晶表示装置
KR101022572B1 (ko) 폴리 실리콘 액정표시장치 및 그 제조방법
KR20020085197A (ko) 액정표시장치 및 그 제조방법
JPH10321865A (ja) 液晶表示素子駆動用薄膜トランジスタ及びその製造方法
US9252158B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
CN107357104B (zh) Ltps阵列基板及液晶显示面板
KR100903791B1 (ko) 표시 장치와 그 제조 방법
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법
KR101029409B1 (ko) 액정표시장치 및 그 제조방법
JP4285120B2 (ja) 半導体装置、及び半導体装置の製造方法
KR100831294B1 (ko) 액정표시장치 및 그 제조방법
JP2001332738A (ja) 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置
JP4197270B2 (ja) 半導体集積回路の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee