KR100831294B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100831294B1 KR100831294B1 KR1020010012454A KR20010012454A KR100831294B1 KR 100831294 B1 KR100831294 B1 KR 100831294B1 KR 1020010012454 A KR1020010012454 A KR 1020010012454A KR 20010012454 A KR20010012454 A KR 20010012454A KR 100831294 B1 KR100831294 B1 KR 100831294B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent metal
- gate
- liquid crystal
- crystal display
- forming
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000003860 storage Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010408 film Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
Abstract
본 발명은 스토리지 전극 물질로서 투명 전도성 금속을 사용함으로써 개구율 향상을 도모할 수 있는 액정표시장치에 관한 것으로서, 본 발명의 제 1 실시예에 따른 액정표시장치는 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치에 있어서, 상기 스토리지 캐패시턴스 영역의 절연기판 상에 형성된 제 1 투명금속과, 상기 제 1 투명금속을 포함한 기판 전면에 형성된 게이트 절연막과, 상기 게이트 절연막상의 소정부위에 형성된 제 2 투명금속과, 상기 제 2 투명금속을 포함한 기판 전면에 형성된 보호막과, 상기 보호막상에 형성되어 콘택홀을 통해 상기 제 2 투명금속과 전기적으로 연결되는 화소전극을 포함하여 이루어지는 것을 특징으로 한다.
스토리지 온 게이트(Storage on gate), ITO
Description
도 1은 일반적인 스토리지 온 게이트 방식 액정표시장치의 평면도.
도 2는 도 1의 A-A`, B-B`선에 따른 구조 단면도.
도 3a은 본 발명의 제 1 실시예에 따른 액정표시장치의 구조평면도.
도 3b는 도 3a의 A-A`, B-B`선에 따른 구조 단면도.
도 4a 내지 4c는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.
도 5a는 본 발명의 제 2 실시예에 따른 액정표시장치의 구조평면도.
도 5b는 도 5a의 A-A`, B-B`선에 따른 구조 단면도.
도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 구조단면도.
도면의 주요 부분에 대한 부호의 설명
301 : 절연기판 302 : 게이트 전극
303 : 제 1 투명금속 304 : 게이트 절연막
305 : 반도체층 306, 307 : 소스/드레인전극
308 : 제 2 투명금속 309 : 보호막
310 : 화소전극
본 발명은 디스플레이 장치에 관한 것으로 특히, 액정표시장치 및 그 제조방법에 관한 것이다.
박막트랜지스터 액정표시장치(TFT-LCD)의 화소설계 방식은 매우 다양하다. 먼저 설계자는 비정질 실리콘 TFT(a-Si:H TFT)와 폴리실리콘 TFT(Polycrystalline Si TFT) 방식 중 하나를 선택해야 하고, 다음 TFT 구조를 BCE(Back Channel Etched) 구조 또는 CHP(Channel Passivated) 구조 또는 다른 여러 구조 중에서 하나를 선택해야 한다. 그 다음에 TFT 배치도와 화소 전극의 디자인을 구상해야 하고, 스토리지 캐패시턴스(Storage Capacitance; 이하 'Cst'라 함)의 형태를 결정해야 한다.
Cst의 형태는 공통전극을 만드는 방법에 따라 스토리지 온 커먼(Storage On Common) 방식과 스토리지 온 게이트(Storage On Gate)방식이 있다. 스토리지 온 커먼 방식은 Cst의 공통전극을 별도로 만든 것이고, 스토리지 온 게이트 방식은 전단의 게이트배선의 일부분을 Cst의 공통전극으로 쓴다. 스토리지 온 게이트 방식의 TFT-LCD는 스토리지 온 커먼 방식에 비하여, 별도의 Cst 배선이 없기 때문에 개구율이 크고, 데이터라인과 Cst 배선의 겹치는 부분이 없으므로 데이터라인의 단선(Open)이 줄어 수율이 높은 장점이 있는 반면, Cst가 게이트배선에 형성되어 게이트선의 신호지연이 크므로 알루미늄(Al) 또는 알루미늄 합금(Al alloy)과 같은 저저항 금속으로 게이트 배선을 만들어야 하고, 화소의 전하를 기준으로 볼 때 완전한 도트 인버전(Dot Inversion), 컬럼 인버전(Column Inversion) 등이 아니므로 상대적으로 화질이 떨어지는 단점이 있다.
이하, 도면을 참조하여 종래 기술에 따른 액정표시장치를 상세히 설명하기로 한다.
도 1은 일반적인 Storage on Gate 방식의 TFT-LCD의 단위 화소 영역을 도시한 평면도이다.
도 1에 도시한 바와 같이, 데이터라인(111)과 게이트라인(103)이 교차되어 형성되어 있으며, 상기 데이터라인(111)과 게이트라인(103)이 교차하는 부위에 있어서, 소스/드레인전극(106, 107), 게이트 전극(102)으로 이루어지는 박막트랜지스터가 형성되어 있다. 상기 화소영역의 중앙부위에는 드레인전극(107)과 전기적으로 연결되어 있는 화소전극(110)이 형성되어 있다. 상기 화소영역의 상단에는, 화소전극이 신호전압을 충전시킬 수 있도록 하기 위해 전단 게이트 라인(103)의 일부가 스토리지 전극의 역할을 하고 있다.
도 2는 도 1의 A-A` 선과 B-B`선에 따른 단면도이다.
도 1의 A-A`선은 박막트랜지스터 영역의 단면을, 도 1의 B-B`선은 스토리지 캐패시턴스 영역의 단면을 나타낸 것으로, 도 2에 도시한 바와 같이, 절연기판(101) 상에 박막트랜지스터 영역에는 게이트 전극(102)이 형성되어 있고 스토리지 캐패시턴스 영역에는 스토리지 전극이 형성되어 있다. 상기 게이트 전극(102) 및 스토리지 전극을 포함한 기판 전면상에 게이트절연막(104)이 적층되어 있다. 상기 박막트랜지스터 영역에 있어서 게이트절연막(104)상에 반도체층(105)이 형성되어 있으며 상기 반도체층(105)상의 좌우에는 각각 소스/드레인전극(106, 107)이 형성되어 있다. 한편, 스토리지 캐패시턴스 영역에는 게이트절연막(104)상의 소정부위에 화소전극(110)과 전기적으로 연결하기 위한 도전성 금속(108)이 형성되어 있다. 여기서, 상기 도전성 금속(108)은 통상 소스/드레인 전극에 쓰이는 금속이 사용된다. 상기 도전성 금속(108) 및 소스/드레인 전극(106, 107)을 포함한 기판 전면에는 보호막(109)이 적층되어 있고, 상기 보호막의 일부를 식각하여 형성된 콘택홀을 통해 상기 드레인 전극(107) 및 도전성금속(108)과 전기적으로 연결되는 화소전극(110)이 보호막(109)상에 형성되어 있다.
그러나 상기와 같은 종래 액정표시장치 및 그 제조방법은 다음과 같은 문제점이 있었다.
스토리지 캐패시턴스에 사용되는 금속이 소스/드레인 전극에 쓰이는 금속이기 때문에 불투명하여 개구율이 떨어지는 단점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 스토리지 캐패시턴스에 사용되는 금속을 투명 금속으로 대체함으로써 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치는 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치에 있어서, 상기 스토리지 캐패시턴스 영역의 절연기판 상에 형성된 제 1 투명금속과, 상기 제 1 투명금속상의 소정부분을 덮도록 형성되어 있는 게이트 라인과, 상기 게이트 라인을 포함한 기판 전면에 형성되어 있는 게이트 절연막과, 상기 게이트 절연막상의 소정부위에 상기 제 1 투명금속과 마주보도록 형성된 제 2 투명금속과, 상기 제 2 투명금속을 포함한 기판 전면에 형성된 보호막과, 상기 보호막상에 형성되어 콘택홀을 통해 상기 제 2 투명금속과 전기적으로 연결되는 화소전극을 포함하여 이루어지는 것을 특징으로 하며 그 제조방법은 절연기판상에 제 1 투명금속을 형성하는 공정과, 상기 제 1 투명금속을 소정부분 덮도록 게이트라인을 형성하는 공정과, 상기 게이트라인을 포함한 기판 전면상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상의 소정부위에 상기 제 1 투명금속과 마주보도록 제 2 투명금속을 형성하는 공정과, 상기 제 2 투명금속을 포함한 기판 전면상에 보호막을 형성하는 공정과, 상기 보호막상에 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 제 1 실시예에 따른 액정표시장치는 스토리지 캐패시턴스의 전극으로 투명 도전성 물질을 사용함으로써 액정표시장치의 개구율을 향상시킬 수 있다.
이하, 도면을 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치를 상세히 설명한다.
도 3a은 본 발명의 제 1 실시예에 따른 액정표시장치의 구조 평면도이다.
도 3a에 도시된 바와 같이, 데이터라인(311)과 게이트라인(312)이 교차되어 형성되어 있으며, 상기 데이터라인(311)과 게이트라인(312)이 교차하는 부위에 있어서, 소스/드레인전극(306, 307), 게이트 전극(302)으로 이루어지는 박막트랜지스 터가 형성되어 있다. 상기 화소영역의 중앙부위에는 드레인전극(307)과 전기적으로 연결되어 있는 화소전극(310)이 형성되어 있다. 상기 화소영역의 상단에는, 화소전극이 신호전압을 충전시킬 수 있도록 도와주는 스토리지 전극(제 1 투명금속)(303)과 화소전극과 전기적으로 연결되어 있는 제 2 투명금속(308)이 형성되어 있다.
도 3b는 도 3a의 A-A`선, B-B`선에 따른 구조 단면도이다.
도 3b에 도시된 바와 같이, 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트(Storage on gate) 방식의 액정표시장치에 있어서, 상기 박막트랜지스터 영역에는 절연기판(301) 상에 게이트 전극(302)이 형성되어 있고, 상기 게이트 전극(302)을 포함한 기판 전면에 게이트 절연막(304)이 형성되어 있다. 상기 게이트 절연막(304)상의 소정부위에 반도체층(305)과 소스/드레인 전극(306, 307)이 차례로 형성되어 있다. 또한, 상기 소스/드레인 전극(306, 307)을 포함한 기판 전면에는 보호막(309)이 형성되어 있다.
스토리지 캐패시턴스 영역에는 절연기판(301) 상에 투명전도성 금속이 증착, 패터닝되어 스토리지 전극의 역할을 수행하는 제 1 투명금속(303)이 형성되어 있고 제 1 투명금속(303)의 소정부위를 덮도록 게이트라인(312)이 형성되어 있으며, 상기 게이트 라인(312)을 포함한 기판 전면에 게이트절연막(304)이 형성되어 있다. 상기 게이트절연막(304)상의 소정부위에는 제 1 투명금속(303)과 동일 재질의 제 2 투명금속(308)이 형성되어 있고 이어, 상기 제 2 투명금속(308)을 포함한 기판 전면에 절연재질의 보호막(309)이 형성되어 있다. 또한, 상기 보호막(309)상에는 화소전극(310)이 형성되어 있으며 보호막(309)을 식각하여 형성한 콘택홀을 통해 하부의 제 2 투명금속(308)과 전기적으로 연결되어 있다.
상기 제 1, 2 투명금속(303, 308)은 인듐주석산화물(ITO;Indium Tin Oxide) 재질의 금속이 사용된다.
도 4a 내지 4c는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.
도 4a에 도시된 바와 같이, 박막트랜지스터 영역(도시하지 않음)과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치에 있어서, 상기 스토리지 캐패시턴스 영역의 절연기판(301) 상에 ITO 재질의 투명금속을 스퍼터링(Sputtering)법을 이용하여 증착, 패터닝하여 스토리지 전극(제 1 투명금속)(303)을 형성한다. 이어, 상기 제 1 투명금속(303)의 소정부분을 덮도록 게이트라인(312)을 형성시킨다.
그리고, 상기 제 1 투명금속을 포함한 기판 전면에 실리콘 산화물(SiO2), 실리콘 질화물(SiNx)과 같은 절연 물질을 적층하여 게이트 절연막(304)을 형성한다.
도 4b에 도시된 바와 같이, 상기 게이트 절연막(304)상의 소정부위에 이후 공정에 의해 형성될 화소전극(310)과 전기적으로 연결되는 제 2 투명금속(308)을 형성한다. 제 2 투명금속(308)의 재질은 제 1 투명금속(303)과 마찬가지로 ITO 재질의 투명 전도막을 사용한다
이어, 도 4c에 도시된 바와 같이, 상기 제 2 투명금속(308)을 포함한 기판 전면에 실리콘 질화물(SiNx)과 같은 절연성의 물질을 적층하여 보호막(309)을 형성한다. 상기 보호막(309)의 하부에 형성되어 있는 제 2 투명금속(308)이 드러나도록 상기 보호막(309)의 소정부위를 식각하여 콘택홀을 형성한다. 상기 콘택홀 및 보호막상에 ITO 재질의 투명 전도막을 증착, 패터닝하여 화소전극(310)을 형성한다.
도면에 도시하지 않았지만, 상기 제 1, 2 투명금속이 형성된 기판과 그에 대응되는 기판을 합착한 다음 액정을 주입하면 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정은 완료된다.
도 5a 및 5b는 본 발명의 제 2 실시예에 따른 액정표시장치의 구조 평면도 및 단면도이다.
도 5a 및 5b에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치는 제 1 실시예의 제 2 투명금속(308)상에 박막트랜지스터의 소스/드레인에 사용되는 금속을 부분 형성시켜 향후 형성될 화소전극(310)과 콘택홀을 통해 전기적으로 연결시킨다.
본 발명의 제 2 실시예에 따른 액정표시장치는 소스/드레인 금속(313)을 제 2 투명금속(308)상에 부분 형성시켜 화소전극과 연결되는 방식을 가짐으로써 콘택홀의 면적을 줄어 들게 된다. 이로 인해, 콘택홀에 의해 발생 가능한 셀갭의 불균일성을 방지하는 효과를 거둘 수 있다.
도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 구조 단면도이다.
본 발명의 제 3 실시예에 따른 액정표시장치는 도 6에 도시한 바와 같이, 절연기판(301) 상에 ITO 재질의 스토리지 전극(303)이 형성되어 있으며, 상기 스토리지 전극(303)을 포함한 기판 전면에 게이트 절연막(304)이 형성되어 있다. 상기 게 이트 절연막(304)상의 소정부위에는 박막트랜지스터의 반도체층(305)과 동일한 재질의 비정질 실리콘층(314)이 형성되어 있고, 상기 비정질 실리콘층(314)을 포함한 기판 전면에 보호막(309)이 형성되어 있다.
상기 비정질 실리콘층은 콘택홀 형성을 위한 보호막 식각시 게이트절연막의 식각을 보호하는 일종의 스토퍼(Stopper) 역할을 수행한다.
이상 상술한 바와 같이, 본 발명의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
스토리지 전극 및 화소전극과 전기적으로 연결되는 도전성 금속을 투명 금속으로 대체함으로써 개구율 향상을 도모할 수 있다.
Claims (9)
- 삭제
- 삭제
- 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치에 있어서,상기 스토리지 캐패시턴스 영역의 절연기판 상에 형성된 제 1 투명금속;상기 제 1 투명금속의 소정부분을 덮도록 형성된 게이트라인;상기 게이트라인을 포함한 기판 전면에 형성된 게이트 절연막;상기 게이트 절연막상의 소정부위에 상기 제 1 투명금속과 마주보도록 형성된 제 2 투명금속;상기 제 2 투명금속상의 소정부위에 형성된 도전성 금속;상기 도전성 금속을 포함한 기판 전면에 형성된 보호막;상기 보호막상에 형성되어 콘택홀을 통해 상기 도전성 금속과 전기적으로 연결되는 화소전극을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서, 상기 도전성 금속은 박막트랜지스터의 소스/드레인 금속과 동일한 것을 특징으로 하는 액정표시장치.
- 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치에 있어서,상기 스토리지 캐패시턴스 영역의 절연기판 상에 형성된 투명금속;상기 투명금속의 소정부분을 덮도록 형성된 게이트라인;상기 게이트라인을 포함한 기판 전면에 형성된 게이트 절연막;상기 게이트 절연막상의 소정부위에 상기 투명금속과 마주보도록 형성된 식각방지막;상기 식각방지막을 포함한 기판 전면상에 형성된 보호막;상기 보호막상에 형성되어 콘택홀을 통해 상기 식각방지막과 전기적으로 연결되는 화소전극을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치.
- 제 5 항에 있어서, 상기 식각방지막은 박막트랜지스터의 반도체층과 동일 재 질인 것을 특징으로 하는 액정표시장치.
- 삭제
- 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치의 제조방법에 있어서,상기 스토리지 캐패시턴스 영역의 절연기판 상에 제 1 투명금속을 형성하는 공정;상기 제 1 투명금속의 소정부분을 덮도록 게이트라인을 형성하는 공정;상기 게이트라인을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;상기 게이트 절연막상의 소정부위에 상기 제 1 투명금속과 마주보도록 제 2 투명금속을 형성하는 공정;상기 제 2 투명금속상의 소정부위에 도전성금속을 부분적으로 패터닝하여 형성하는 공정;상기 도전성 금속을 포함한 기판 전면에 보호막을 형성하는 공정;상기 보호막상에 형성되어 콘택홀을 통해 상기 도전성 금속과 전기적으로 연결되는 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 박막트랜지스터 영역과 스토리지 캐패시턴스 영역으로 정의된 스토리지 온 게이트 방식의 액정표시장치의 제조방법에 있어서,상기 스토리지 캐패시턴스 영역의 절연기판 상에 투명금속을 형성하는 공정;상기 투명금속의 소정부분을 덮도록 게이트라인을 형성하는 공정;상기 게이트라인을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;상기 게이트 절연막상의 소정부위에 상기 투명금속과 마주보도록 비정질 실리콘 재질의 식각방지막을 형성하는 공정;상기 비정질 실리콘층을 포함한 기판 전면에 보호막을 형성하는 공정;상기 보호막상에 형성되어 콘택홀을 통해 상기 비정질 실리콘층과 전기적으로 연결되는 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010012454A KR100831294B1 (ko) | 2001-03-10 | 2001-03-10 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010012454A KR100831294B1 (ko) | 2001-03-10 | 2001-03-10 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020072457A KR20020072457A (ko) | 2002-09-16 |
| KR100831294B1 true KR100831294B1 (ko) | 2008-05-22 |
Family
ID=27697028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010012454A KR100831294B1 (ko) | 2001-03-10 | 2001-03-10 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100831294B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5771365B2 (ja) | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 中小型液晶表示装置 |
| KR101282563B1 (ko) * | 2009-11-23 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0534726A (ja) * | 1991-07-25 | 1993-02-12 | Clarion Co Ltd | アクテイブマトリツクス方式液晶装置のコンデンサ構造 |
| KR19990085788A (ko) * | 1998-05-21 | 1999-12-15 | 구본준, 론 위라하디락사 | 액정표시장치 액티브패널의 구조 및 그 제조방법 |
| JP2000147554A (ja) * | 1998-11-13 | 2000-05-26 | Nec Kagoshima Ltd | 液晶表示装置 |
| KR20000057935A (ko) * | 1999-02-05 | 2000-09-25 | 가네꼬 히사시 | 액정 표시 장치 및 그 제조 방법 |
| KR20010001426A (ko) * | 1999-06-04 | 2001-01-05 | 구본준 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
-
2001
- 2001-03-10 KR KR1020010012454A patent/KR100831294B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0534726A (ja) * | 1991-07-25 | 1993-02-12 | Clarion Co Ltd | アクテイブマトリツクス方式液晶装置のコンデンサ構造 |
| KR19990085788A (ko) * | 1998-05-21 | 1999-12-15 | 구본준, 론 위라하디락사 | 액정표시장치 액티브패널의 구조 및 그 제조방법 |
| JP2000147554A (ja) * | 1998-11-13 | 2000-05-26 | Nec Kagoshima Ltd | 液晶表示装置 |
| KR20000057935A (ko) * | 1999-02-05 | 2000-09-25 | 가네꼬 히사시 | 액정 표시 장치 및 그 제조 방법 |
| KR20010001426A (ko) * | 1999-06-04 | 2001-01-05 | 구본준 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020072457A (ko) | 2002-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299381B1 (ko) | 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법 | |
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| KR100507271B1 (ko) | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US20070171320A1 (en) | Pixel structure and liquid crystal display and method for manufacturing the same | |
| KR19990087971A (ko) | 액정표시장치및그제조방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100582599B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US6448116B1 (en) | Thin film transistor display and method of fabrication | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08236779A (ja) | 基板の表面にアレイ回路を形成する方法 | |
| KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
| US6999060B2 (en) | Liquid crystal display and fabricating method thereof | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR100831294B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| US12107094B2 (en) | Array substrate and display panel | |
| KR20020034271A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20230098341A1 (en) | Array substrate and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |